ES2215753T3

ES2215753T3 - Diseño de placa madre con linea comun vme virtual, tolerante a fallos.

Info

Publication number: ES2215753T3
Application number: ES00977230T
Authority: ES
Inventors: Thomas A. Odegard; Aaron Levine; Bryan P. Hansen; Larry J. Thomas
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1999-11-18
Filing date: 2000-11-15
Publication date: 2004-10-16
Anticipated expiration: 2020-11-15
Also published as: EP1232440A2; EP1232440B1; AU1489901A; CA2392108A1; DE60008785T2; JP2003515220A; US6564340B1; AU768503B2; KR20020053086A; WO2001037102A3; ATE261144T1; IL149730A0; DE60008785D1; DK1232440T3; WO2001037102A2; NZ519577A; TW486627B; IL149730A

Abstract

Una placa madre con línea común VME virtual tolerante a fallos para sistemas de ordenador, comprendiendo el sistema de ordenador al menos dos placas madre con línea común VME (10, 14, 24, 28), cada una de las cuales comprende una fuente de alimentación, cuyo aparato se caracteriza: porque cada una de dichas al menos dos placas madre con línea común VME (10, 14, 24, 28) comprende un aparato de detección de fallos (26); y por al menos dos módulos de puente (12, 16), comprendiendo cada módulo de puente un interruptor (20, 22) para conectar y desconectar cada una de las placas madre con línea común VME (10, 14, 24, 28) una con respecto a otra.

Description

Diseño de placa madre con línea común VME virtual, tolerante a fallos.

El invento se refiere a placas madre VME (Versa Module Eurocards - Eurotarjetas de Módulos Versa) y, más particularmente, a la conexión eléctrica de dos placas madre VME independientes pero que proporciona aislamiento en caso de fallo.

Los cambios recientes en el mercado militar han hecho que las arquitecturas de sistemas se desplacen desde los diseños de tecnología punta a los diseños de tecnología con base comercial. El mercado militar ha enfocado su atención, en particular, en la tecnología basada en las VME para los futuros diseños de sistemas. La tecnología de placas madre VME presenta problemas en ciertas aplicaciones militares, en particular en los diseños tolerantes a fallos para aplicaciones de aviónica. La placa madre VME es muy susceptible a los fallos en un solo punto. Los métodos de que se dispone en la actualidad para proporcionar diseños tolerantes a fallos utilizando tecnología VME degradan significativamente o comprometen el comportamiento global del sistema.

Algunos de los enfoques seguidos en el pasado son: Un dispositivo fabricado por CES http://www.ces.ch/index.
html, que incluye un puente de VME a línea común VME de 10 Mb/s, que permite la transmisión de datos entre dos sistemas VME. El problema con esta solución es que no se puede acceder directamente a otros módulos del sistema. Además, este sistema no proporciona un sistema conectado directo con la capacidad de ser tolerante a fallos. Ambos lados deben poder actuar tanto como sistemas independientes como un solo sistema virtual.

Otro es un dispositivo fabricado por la General Standards, http://www.generalstandards.com/view-products.php? product=vme6-hpdi, que incluye una tarjeta puente DMA de alta velocidad entre dos sistemas VME. Este sistema presenta deficiencias porque no puede acceder directamente a otros módulos del sistema ni proporciona un sistema conectado directo con capacidad para ser tolerante a fallos. De nuevo, ambos lados deben ser capaces de actuar tanto como sistemas independientes como un solo sistema virtual.

Aún otro sistema es el fabricado por SBS Bit3, con la denominación MODELOS 418 y 418-50, http://www.sbs.com /index.cfm?fuseaction=products.detail&Product ID=276. Los Modelos 418 y 418-50 de SBS Bit3 son repetidores de alto rendimiento para sistemas de línea común VME. Un repetidor SBS Bit3 extiende una placa madre con línea común VME de un chasis a un segundo chasis con línea común VME. Ambos chasis funcionan como una unidad, controlada por el controlador del sistema del chasis principal. El chasis principal puede funcionar como sistema autónomo; no necesita al chasis secundario. El chasis secundario carece de controlador de sistema; en consecuencia, no puede funcionar sin el chasis principal. Este sistema es inaceptable porque no proporciona un sistema conectado directo con capacidad para ser tolerante a fallos. Igualmente, ambos sistemas deben ser capaces de actuar tanto como sistemas independientes como un solo sistema virtual.

Finalmente, puede disponerse de un producto fabricado por VMIC, http://www.vmic.com/comm net.html. El producto se denomina Multimaster y permite múltiples chasis maestros de línea común VME en todo el software del chasis. En el modo transparente, el sistema permite la comunicación directa desde el chasis principal al chasis secundario sin sobrecarga del software (control de enlace unidireccional con transmisiones de datos bidireccionales). En el modo no transparente, interrupciones controladas por el programa de software seleccionan un acceso por ráfagas o de ciclo único a través del enlace, el cual permite que cada chasis interrumpa al otro chasis. El sistema soporta cables de hasta 7,5 m (25 pies) y permite la expansión a múltiples sistemas de línea común VME en una configuración en estrella. Posee aislamiento controlado por interruptor para mantenimiento y aislamiento controlado por software. Su memoria está protegida por una ventana de acceso que puede ser seleccionada por el usuario. Cualquier ventana de acceso de un chasis puede ser hecha corresponder con cualquier ventana de acceso del otro chasis (por ejemplo, supervisión extendida a corta sin privilegios). Las dimensiones de las ventanas se seleccionan mediante puentes desde 256 bytes a 16 Mb (dimensiones en potencias de dos, es decir, 256, 512, 1K, 2K, etc.). El producto cumple con la Rev. C.1 para línea común VME y soporta transmisiones de 8, 16 y 32 bits (bidireccionales), soporta acceso de 16, 24 y 32 bits (bidireccional), tiene dos placas y dos cables (en una variedad de longitudes de cable), forma un enlace de VME a VME con detección automática de encendido de chasis remoto y soporta múltiples enlaces al mismo chasis. El sistema repite D0 a D31, A1 a A23, LWORD*, AS*, DS0*, DS1*, AM0 a AM5, DTACK* y BERR*. Los problemas con este dispositivo consisten en que no proporciona un sistema conectado directo con capacidad para ser tolerante a fallos y que ambos lados no son capaces de actuar como sistemas independientes ni, tampoco, como un sistema virtual.

Por tanto, los diseños de puente que acoplan entre sí dos sistemas VME independientes existen ya en la técnica VME. Sin embargo, ninguno de los diseños de que se dispone en la actualidad proporciona un diseño de línea común VME virtual. Por el contrario, ambos sistemas son tratados como sistemas independientes con un área de datos común para hacer pasar información entre los sistemas. El presente invento con un puente de línea común VME virtual integrado funciona como una placa madre con línea común VME.

Sumario del invento

El siguiente sumario del invento se ofrece para facilitar la comprensión de algunas de las singulares características innovadoras del presente invento, y no pretende ser una descripción completa. Los diversos aspectos del invento podrán apreciarse de manera completa tomando en su conjunto toda la memoria descriptiva, las reivindicaciones, los dibujos y el resumen.

Una placa madre con línea común VME virtual, tolerante a fallos, preferida, para sistemas de ordenador comprende, por lo menos, dos placas madre con línea común VME, comprendiendo cada placa madre con línea común VME una fuente de alimentación y un aparato de detección de fallos y, al menos, dos módulos de puente, comprendiendo cada módulo de puente un interruptor para conectar y desconectar cada una de las placas madre con línea común VME. Dichas, al menos, dos placas madre con línea común VME preferidas comprenden una estructura monolítica. Un aparato de detección de fallos preferido comprende un discreto de fallo en cada módulo de puente. El aparato de detección de fallos puede comprender, también, discretos de fallos en módulos preseleccionados conectados a cada placa madre con línea común VME. El aparato de detección de fallos comprende, preferiblemente un aparato de detección de fallos en cada placa madre con línea común VME y un transmisor para transmitir la señal de fallo a la siguiente placa madre con línea común VME. Los fallos comprenden discretos de fallo de módulo y comprobaciones de comunicación de placa madre con línea común VME. Las comprobaciones de comunicación de placa madre con línea común VME preferidas comprenden una prueba de línea común para transmisión de datos, una prueba de línea común de arbitraje y una prueba de línea común de interrupción de prioridad. Los módulos de puente comprenden, preferiblemente, una estructura para conectar las placas madre con línea común VME de forma que aparezcan como una única placa madre con línea común VME. La estructura para conectar las placas madre con línea común VME de modo que aparezcan como una única placa madre con línea común VME comprende conexiones directas entre dichas al menos dos placas madre con línea común VME. El aparato preferido comprende, además, una estructura para minimizar los retardos de latencia de transmisión de datos entre dichas al menos dos placas madre con línea común VME. La estructura preferida para minimar los retardos de latencia de transmisión de datos entre dichas al menos dos placas madre con línea común VME comprende una conexión directa entre dichas al menos dos placas madre con línea común VME.

El método preferido de interconectar y desconectar al menos dos sistemas de ordenador, comprendiendo un primer sistema de ordenador una placa madre con línea común VME y comprendiendo un sistema de ordenador siguiente una placa madre con línea común VME siguiente, comprende las operaciones de detectar un estado de fallo en el primero y en el siguiente sistemas de ordenador, transmitir el estado de fallo al otro sistema de ordenador, conectar la primera placa madre con línea común VME a la siguiente placa madre con línea común VME si no se detectan fallos, desconectar la primera placa madre con línea común VME de la siguiente placa madre con línea común VME si se detecta un fallo, trabajar en un modo primario si el fallo es detectado en la siguiente placa madre con línea común VME, y trabajar en un modo seguro contra fallos si el fallo es detectado en la primera placa madre con línea común VME. Las operaciones de transmitir el estado de fallo al otro sistema de ordenador y conectar la primera placa madre con línea común VME a la siguiente placa madre con línea común VME si no se detectan fallos comprenden establecer discretos de fallo para ser detectados por el otro sistema de ordenador antes de conectar la primera placa madre con línea común VME a la siguiente placa madre con línea común VME. El método comprende, además, la operación de minimizar los retardos de latencia de transmisión de datos entre el primer sistema de ordenador y el siguiente sistema de ordenador.

El método de interconectar una primera placa madre con línea común VME y una segunda placa madre con línea común VME en un sistema de ordenador en el que la primera placa madre con línea común VME está conectada a un puente principal y la segunda placa madre con línea común VME está conectada a un puente secundario, comprende las operaciones de comprobar la primera placa madre con línea común VME y la segunda placa madre con línea común VME en busca de fallos, transmitir una señal de fallo/preparado desde el puente principal y el puente secundario; si ambos transmiten la señal de preparados, conectar la primera placa madre con línea común VME a la placa madre secundaria con línea común VME y trabajar en un modo normal; si la señal de fallo es transmitida desde el puente principal y el puente secundario, aislar la primera placa madre con línea común VME de la placa madre secundaria con línea común VME y trabajar en un modo degradado, y repetir los pasos antes mencionados. La operación de probar la primera placa madre con línea común VME y la segunda placa madre con línea común VME en busca de fallos comprende iniciar comprobaciones automáticas en el momento del encendido. La operación de probar la primera placa madre con línea común VME y la segunda placa madre con línea común VME en busca de fallos comprende probar el puente principal y el puente secundario. La operación de conectar la primera placa madre con línea común VME a la placa madre secundaria con línea común VME comprende, además, la operación de configurar la primera placa madre con línea común VME como controladora del sistema y configurar la segunda placa madre con línea común VME como no controladora del sistema. La operación de conectar la primera placa madre con línea común VME a la placa madre secundaria con línea común VME comprende conectar la primera placa madre con línea común VME a la placa madre secundaria con línea común VME con conexiones de uno a uno. La operación preferida para conectar la primera placa madre con línea común VME a la placa madre secundaria con línea común VME con conexiones de uno a uno comprende conectar la primera placa madre con línea común VME a la placa madre secundaria con línea común VME de manera que aparezcan como una única placa madre con línea común VME. La operación preferida de aislar la primera placa madre con línea común VME de la placa madre secundaria con línea común VME y trabajar en un modo degradado comprende, además, hacer que la segunda placa madre con línea común VME sea la controladora del sistema si la señal de fallo es transmitida por el puente principal. Las operaciones de conectar la primera placa madre con línea común VME a la placa madre secundaria con línea común VME y aislar la primera placa madre con línea común VME de la placa madre secundaria con línea común VME comprende hacer que lógica de decisión resida tanto en el puente principal como en el puente secundario.

Un objeto del presente invento es proporcionar la capacidad de ser tolerante a fallos a una placa madre VME.

Otro objeto del presente invento es proporcionar una conexión de puente virtual entre dos placas madre VME.

Todavía otro objeto del presente invento es proporcionar un diseño de puente VME tolerante a fallos que no degrade ni comprometa el comportamiento global del sistema.

Una ventaja del presente invento es que resulta ser transparente para el usuario y que funciona como una única placa madre con línea común VME.

Otra ventaja del presente invento es que proporciona transmisiones de datos de gran ancho de banda y baja latencia.

Otra ventaja del presente invento es su versatilidad por cuanto el sistema puede configurarse en una diversidad de modos.

Las características nuevas del presente invento se pondrán de manifiesto a los expertos en la técnica tras un examen de la siguiente descripción detallada del invento o pueden desprenderse mediante la práctica del presente invento. Sin embargo, debe comprenderse que la descripción detallada del invento y los ejemplos específicos que se presentan, aunque indican ciertas realizaciones del presente invento, se ofrecen solamente con fines ilustrativos, ya que a los expertos en la técnica les resultarán evidentes diversos cambios y modificaciones dentro del alcance del invento, a partir de la descripción detallada que sigue del invento y de las reivindicaciones.

Breve descripción de los dibujos

Los dibujos anejos, que se incorporan a esta memoria y que forman parte de ella, ilustran varias realizaciones del presente invento y, junto con la descripción, sirven para explicar los principios del invento. Los dibujos únicamente tienen el propósito de ilustrar una realización preferida del invento y no han de considerarse como limitativos del invento. En los dibujos:

la Fig. 1 es un diagrama de bloques del nivel superior de la placa madre tolerante a fallos de acuerdo con el presente invento;

la Fig. 2 es un dibujo del esquema de la cara superior de la placa madre de acuerdo con el presente invento;

la Fig. 3 es un dibujo del esquema de la cara inferior de la placa madre de acuerdo con el presente invento;

la Fig. 4 es un diagrama de bloques del módulo de puente de acuerdo con el presente invento;

la Fig. 5 (5A-5C) representa gráficas de flujo que muestran la lógica de control de interruptor de puente, ilustrando

la Fig. 5A la inicialización y la comprobación de encendido de acuerdo con el presente invento;

la Fig. 5B la lógica de interconexión de placa madre de acuerdo con el presente invento; y

la Fig. 5C el tratamiento de un fallo de acuerdo con el presente invento;

la Fig. 6 es un diagrama de la interconexión de línea común de transmisión de datos de acuerdo con el presente invento;

la Fig. 7 es un diagrama de la interconexión de línea común de arbitraje de acuerdo con el presente invento; y

la Fig. 8 es un diagrama de la interconexión de línea común de interrupción de prioridad de acuerdo con el presente invento.

Descripción detallada del invento

Refiriéndonos a la Fig. 1, la placa madre con línea común VME tolerante a fallos incluye dos o más placas madre independientes que están conectadas eléctricamente por uno o más módulos de puente entre placas madre. En la Fig. 1, el sistema incluye dos placas madre con línea común VME independientes, 10 y 14. La placa madre con línea común VME principal 10 está representada en la parte baja del diagrama, mientras que la placa madre con línea común VME secundaria 14 se encuentra en la parte superior del diagrama. Cada placa madre contiene un módulo de puente para interconectar las placas madre con línea común VME. La placa madre con línea común VME principal 10 contiene un módulo de puente principal 12. El módulo de puente principal 12 está conectado física y eléctricamente a la placa madre principal 10. La placa madre secundaria 14 contiene un módulo de puente secundario 16, funcionalmente idéntico. El módulo de puente secundario 16 está conectado física y eléctricamente a la placa madre secundaria 14. Los dos módulos de puente (el módulo de puente principal 12 y el módulo de puente secundario 16) están conectados directamente a través de la línea común de interconexión (IB) 18. La línea común de interconexión 18 puede estar acoplada directamente a las placas madre con línea común VME locales 10 ó 14 a través de un conjunto de interruptores 20 y 22 (Fig. 4), transceptores u otros mecanismos de interconexión (no representados). Los módulos de puente 12 y 16 para cada placa madre con línea común VME residen en la ranura 1 de sus respectivas placas madre con línea común VME 10 ó 14 y son el controlador de sistema para su placa madre con línea común VME de acuerdo con la especificación para placas madre con línea común VME (American Nacional Standard para VME64 ANSI/VITA 1-1994).

El diseño físico de la placa madre con línea común virtual tolerante a fallos puede ser un diseño monolítico en el que tanto las líneas comunes VME como la línea común de interconexión estén situadas en un sustrato PWB (placa de circuito impreso) o puede consistir en placas madre físicamente separadas con un colector de interconexión entre ellas (no mostrado). Para los fines de esta exposición, únicamente se describirá el diseño de placa madre monolítico. La Fig. 2 ilustra la vista desde arriba y la Fig. 3 muestra la cara inferior de un diseño monolítico de placa madre con 14 ranuras. El número máximo de ranuras permisibles está limitado a 21 ranuras por la norma VME. Estas ranuras pueden dividirse entre dos o más placas madre ocupando un módulo de puente una ranura de cada placa madre.

Los módulos de puente 12 y 16 proporcionan la lógica y/o el control para determinar condiciones de fallo en la línea común VME 10 ó 14 local y/o en la línea común 18 de interconexión de puente. Un diagrama de bloques detallado del módulo de puente preferido (16 y 14) se representa en la Fig. 4. Cada módulo de puente 12 y 16 incluye tres líneas comunes: las placas madre 10 y 14 locales con línea común VME, las líneas comunes 30 y 32 de puente local y la línea común 18 de interconexión de puente. Para los fines de esta exposición, solamente son relevantes las líneas comunes VME 10 y 14 locales y la línea común 18 de interconexión de puente. Las líneas comunes 30 y 32 de puente locales proporcionan medios de instalación, tratamiento, almacenamiento y/o entrada/salida 34 en los propios módulos de puente 12 y 16. La lógica de toma de decisiones para conectar las líneas comunes y/o la detección de fallos no necesitan residir en el módulo de puente propiamente dicho (no mostrado). Otros módulos inteligentes en las líneas comunes VME 10 y 14 locales podrían, y pueden, cumplir igualmente bien esta tarea. Para los fines de esta descripción se supondrá que cada módulo de puente 12 y 16 contiene toda la lógica necesaria para la toma de decisiones, para interconectar dos placas madre 10 y 14. El reconocimiento inicial es proporcionado entre dos módulos de puente 12 y 16 en forma de discretos 26 de fallo y de preparado. Los discretos 26 de fallo/preparado también proporcionan medios para comunicar condiciones de fallo en caso de fallo de una línea común.

Los diagramas de flujo ilustrados en las Figs. 5A, 5B y 5C ilustran la lógica utilizada para inicialización, comprobación e interconexión de placas madre. Al encender, el módulo de puente es responsable de dirigir la inicialización 36 del sistema a un nivel de placa madre (los módulos individuales son responsables de su propia inicialización). Estas responsabilidades incluyen la comprobación automática 38 del sistema al encender, que incluye pruebas 40 de lectura/grabación en placa madre, la comprobación 42 de arbitraje de línea común, las comprobaciones 44 de arbitraje de interrupción y las comprobaciones 46 de fallo discreto. Una vez completadas las pruebas automáticas a nivel de módulo y de sistema, cada puente 12 y 16 establecerá sus discretos 26 y 92 de fallo y preparado, respectivos. Si un módulo de puente falla en la comprobación automática 39 de encendido, entonces el módulo de puente que falla entrará en una rutina 110 de tratamiento de fallo al encender, en la que el módulo que falla fijará los discretos de fallo 112 y de no preparado 116.

El puente de la placa madre 12 es capaz de volver a configurarse a partir del controlador del sistema (normalmente reservado para la ranura 1) a un controlador 98 que no es del sistema, situado en la ranura n (siendo n el número de ranura del último módulo de la placa madre 1, más uno) antes de la interconexión de las placas madre 27. Antes de que puedan conectarse las placas madre, ambos puentes vigilan todas las otras señales discretas de fallo, 94, y de preparado, 96. Si ambos puentes principal y secundario superan la comprobación automática 38 y emiten la señal de discreto 92 de preparado, entonces el puente secundario 100 se reconfigurará como un controlador 98 no del sistema. El puente secundario 16 conectará entonces la línea común VME 14 a la línea común 18 de interconexión. El puente principal 12 seguirá siendo el controlador 100 del sistema y conectará la línea común VME 10 a la línea común 18 de interconexión. Si cualquiera de los puentes indica un fallo 112 o se produce la expiración de un tiempo de respuesta en espera de un estado válido de preparado/fallo procedente del otro módulo 114 de puente, entonces las líneas comunes VME principal y secundaria permanecen aisladas y el sistema entra en un modo de funcionamiento degradado
108.

Después de que ambos puentes 12 y 16 han conectado las líneas comunes VME 10 y 14 entre sí a través de la línea común 18 de interconexión, se realizan comprobaciones adicionales de línea común VME entre los puentes 102 y, si superan, 104, estas pruebas, entonces el sistema entra en el modo de funcionamiento normal 106. Si la comprobación de línea común VME de puente a puente falla, 104, entonces uno de los módulos de puente 12 y 16, o ambos, desconectan las líneas comunes VME 10 y 14 de la línea 18 de interconexión, aislando la línea común VME principal de la secundaria. El puente principal 12 entra en un modo 108 de funcionamiento degradado.

La línea común VME incluye tres líneas comunes diferentes, como se muestra en la Fig. 4: línea común 48 de transmisión de datos, línea común 50 de arbitraje y línea común 52 de interrupción de prioridad. Los módulos de puente 12 y 16 son responsables de interconectar cada una de estas líneas comunes de acuerdo con las especificaciones VME64. La Fig. 6 ilustra cómo está interconectada la línea común de transmisión de datos. El mecanismo de interconexión para la línea común de transmisión de datos es una conexión directa de uno a uno entre la línea común VME local de la placa madre principal 10 y la línea común 18 de interconexión con la otra línea común VME de la placa madre secundaria 14. Todas las direcciones 80 y 86, los datos 82 y 88 y las señales de control 84 y 90 de línea común de transmisión de datos son acopladas directamente entre las dos (o más) placas madre a través de la línea común 18 de interconexión situada en los módulos de puente 12 y 16. En caso de fallo, uno de los módulos de puente 12 y 16, o ambos, pueden desconectar las placas madre a través de los interruptores de línea común de transmisión de datos. Las dos placas madre pueden funcionar independientemente o como una placa madre virtual, dependiendo de la configuración de los módulo de puente por parte del usuario final.

La Fig. 7 es un diagrama de la interconexión de línea común de arbitraje. La línea común de arbitraje VME es una línea común 54, 56 y 58 para señales transmitidas por la línea común y encadenadas, en combinación 53. La línea común de arbitraje es responsable de arbitrar el control de la línea común de transmisión de datos (maestro de línea común) en un sistema de múltiples chasis maestros como se define en las especificaciones VME64. La petición de línea común de arbitraje (BR0-3*) 54, dejar libre línea común (BCLR*) 56 y línea común ocupada (BBSY*) 58, son señales transmitidas por línea común que constituyen una conexión directa de una para una entre la línea común VME de placa madre principal 10, la línea común de interconexión 18, y la línea común VME de placa madre secundaria 14. Las señales 53 encadenadas de línea común de arbitraje, la señal de entrada de autorización de línea común 0-3 (BG0ENTRAR*-BG3ENTRAR*) 60 y la señal de salida de autorización de línea común 0-3 (BG0SALIR*-BG3SALIR*) 62, requieren que las señales de salida encadenadas (BG0SALIR*-BG3SALIR*) del último módulo de la placa madre 10 principal sean envueltas y encaminadas al módulo 16 de puente de la placa madre secundaria 14. El módulo 16 de puente situado en la placa madre secundaria 14 (o núm. n) se encuentra en un modo de no controlador del sistema cuando las placas madres están interconectadas. De esta manera, el módulo de puente 16 de la placa madre secundaria 14 tomará las señales 64 de salida de autorización de línea común envueltas procedentes del módulo de puente en la placa madre principal 10 (señales 54, 56, 58 y 64) como señales de entrada de autorización de línea común a sí mismo para encadenarse a módulos siguientes en la placa madre secundaria 14.

La Fig. 8 muestra un diagrama de cómo está interconectada la línea común de interrupción de prioridad en este diseño de placa madre tolerante a fallos. La línea común de interrupción de prioridad también es una línea común 66 de señales encadenadas/en línea común, similar a la línea común de arbitraje. La salida IACK_OUT (IACK_SALIDA) 68, debe envolverse desde el último módulo de la placa madre principal 10 y encaminarse a la IACK_IN (IACK_ENTRADA) 70 de la ranura 1 del mecanismo de interconexión de la placa madre secundaria 14 para la línea común de interrupción de prioridad. Las señales en línea común, las interrupciones 1-7 (IRQ1*-IRQ7*) 72 y el acuse de recibo 74 de interrupción (IACK*) constituyen una conexión directa de uno a uno entre la línea común VME de la placa madre principal 10, la línea común de interconexión y la línea común VME de placa madre secundaria 14.

Otras variaciones y modificaciones del presente invento les resultarán evidentes a los expertos en la técnica, y la pretensión de las reivindicaciones anejas es que queden cubiertas tales variaciones y modificaciones. Las configuraciones y los valores particulares descritos en lo que antecede pueden cambiarse y únicamente se citan para ilustrar una realización particular del presente invento, y no están destinadas a limitar el alcance del invento. Se contempla que el uso del presente invento puede incluir componentes con características diferentes, en tanto se observe el principio, la presentación de un diseño de placa madre con línea común VME virtual, tolerante a fallos. Se pretende que el alcance del presente invento quede definido por las reivindicaciones anejas a este documento.

Aunque el invento se ha descrito con detalle con referencia, en particular, a estas realizaciones, otras realizaciones pueden conseguir los mismos resultados. Las variaciones y modificaciones del presente invento les resultarán evidentes a los expertos en la técnica y se pretende cubrir, en las reivindicaciones anejas, todas las citadas modificaciones y los equivalentes.

Claims

1. Una placa madre con línea común VME virtual tolerante a fallos para sistemas de ordenador, comprendiendo el sistema de ordenador al menos dos placas madre con línea común VME (10, 14, 24, 28), cada una de las cuales comprende una fuente de alimentación, cuyo aparato se caracteriza:

porque cada una de dichas al menos dos placas madre con línea común VME (10, 14, 24, 28) comprende un aparato de detección de fallos (26); y

por al menos dos módulos de puente (12, 16), comprendiendo cada módulo de puente un interruptor (20, 22) para conectar y desconectar cada una de las placas madre con línea común VME (10, 14, 24, 28) una con respecto a otra.

2. El aparato de la reivindicación 1, en el que dichas al menos dos placas madre (10, 14, 24, 28) con línea común VME, comprenden una estructura monolítica.

3. El aparato de la reivindicación 1, en el que dicho aparato de detección de fallos comprende un discreto de fallo (26, 94, 96) en cada uno de dichos módulos de puente (12, 16).

4. El aparato de la reivindicación 1, en el que dicho aparato de detección de fallos comprende discretos de fallo (46) en módulos preseleccionados conectados a cada una de dichas placas madre (10, 12, 24, 28) con línea común VME.

5. El aparato de la reivindicación 1, en el que dicho aparato de detección de fallos comprende medios para detectar al menos un fallo (40, 42, 44, 46) en cada una de dichas placas madre (10, 12, 24, 28) con línea común VME y un transmisor para transmitir una señal de fallo (26, 112, 118) a una placa madre con línea común VME siguiente.

6. El aparato de la reivindicación 5, en el que dicho al menos un fallo comprende discretos de fallo (46) de módulo y comprobaciones (40, 42, 44) de comunicaciones para las placas madre con línea común VME.

7. El aparato de la reivindicación 6, en el que dichas comprobaciones (40, 42, 44) de comunicaciones para las placas madre con línea común VME comprenden una comprobación (80, 82, 84, 86, 88, 90) de línea común de transmisión de datos, una comprobación (54, 5, 58, 64) de línea común de arbitraje y una comprobación (70, 72, 74) de línea común de interrupción de prioridad.

8. El aparato de la reivindicación 1, en el que dichos al menos dos módulos de puente (12, 16) comprenden medios para conectar dichas placas madre con línea común VME (10, 14, 24, 28) para que aparezcan como una única placa madre con línea común VME (18, 20, 22).

9. El aparato de la reivindicación 8, en el que dichos medios para conectar dichas placas madre con línea común VME (10, 14, 24, 28) de forma que aparezcan como una única placa madre con línea común VME, comprenden conexiones directas (20, 22) entre dichas al menos dos placas madre con línea común VME (10, 14, 24, 28).

10. Un método para interconectar y desconectar (20, 22) al menos dos sistemas de ordenador, comprendiendo un primer sistema de ordenador una primera placa madre con línea común VME (10, 24) y comprendiendo un siguiente sistema de ordenador una siguiente placa madre con línea común VME (14, 28), cuyo método se caracteriza por las operaciones de:

detectar un estado de fallo (26, 46) en el primero y en siguiente sistemas de ordenador;

transmitir el estado de fallo (26, 110, 112, 116) al otro sistema de ordenador;

conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28) si no se detectan fallos (27);

desconectar la primera placa madre con línea común VME (10, 24) de la siguiente placa madre con línea común VME (14, 28) si se detecta un fallo (102, 104);

trabajar en modo primario (108) si se detecta el fallo (114) en la siguiente placa madre con línea común VME; y

trabajar en un modo seguro contra fallos si se detecta el fallo (110) en la primera placa madre con línea común VME.

11. El método de la reivindicación 10, en el que las operaciones de transmitir el estado de fallo (26, 110, 112, 116) al otro sistema de ordenador y conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28) si no se detectan fallos (94, 96) comprende establecer discretos de fallo (26, 112, 116) para ser detectados por el otro sistema de ordenador antes de conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28).

12. El método de la reivindicación 10, que comprende además la operación de minimizar los retardos (18, 20, 22) de latencia de transmisión de datos entre el primer sistema de ordenador y el siguiente sistema de ordenador.

13. El método de la reivindicación 10, en el que la operación de transmitir el estado de fallo (112, 116) comprende transmitir una señal (26) de fallo/preparado desde un puente principal (12) conectado a la primera placa madre con línea común VME (10, 24) y una señal (26) de fallo/preparado desde un puente secundario (16) conectado a la siguiente placa madre con línea común VME (14, 28).

14. El método de la reivindicación 13, en el que la operación de detectar un estado de fallo en el primero y en el siguiente sistemas de ordenador comprende realizar comprobaciones (94, 96, 114) en el puente principal (12) y en el puente secundario (16).

15. El método de la reivindicación 10, que comprende además la operación de aislar la primera placa madre con línea común VME (10, 24) de la siguiente placa madre con línea común VME (14, 28) y trabajar en el modo seguro contra fallos (108) si se transmite el fallo en dicha operación de transmisión.

16. El método de las reivindicaciones 13 y 15, en el que las operaciones de conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28) y la operación de aislar la primera placa madre con línea común VME (10, 24) de la siguiente placa madre con línea común VME (14, 28) comprende lógica de toma de decisiones (34) residente en el puente principal (12) y en el puente secundario (16).

17. El método de la reivindicación 15, en el que la operación de aislar la primera placa madre con línea común VME (10, 24) de la siguiente placa madre con línea común VME (14, 28) y trabajar en el modo seguro contra fallos (108) comprende, además, hacer de la siguiente placa madre con línea común VME (14, 28) la controladora del sistema si la señal de fallo es transmitida por el puente principal (12).

18. El método de la reivindicación 10, en el que la operación de comprobar la primera placa madre con línea común VME (10, 24) y la siguiente placa madre con línea común VME (14, 28) en busca de fallos comprende iniciar comprobaciones automáticas en el momento del encendido (38, 46).

19. El método de la reivindicación 10, en el que la operación de conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28) comprende, además, la operación de configurar la primera placa madre con línea común VME (10, 24) como controladora (100) del sistema y configurar la siguiente placa madre con línea común VME (14, 28) como no controladora (98) del sistema.

20. El método de la reivindicación 10, en el que la operación de conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28) comprende conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28) mediante conexiones (18, 20, 22) de uno a uno.

21. El método de la reivindicación 20, en el que la operación de conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28) mediante conexiones uno a uno, comprende conectar la primera placa madre con línea común VME (10, 24) a la siguiente placa madre con línea común VME (14, 28) de forma que aparezcan como una única placa madre (18, 20, 22) con línea común VME.