JP2000035839A - ボードアダプタ - Google Patents

ボードアダプタ

Info

Publication number
JP2000035839A
JP2000035839A JP10203600A JP20360098A JP2000035839A JP 2000035839 A JP2000035839 A JP 2000035839A JP 10203600 A JP10203600 A JP 10203600A JP 20360098 A JP20360098 A JP 20360098A JP 2000035839 A JP2000035839 A JP 2000035839A
Authority
JP
Japan
Prior art keywords
board
adapter
daughter
motherboard
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10203600A
Other languages
English (en)
Inventor
Toshiaki Miyake
俊明 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10203600A priority Critical patent/JP2000035839A/ja
Publication of JP2000035839A publication Critical patent/JP2000035839A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【課題】 装置の構成に変更予定がある場合でも、VM
Eバスの容易な利用を実現する。 【解決手段】 ドータボードであるVMEボード2a,
2bが未接続や故障しているとき、マザーボードである
バックボード1からの信号を折り返し回路7a,7bに
よってそのまま折り返してディジーチェイン接続を実現
する。 【効果】 常にディジーチェイン接続状態が保たれるの
で、VMEボード2a,2bを活線挿抜でき、装置の構
成が変更されてもバスをそのまま利用できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はボードアダプタに関
し、特にマザーボードとこのバックボードを介してディ
ジーチェイン接続される複数のドータボードとの間にそ
れら複数のドータボード夫々に対応して設けられるボー
ドアダプタに関する。
【0002】
【従来の技術】一般に、二重化された現用及び予備から
なる冗長構成の機能を組むとき、二重化された部分の信
号は、現用及び予備の両方に接続される必要がある。さ
らに二重化された部分の障害情報を他の機能ブロックに
知らせるための信号が必要になる。
【0003】例えば、特開昭63−182898号公報
では、二重化された装置構成を有している。そして、二
重化部分を接続する専用の系交絡用印刷配線板と2つの
系を接続する印刷配線板を有している。
【0004】同公報では、二重化部分を結ぶ系交絡信号
が増えること、及び二重化部分を自由に接続/解放する
ことを目的として、系交絡信号をバックボードを介して
ではなく、専用の系交絡用印刷配線板と2つの系を接続
する印刷配線板とを用いて接続している。
【0005】一方、特開平6−89198号公報では、
二重化された装置構成を有している。そして、各機能ブ
ロック間の接続及び2つの系の間の系交絡接続は、シリ
アル通信で結ばれている。
【0006】同公報では、二重化された部分の障害情報
を他の機能ブロックに知らせる信号が増えることを防ぐ
ために、通信データ上に障害情報をのせる規定ビットを
設け、障害情報を送っている。
【0007】
【発明が解決しようとする課題】上述した従来技術で
は、装置で冗長構成を組むとき、二重化された部分を互
いに接続する系交絡信号を必要とするため、ボード間を
接続する信号線の本数は冗長構成を組まないときに比べ
2倍になる。さらに、現用/予備の切替信号及び障害情
報を通知する信号が必要になる。そのため、冗長構成を
組むときには、専用のボード(ドータボード)とバック
ボード(マザーボード)とが必要になる。
【0008】また、周知のIEEE1014のVME
(VERSA Module Europe)バスを標
準バスとして使用する場合、これを冗長構成にするため
には以下の問題点がある。すなわちVMEバスには、各
ドータボードがディジーチェイン接続されるという特徴
がある。信号線の本数を削減するため、信号線が各ドー
タボード間をディジーチェイン接続されるのである。し
たがって、ドータボードが飛び飛びに実装されると、デ
ィジーチェインが切れてしまう。
【0009】このため、VMEバスではドータボードは
必ず上位から詰めて実装しなければならない。または、
マザーボード上のピンヘッダにショートピンを実装する
ことにより、ディジーチェイン信号線をショートする必
要がある。よって、ドータボードを抜き差しする度にバ
ックボードの設定を変更する必要があり、構成が変更す
る予定のある装置はVMEバスを利用するのは難しいと
いう欠点があった。
【0010】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は構成が変更す
る予定がある場合でも、VMEバスの容易な利用を実現
することのできるボードアダプタを提供することであ
る。
【0011】
【課題を解決するための手段】本発明によるボードアダ
プタは、マザーボードとこのバックボードを介してディ
ジーチェイン接続される複数のドータボードとの間に該
複数のドータボード夫々に対応して設けられるボードア
ダプタであって、対応する前記ドータボードが電気的に
接続されていないとき前記マザーボードからの信号をそ
のまま該マザーボードに折り返して前記ディジーチェイ
ン接続を実現する折り返し制御手段を含むことを特徴と
する。
【0012】本発明による他のボードアダプタは、マザ
ーボードとこのバックボードを介してディジーチェイン
接続される複数のドータボードとの間に該複数のドータ
ボード夫々に対応して設けられるボードアダプタであっ
て、対応する前記ドータボードに故障が発生したとき前
記マザーボードからの信号をそのまま該マザーボードに
折り返して前記ディジーチェイン接続を実現する折り返
し制御手段を含むことを特徴とする。
【0013】要するに本ボードアダプタは、ドータボー
ドが未接続や故障しているときにマザーボードからの信
号をそのまま折り返してディジーチェイン接続を実現す
るので、構成が変更する予定がある場合でも、VMEバ
スの容易な利用を実現することができるのである。
【0014】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。なお、以下の説明において
参照する各図においては、他の図と同等部分には同一符
号が付されている。
【0015】図1は本発明によるボードアダプタの第1
の実施形態を示すブロック図である。同図において、本
ボードアダプタ3a,3bは、IEEE1014のVM
Eバスに準拠し、かつ、冗長構成及び活線挿抜に対応す
るために、以下の機能を有している。すなわち、160
[mm]幅の標準サイズのVMEボードに接続して、2
20[mm]幅の拡張ユーロカードサイズとなる外形寸
法であるものとする。ボードアダプタ3a,3b及びV
MEボード2a,2bが収容されるシェルフは、220
[mm]の拡張ユーロカード用の汎用品である。また、
ボードアダプタ3a及び3bにより、リセット時の動作
が現用側であるものと予備側であるものとが対になる二
重化構成になっている。
【0016】ボードアダプタ3a,3bには、対応する
VMEボード2a,2bとの活線挿抜用として、ボード
アダプタ側のコネクタにシーケンシャルコネクタを用い
る。すなわち、コネクタ内にバネ仕掛けのスイッチが内
蔵されており、VMEボードがコネクタから抜けると
(電気的未接続状態になると)、ディジーチェイン接続
を実現するために接続部分が自動的に閉じるようになっ
ている。このシーケンシャルコネクタを用いることによ
り、VMEボードの動作が止まる前にコネクタから抜か
れることを検出できるようになっている。
【0017】また、VMEボード2a,2bとバックボ
ード1との間のバス信号を制御するトライステートのバ
ッファ6a−1〜6a−3,6b−1〜6b−3を有し
ている。これらのバッファの代わりにアナログスイッチ
を用いても良い。
【0018】さらにボードアダプタ3a,3bには、対
応するVMEボードのエラー検出、冗長構成のアダプタ
同士の現用/予備の管理等を行う制御回路4a,4b
と、2つのアダプタ間で互いの状態を監視しあうための
信号を授受する制御ケーブル5と、ボードが障害若しく
は未実装のときVMEバスのディジーチェイン信号線を
ショートするための折り返し回路7a,7bとを含んで
構成されている。なお、制御回路4a,4bは、特定の
VMEアドレスに対してアクティブ/スタンバイ、通常
/障害の情報を返信する機能を有しているものとする。
【0019】同図において本装置は、マザーボードであ
るバックボード1と、実装されるドータボードであるV
MEボード2a及び2bとを含んで構成されている。V
MEボード2a及び2bは、同一の機能及びアドレスを
有し、一方が現用で他方が予備となる冗長構成が実現さ
れる。
【0020】VMEボードであるVMEボード2a及び
2bは、夫々ボードアダプタ3a及び3bを介してバッ
クボード1に接続される。ボードアダプタ3a及び3b
は主従関係を有する一対の冗長構成アダプタであり、バ
ックボード1の他に制御ケーブル5を介して互いに接続
される。
【0021】かかる構成において、電源投入時に、従と
なるアダプタ3bはVMEバスへのアクセスバッファを
ハイインピーダンスにしてVMEバスへのアクセスを禁
止する。従となるアダプタに接続されるVMEボード2
bは、VMEバスにアクセスできないことにより、自分
が予備系であることを知り、スタンバイ状態になる。
【0022】現用系のVMEボード2aに障害等の異常
が発生すると、現用側のアダプタ3aはバスエラー発生
等による警報信号によって障害が発生したことを検出
し、VMEボード2aへの電源供給を止める。それと同
時に現用側のアダプタ3aは、制御ケーブル5を介し
て、予備側のアダプタ3bにもその旨を知らせる。予備
側のアダプタ3bはVMEバスへのアクセスを許可し、
更にVMEボード2bに割込み12bを発生して現用系
に移ったことを知らせる。
【0023】VMEボード2bは、割込み12bによっ
てスタンバイ状態から抜出し、他のVMEボードとの情
報交換により、現在の動作状況を獲得し、現用動作に移
るのである。
【0024】各アダプタ3a,3bは、VMEボードの
持っているVMEアドレスとは別に個別のアドレスを持
っているものとする。他のボードからこのアドレスをア
クセスすると、制御回路4a,4bはVMEボードの動
作とは別に現在の動作状態をデータバスに出力する。こ
れにより、装置内の他のボードは、指定されたボードの
現在の状態を知ることができる。本例では、ボードが現
在運用中であるか、障害中であるか等を表示する機能は
ないが、他のボードが定期的にアダプタの状態を監視す
ることにより、装置内の状態監視を行うことができるの
である。
【0025】アダプタ3a,3bのVMEボード側コネ
クタ13a,13bにはシーケンシャルコネクタを用い
ており、運用中にVMEボードを抜くことができる。こ
の場合制御回路は、VMEバスへのアクセスを禁止し、
その後にVMEボードが抜かれるように動作することに
より、VMEバスの他のボードへの影響がないようにす
る。ボードを抜く動作をした場合、各アダプタ3a,3
bはVMEバスのディジーチェイン接続線を折り返し回
路7a,7bによってショートし、VMEバスの下位の
ボードの動作を妨げないように動作する。つまり、バッ
クボード1からの信号をそのままそのバックボード1に
折り返してディジーチェイン接続を実現するのである。
なお折り返し回路7a,7bは、制御信号14a,14
bによって接続状態が切替わるセレクタであるものとす
る。
【0026】図2は本発明によるボードアダプタの第2
の実施形態を示すブロック図である。同図においても、
ボードアダプタは、IEEE1014のVMEバスに準
拠し、160[mm]幅の標準サイズのVMEボードに
接続して、220[mm]幅の拡張ユーロカードサイズ
となる外形寸法であるものとする。また、各ボードが収
容されるシェルフは220[mm]の拡張ユーロカード
用の汎用品であるものとする。
【0027】本例では、VMEボードの前面に、アクテ
ィブ/スタンバイ(現用/予備)及び通常/障害等、そ
のボードの状態を表示するためのLED(Light
Emitting Diode)9a,9bと、CPU
20a,20bに割込み12a,12bを発生するため
のスイッチ8a,8bとが設けられている。
【0028】VMEボードは、アダプタの特定アドレス
にアクセスすることにより、アダプタの現在の状態を獲
得し、それをLEDに表示する。また、スイッチが操作
されたことにより、擬似警報信号が発生したものとし、
CPUは、切替えが発生したことを他のボードに知らせ
た上で、自発的にバスエラーを発生させ、アダプタの現
用/予備の切替を行うことができる。これにより、上述
した図1のアダプタとは異なり、状態表示ができ、か
つ、ボードの切替発生をその切替発生と同時に他のボー
ドに知らせることができるという優れた効果が得られ
る。
【0029】図3は本発明によるボードアダプタの第3
の実施形態を示すブロック図である。同図においても、
ボードアダプタは、IEEE1014のVMEバスに準
拠し、160[mm]幅の標準サイズのVMEボードに
接続して、220[mm]幅の拡張ユーロカードサイズ
となる外形寸法であるものとする。また、各ボードが収
容されるシェルフは220[mm]の拡張ユーロカード
用の汎用品であるものとする。
【0030】本例では、VMEボードではなく、VME
ボードが収容されるシェルフ(図示せず)の前面に、現
用/予備及び通常/障害等、そのボードの状態を表示す
るためのLED11a,11bと、CPU20a,20
bに割込みを発生するためのスイッチ10a,10bと
が設けられている。つまり、各アダプタは、シェルフに
設けられている(VMEボードの近傍に設けられてい
る)LEDを点灯することによって、現在の状態を表示
するのである。
【0031】また、スイッチが操作されたことにより、
CPU20a,20bは他のボードに切替えが発生した
ことを他のボードに知らせた上で、自発的にバスエラー
を発生させ、アダプタの現用/予備の切替を行うことが
できる。これにより、上述した図1のアダプタとは異な
り、状態表示ができ、かつ、ボードの切替発生をその切
替発生と同時に他のボードに知らせることができるとい
う優れた効果が得られる。さらに、VMEボードではな
くシェルフにLEDやスイッチを設けているので、上述
した図2のアダプタとは異なり、市販の標準VMEボー
ドをそのまま用いることができるという効果が得られ
る。
【0032】ここで、図1〜図3の冗長構成アダプタの
使用例が図4に示されている。同図に示されているよう
に、装置の構成上二重化が必要な部分に冗長構成アダプ
タを使用する。すなわち、VMEボードB2a,B2b
に対してアダプタ(ADPT)A2a,A2bを使用
し、VMEボードB3a,B23に対してアダプタA3
a,A3bを使用し、VMEボードB6a,B6bに対
してアダプタA6a,A6bを使用する。
【0033】また、二重化が必要でない部分にはボード
の長さを合わせるための延長カードを使用する。すなわ
ち、VMEボード1,VMEボード4,VMEボード
7,VMEボード7に対して、延長カードE1,E4,
E7,E8を使用する。
【0034】以上により、装置内において、高い信頼性
が必要である部分を自由に二重化することができるので
ある。さらに、装置構成が変更になった場合でも、冗長
構成アダプタや延長カードの実装位置を変更することに
より、バックボードやVMEボード自体を何ら変更する
ことなく装置構成を変更できるという効果が得られるの
である。
【0035】なお、以上はVMEバスについて本発明を
適用する場合について説明したが、VMEバスに近似す
るそれ以外のバスについてディジーチェイン接続を実現
する場合にも本発明を適用できることは明らかである。
【0036】
【発明の効果】以上説明したように本発明は、ドータボ
ードが未接続や故障しているときにマザーボードからの
信号をそのまま折り返してディジーチェイン接続を実現
することにより、常にディジーチェイン接続状態が保た
れるので、ドータボードを活線挿抜でき、装置の構成が
変更されてもバスをそのまま利用できるという効果があ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるボードアダプ
タの構成を示すブロック図である。
【図2】本発明の第2の実施の形態によるボードアダプ
タの構成を示すブロック図である。
【図3】本発明の第3の実施の形態によるボードアダプ
タの構成を示すブロック図である。
【図4】図1〜図3のボードアダプタの使用例を示す図
である。
【符号の説明】
1 バックボード 2a,2b VMEボード 3a,3b ボードアダプタ 4a,4b 制御回路 6a−1〜6a−3,6b−1〜6b−3 バッファ 7a,7b 折り返し回路 8a,8b スイッチ 9a,9b LED

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 マザーボードとこのバックボードを介し
    てディジーチェイン接続される複数のドータボードとの
    間に該複数のドータボード夫々に対応して設けられるボ
    ードアダプタであって、対応する前記ドータボードが電
    気的に接続されていないとき前記マザーボードからの信
    号をそのまま該マザーボードに折り返して前記ディジー
    チェイン接続を実現する折り返し制御手段を含むことを
    特徴とするボードアダプタ。
  2. 【請求項2】 前記折り返し制御手段は、対応する前記
    ドータボードとの電気的未接続状態の検出に応答して前
    記マザーボードからの信号をそのまま折り返して該マザ
    ーボードに伝達することを特徴とする請求項1記載のボ
    ードアダプタ。
  3. 【請求項3】 対応するドータボードが現用か予備かを
    切替表示する表示手段と、対応するドータボードが現用
    であるとき前記電気的未接続状態を検出したとき予備の
    ドータボードに対応するボードアダプタに制御信号を出
    力する手段と、対応するドータボードが予備であるとき
    他のボードアダプタからの制御信号の入力に応答して前
    記表示手段による表示を予備から現用に切替えるように
    制御する手段とを更に含むことを特徴とする請求項1又
    は2記載のボードアダプタ。
  4. 【請求項4】 マザーボードとこのバックボードを介し
    てディジーチェイン接続される複数のドータボードとの
    間に該複数のドータボード夫々に対応して設けられるボ
    ードアダプタであって、対応する前記ドータボードに故
    障が発生したとき前記マザーボードからの信号をそのま
    ま該マザーボードに折り返して前記ディジーチェイン接
    続を実現する折り返し制御手段を含むことを特徴とする
    ボードアダプタ。
  5. 【請求項5】 前記折り返し制御手段は、対応する前記
    ドータボードの異常状態の検出に応答して前記マザーボ
    ードからの信号をそのまま折り返して該マザーボードに
    伝達することを特徴とする請求項4記載のボードアダプ
    タ。
  6. 【請求項6】 対応するドータボードが現用か予備かを
    切替表示する表示手段と、対応するドータボードが現用
    であるとき前記異常状態を検出したとき予備のドータボ
    ードに対応するボードアダプタに制御信号を出力する手
    段と、対応するドータボードが予備であるとき他のボー
    ドアダプタからの制御信号の入力に応答して前記表示手
    段による表示を予備から現用に切替えるように制御する
    手段とを更に含むことを特徴とする請求項4又は5記載
    のボードアダプタ。
  7. 【請求項7】 前記折り返し制御手段は、前記ドータボ
    ードの警報信号を入力として該ドータボードの異常状態
    を検出することを特徴とする請求項4〜6のいずれかに
    記載のボードアダプタ。
  8. 【請求項8】 外部からのスイッチの操作に応答して前
    記警報信号と同等の擬似警報信号を発生させる警報信号
    発生手段を更に含み、この擬似警報信号に応答して前記
    折り返し制御手段は前記マザーボードからの信号をその
    まま折り返して該マザーボードに伝達することを特徴と
    する請求項4〜7のいずれかに記載のボードアダプタ。
  9. 【請求項9】 前記スイッチは、前記ドータボード上に
    設けられていることを特徴とする請求項8記載のボード
    アダプタ。
  10. 【請求項10】 前記スイッチは、前記ドータボードの
    近傍に設けられていることを特徴とする請求項8記載の
    ボードアダプタ。
JP10203600A 1998-07-17 1998-07-17 ボードアダプタ Pending JP2000035839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10203600A JP2000035839A (ja) 1998-07-17 1998-07-17 ボードアダプタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10203600A JP2000035839A (ja) 1998-07-17 1998-07-17 ボードアダプタ

Publications (1)

Publication Number Publication Date
JP2000035839A true JP2000035839A (ja) 2000-02-02

Family

ID=16476748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10203600A Pending JP2000035839A (ja) 1998-07-17 1998-07-17 ボードアダプタ

Country Status (1)

Country Link
JP (1) JP2000035839A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452503B1 (ko) * 2000-08-07 2004-10-08 엘지전자 주식회사 병렬버스 시스템의 오류 방지장치
WO2005111821A1 (de) * 2004-05-11 2005-11-24 Plein & Baus Gmbh Steuerungsschaltung für eine busplatine eines computersystems
JP2009009559A (ja) * 2007-05-29 2009-01-15 Schneider Electric Industries Sas 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置
WO2019049745A1 (ja) * 2017-09-07 2019-03-14 Necプラットフォームズ株式会社 電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452503B1 (ko) * 2000-08-07 2004-10-08 엘지전자 주식회사 병렬버스 시스템의 오류 방지장치
WO2005111821A1 (de) * 2004-05-11 2005-11-24 Plein & Baus Gmbh Steuerungsschaltung für eine busplatine eines computersystems
JP2009009559A (ja) * 2007-05-29 2009-01-15 Schneider Electric Industries Sas 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置
WO2019049745A1 (ja) * 2017-09-07 2019-03-14 Necプラットフォームズ株式会社 電子機器
JP2019050238A (ja) * 2017-09-07 2019-03-28 Necプラットフォームズ株式会社 電子機器

Similar Documents

Publication Publication Date Title
US10417167B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
US10467110B2 (en) Implementing cable failover in multiple cable PCI Express IO interconnections
US20180081761A1 (en) Detecting and sparing of optical pcie cable channel attached io drawer
US6408343B1 (en) Apparatus and method for failover detection
US7814347B2 (en) Power supply device
US6715019B1 (en) Bus reset management by a primary controller card of multiple controller cards
US20040162928A1 (en) High speed multiple ported bus interface reset control system
US7076588B2 (en) High speed multiple ported bus interface control
EP2573681B1 (en) Electric device with multiple data connection ports
JP2000035839A (ja) ボードアダプタ
US20040168008A1 (en) High speed multiple ported bus interface port state identification system
US6564340B1 (en) Fault tolerant virtual VMEbus backplane design
CN111273742B (zh) 一种基于正交构架的高密度服务模块化系统
JP2004206462A (ja) 入出力制御装置の拡張モジュール増設方法及び入出力制御装置
US20040162927A1 (en) High speed multiple port data bus interface architecture
US20040177198A1 (en) High speed multiple ported bus interface expander control system
EP0503967B1 (en) High density modular power switch drivers
KR100451795B1 (ko) 콤팩트 pci의 핫 스왑 처리 장치
US7711869B1 (en) Method for communicating plural signals generated at a source to a remote destination through a single wire
US7131028B2 (en) System and method for interconnecting nodes of a redundant computer system
CN100478907C (zh) Pci总线协议监控卡
CN116107943A (zh) 一种信号传输电路及计算设备
JP3388254B2 (ja) ネスト
JP2002252701A (ja) 伝送装置及び回線切替方法
JPH06112991A (ja) ケーブル誤接続補償回路

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050616

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805