JP2006523854A - マトリックス形アドレス指定方式ディスプレイで起こるピクセル欠陥及びサブピクセル欠陥をシミュレーションするための方法と回路構成 - Google Patents

Abstract

この発明は、マトリックス式アドレス指定型ディスプレイで起こるピクセル欠陥及びサブピクセル欠陥をシミュレーションするための方法、並びにこの方法を実施するための回路構成に関する。このために、表示するビデオ映像を表すビデオデータストリームから、ＲＧＢ信号（１０）、水平同期信号（９）、垂直同期信号（８）を生成し、これらを用いて、スクリーン駆動回路（６）により、スクリーン（７）の駆動を行う。プログラム可能なピクセル欠陥シミュレーションユニット（３）による制御のもとで、ＲＧＢ信号（１０）を、ピクセル欠陥又はサブピクセル欠陥をシミュレーションしたＲ’Ｇ’Ｂ’信号（１１）に切り換える。その際、この切り換えは、その時間位置と時間長に関して、Ｒ’Ｇ’Ｂ’信号（１１）によってシミュレーションされるピクセル欠陥又はサブピクセル欠陥が、スクリーン（７）の予め選定可能な位置に表示される形で行われる。

Description

この発明は、マトリックス形アドレス指定方式ディスプレイで起こるピクセル欠陥及びサブピクセル欠陥をシミュレーションするための方法と回路構成に関する。

テレビ信号の再生は、過去において、主に陰極線受像管で行っていた。暫く前から、平坦なスクリーンを有し、各映像点をマトリックス形式でアドレス指定することにより直接駆動することが可能である再生システムが、益々使用されるようになってきている。このような再生方式は、プラズマスクリーン又はＬＣＤスクリーンという用語で知られるようになっている。

プラズマスクリーンは、小さなガス放電領域から成るマトリックス構造であり、そのようなガス放電領域が三つ並んで、それぞれ一つの画素を表している。そのような画素は、ピクセルと呼ばれており、付属する三つのガス放電領域は、サブピクセルを表す。

前述したＬＣＤスクリーンは、マトリックス形式の液晶表示装置である。この場合においても、映像点又はピクセルは、三つの並んだ液晶セルで構成され、これらのセルは、赤、緑、青の色を表すとともに、同じくサブピクセルと呼ばれている。

しかし、マトリックス形アドレス指定方式ディスプレイの範疇には、当然のことながら、例えば、背面投影式スクリーンやビデオプロジェクターなどの光源の光路内に有るマトリックス構造の画素を使用する投影式表示装置も入る。この場合、マトリックス構造の画素は、例えば、ＬＣＯＳ（液晶・オン・シリコン）やＤＭＤ（デジタル・マイクロミラー・デバイス）などでの反射原理、或いは例えば、ＬＣＤ（液晶ディスプレイ）などの透過光原理にもとづき動作する。

これらの例に挙げたすべての表示装置は、既に前に述べた通り、マトリックス構造の画素を備えており、これらの画素を、それぞれディスプレイの種類に合った駆動回路により、ビデオ信号に従って駆動することが可能であるとの原理を同じくしている。

そのようなマトリックス形式の表示装置の複雑な構造に起因して、妥当な製造負担では、多くのピクセル又はサブピクセルの中の幾つかが欠陥となることを避けることはできない。この場合、サブピクセル自身に関係するものや、そのような欠陥がスクリーン面の異なる領域（周縁領域、中央）で起こることに関するものや、表示するビデオ映像（輝度、色）に関連して起こる欠陥の作用に関するものなど、非常に様々な欠陥映像が生じる。即ち、サブピクセルが、例えば、常にオン又は常にオフにスイッチングされたり、或いは無制御状態で点滅する場合がある。欠陥の種類と欠陥の有るサブピクセルが、どの原色に属するかに従って、隣接するピクセルの色と輝度に応じて、様々な欠陥映像が出現する。ここで、このような状況のもとで、前述した意味において、どの程度の欠陥頻度であれば、未だ品質的に容認されると見做すことができるのかを評価することは、その評価に応じて、ディスプレイを製造プロセスから取捨選択しなければならないので、非常に負担のかかることである。ただ、製造プロセスにおいて所定の欠陥映像を目的通り生成することは、その複雑さのために、実現することが非常に難しい。

そこで、この発明の課題は、その解決策を供給するために、前述したピクセル欠陥とサブピクセル欠陥の両方又は一方、並びにそれらのスクリーン上での頻度をシミュレーションして、そのような仕方で、どのような欠陥映像が、実用上未だ許容され得るのかとの評価基準を供給することを可能とする方法を提示することである。

更に、この発明の課題は、マトリックス形アドレス指定方式のディスプレイで起こるピクセル欠陥及びサブピクセル欠陥をシミュレーションするための回路構成を提示することである。

これらの課題は、請求項１にもとづく方法及び請求項３の特徴による回路構成によって解決される。

この発明による方法は、ディスプレイ駆動部に印加するデータストリームに対して、本来のディスプレイ駆動部の前に既に欠陥映像を混入し、それによって、一方では欠陥映像の非常に簡単な変更とディスプレイ形式に依存しない欠陥映像の表示が可能になるとの利点を有する。

この発明の有利な実施形態は、従属請求項に示されている。

以下において、図面と関連して、この発明による方法とこの方法を実施するための回路構成を、より詳しく記載、説明する。

図１の図では、ビデオデータ信号１が、ビデオデータ処理ユニット２に供給されている。このビデオデータ処理ユニット２では、ビデオデータ信号１から、一方ではＲＧＢ信号１０が、他方では水平同期信号９と垂直同期信号８が生成される。ビデオデータ処理ユニット２で生成されたＲＧＢ信号１０は、スイッチングアレイ５によって、スクリーン駆動回路６に切り換えられ、この回路には、同じくビデオデータ処理ユニット２からの水平同期信号９と垂直同期信号８が印加される。スクリーン駆動回路６は、その回路側において、スクリーン７を駆動し、その結果通常の場合、スクリーン７には、ビデオデータ信号１に対応する映像が出現する。

ここで、ピクセル欠陥とサブピクセル欠陥の両方又は一方をシミュレーションするために、プログラム可能なピクセル欠陥シミュレーションユニット３を使用し、このユニットは、一方ではビデオデータ処理ユニット２からの水平同期信号９と垂直同期信号８を印加されるともに、他方ではプログラミング装置４との接続を有する。プログラミング装置４は、プログラム可能なピクセル欠陥シミュレーションユニット３にピクセル欠陥データ又はサブピクセル欠陥データを渡し、その際これらの欠陥データは、一方では欠陥の種類を、他方ではスクリーン面上での欠陥の位置を規定するものである。

前述したピクセル欠陥データから、プログラム可能なピクセル欠陥シミュレーションユニット３は、一方では各ピクセル欠陥又はサブピクセル欠陥を表示するＲ’Ｇ’Ｂ’信号１１を生成し、プログラム可能なピクセル欠陥シミュレーションユニット３は、他方では水平同期信号９と垂直同期信号８並びにスクリーン上での各欠陥の位置を規定するデータ部分から、切換信号１８を生成して、この切換信号をスイッチングアレー５に印加し、プログラム可能なピクセル欠陥シミュレーションユニットが同じく生成したＲ’Ｇ’Ｂ’信号１１が、スクリーン駆動回路６の入力に短時間印加されるようにする。ピクセル欠陥データで規定された時間の経過後に、プログラム可能なピクセル欠陥シミュレーションユニット３は、スイッチングアレイ５を再びその前の状態に切り戻し、その結果通常のＲＧＢ信号１０が、再びスクリーン駆動回路６の方に切り換えられる。

このようにＲ’Ｇ’Ｂ’信号１１をスクリーン駆動回路６に短時間印加することによって、当該のピクセル欠陥が、スクリーン７の所望の位置に表示される。

ここでは、更に、当然のことながら、プログラミング装置４によって、多くのピクセル欠陥データ又はサブピクセル欠陥データをプログラム可能なピクセル欠陥シミュレーションユニット３に入力して、その結果前述した仕方で、ビデオ映像内に多数のピクセル欠陥又はサブピクセル欠陥を表示することが可能であることを強調したい。

以下において、図２と関連して、プログラム可能なピクセル欠陥シミュレーションユニット３の機能方式に関する例を、より詳しく説明する。

プログラミング装置４によって、ピクセル欠陥又はサブピクセル欠陥が規定されて、それらは、次にバイナリデータ形式でプログラム可能なピクセル欠陥シミュレーションユニット３のメモリ１２に送られる。メモリ１２に保存されたバイナリデータは、一方では各ピクセル欠陥を表示するために、どのようにＲ’Ｇ’Ｂ’信号を見せるかに関する情報と、他方ではスクリーンのどの位置に各欠陥を出現させるかに関する情報とを有する。実施例では、後者の情報、即ち、スクリーン上に表示する位置に関する情報は、比較器１３に印加される数値である。更に、比較器１３には、カウンタ１４の計数状態が供給され、その際カウンタ１４は、水平同期信号９又は垂直同期信号８に従って、所定のカウンタ値に設定される。カウンタ１４は、それらによって規定されたカウンタ値から、水平同期信号９又は垂直同期信号８と同期したタイミング発生器１５のタイミング信号を計数して、比較のために、その計数状態を比較器１３に供給する。比較器１３が、カウンタ１４の計数状態とメモリ１２から受け取った数値間の一致を検出した場合、比較器１３は、その出力に、切換信号発生器１７を介して、既に図１と関連して述べたスイッチングアレイ５に作用する信号を生成する。

この時点では、既にピクセル欠陥発生器には、Ｒ’Ｇ’Ｂ’データ１９が出力されており、このデータから、ピクセル欠陥発生器１６は、Ｒ’Ｇ’Ｂ’信号１１を生成する。既に、図１による例と関連して示した通り、このＲ’Ｇ’Ｂ’信号１１は、切換信号発生器１７によって切換信号１８が印加されるスイッチングアレイ５を用いて、短時間スクリーン駆動回路６に印加されて、この駆動回路は、それに対応した表示をスクリーン７上に生成する。

当然のことながら、図２で示した構成は、例示する目的だけを持つものであり、特に図２の例で図示した構成は、近接して並んだピクセル欠陥又はサブピクセル欠陥をも問題無く表示するために、多くの比較器１３、カウンタ１４、切換信号発生器１７を持つことができる。更に、当然のことながら、当業者に周知の様々な実施方法で、バイナリ情報で規定されるスクリーン上の位置のスクリーン上の実際の位置への変換を行うことが可能であり、その場合、図２の例と関連して示した基本機能である、同期、タイミング生成、計数、比較は、様々な方法で使用される。

更に、勿論のことであるが、前述した回路部分の機能方式をエミュレーションするマイクロプロセッサを用いて、プログラム可能なピクセル欠陥シミュレーションユニット３を実現することが考えられる。しかし、それによって、基本的な機能方式には、何も変わるところはない。

前に図１と２にもとづき述べた通り、ピクセル欠陥又はサブピクセル欠陥のシミュレーションは、スクリーン駆動回路６に印加されるＲＧＢ信号を操作することによって実現されるので、ピクセル欠陥又はサブピクセル欠陥をシミュレーションするための方法又は構成は、使用するスクリーンの形式に依存しない。この方法と構成は、プラズマスクリーン、ＬＣＤスクリーン、ＬＣＯＳ及びＤＭＤプロジェクター、これらの各ファミリィ、簡単に言うと、すべてのマトリックス形式でアドレス指定可能な表示形式に対して、等しく使用可能である。この場合、さもなければ、シミュレーションする映像の印象を歪めることとなるので、ピクセル欠陥又はサブピクセル欠陥を表示するために、そのようなピクセル欠陥又はサブピクセル欠陥が出来る限り僅かしかないスクリーン７を使用するものと仮定している。

更に、ここで述べた構成又はここで述べた方法は、陰極線受像管と関連して使用することも可能であり、その結果ピクセル欠陥又はサブピクセル欠陥を有するプラズマスクリーン又はＬＣＤスクリーンが与える映像の印象を、陰極線受像管上で再現することが可能である。

スクリーンの駆動信号において、ピクセル欠陥とサブピクセル欠陥の両方又は一方を生成するための回路構成 図１による回路構成の詳細図

符号の説明

１ ビデオデータ信号
２ ビデオデータ処理ユニット
３ プログラム可能なピクセル欠陥シミュレーションユニット
４ プログラミング装置
５ スイッチングアレイ
６ スクリーン駆動回路
７ スクリーン
８ 垂直同期信号
９ 水平同期信号
１０ ＲＧＢ信号
１１ Ｒ’Ｇ’Ｂ’信号
１２ メモリ
１３ 比較器
１４ カウンタ
１５ タイミング発生器
１６ ピクセル欠陥発生器
１７ 切換信号発生器
１８ 切換信号
１９ Ｒ’Ｇ’Ｂ’データ

Claims (5)

1. マトリックス形アドレス指定方式ディスプレイで起こるピクセル欠陥又はサブピクセル欠陥をシミュレーションするための方法であって、その際、
   表示するビデオ映像を表すビデオデータストリームから、ＲＧＢ信号（１０）、水平同期信号（９）、垂直同期信号（８）を生成し、これらを用いて、スクリーン駆動回路（６）により、スクリーン（７）の駆動を行い、
   プログラム可能なピクセル欠陥シミュレーションユニット（３）による制御のもとで、ＲＧＢ信号（１０）を、ピクセル欠陥又はサブピクセル欠陥をシミュレーションしたＲ’Ｇ’Ｂ’信号（１１）に切り換え、
   この切り換えは、その時間位置と時間長に関して、Ｒ’Ｇ’Ｂ’信号（１１）によってシミュレーションされるピクセル欠陥又はサブピクセル欠陥がスクリーン（７）の予め選定可能な位置に表示される形で行われる方法。
2. ビデオデータ処理ユニット（２）を用いて、表示するビデオ映像を表すビデオデータストリームから、ＲＧＢ信号（１０）、水平同期信号（９）、垂直同期信号（８）を生成し、その際ＲＧＢ信号（１０）は、スイッチングアレイ（５）を介して、水平同期信号（９）及び垂直同期信号（８）のタイミングに従って、スクリーン（７）を駆動するスクリーン駆動回路（６）に出力され、
   プログラム可能なピクセル欠陥シミュレーションユニット（３）を用いて、プログラミング装置（４）から供給されるピクセル欠陥データ又はサブピクセル欠陥データから、ピクセル欠陥又はサブピクセル欠陥を表すＲ’Ｇ’Ｂ’信号（１１）を生成し、
   プログラム可能なピクセル欠陥シミュレーションユニット（３）を用いて、プログラミング装置（４）から供給されるピクセル欠陥データ又はサブピクセル欠陥データから、ビデオデータ処理ユニット（２）によって生成される水平同期信号（９）及び垂直同期信号（８）のタイミングに従って、切換信号（１８）を生成し、
   スイッチングアレイ（５）は、切換信号（１８）で駆動された場合、その入力を、プログラム可能なピクセル欠陥シミュレーションユニット（３）によって生成されたＲ’Ｇ’Ｂ’信号（１１）の方に切り換え、
   切換信号（１８）を生成する時間位置と切換信号（１８）をスイッチングアレイ（５）に出力する時間長は、ピクセル欠陥又はサブピクセル欠陥の映像が、水平同期信号（９）及び垂直同期信号（８）のタイミングに従って、スクリーン（７）の所定の位置に出現する形で、プログラミング装置（４）から供給されるピクセル欠陥データ又はサブピクセル欠陥データによって規定される請求項１に記載の方法。
3. ビデオデータ処理ユニット（２）とプログラム可能なピクセル欠陥シミュレーションユニット（３）とから成る、マトリックス形アドレス指定方式ディスプレイで起こるピクセル欠陥又はサブピクセル欠陥をシミュレーションするための回路構成であって、
   ビデオデータ処理ユニット（２）は、表示するビデオ映像を表すビデオデータストリームから、ＲＧＢ信号（１０）、水平同期信号（９）、垂直同期信号（８）を生成し、その際ＲＧＢ信号（１０）は、スイッチングアレイ（５）を介して、水平同期信号（９）及び垂直同期信号（８）のタイミングに従って、スクリーン（７）を駆動するスクリーン駆動回路（６）に出力され、
   プログラム可能なピクセル欠陥シミュレーションユニット（３）は、プログラミング装置（４）から供給されるピクセル欠陥データ又はサブピクセル欠陥データから、ピクセル欠陥又はサブピクセル欠陥を表すＲ’Ｇ’Ｂ’信号（１１）を生成し、その際プログラム可能なピクセル欠陥シミュレーションユニット（３）は、プログラミング装置（４）から供給されるピクセル欠陥データ又はサブピクセル欠陥データから、ビデオデータ処理ユニット（２）によって生成される水平同期信号（９）及び垂直同期信号（８）のタイミングに従って、切換信号（１８）を生成して、この切換信号によって、スイッチングアレイ（５）が、その入力を、プログラム可能なピクセル欠陥シミュレーションユニット（３）によって生成されたＲ’Ｇ’Ｂ’信号（１１）に切り換える形でスイッチングアレイ（５）を駆動し、そして切換信号（１８）を生成する時間位置と切換信号（１８）をスイッチングアレイ（５）に出力する時間長は、ピクセル欠陥又はサブピクセル欠陥の映像が、水平同期信号（９）及び垂直同期信号（８）のタイミングに従って、スクリーン（７）の所定の位置に出現する形で、プログラミング装置（４）から供給されるピクセル欠陥データ又はサブピクセル欠陥データによって規定される回路構成。
4. プログラム可能なピクセル欠陥シミュレーションユニット（３）は、プログラミング装置（４）と接続しており、少なくとも一つのメモリ（１２）と、少なくとも一つの比較器（１３）と、少なくとも一つのカウンタ（１４）と、少なくとも一つのタイミング発生器（１５）と、少なくとも一つのピクセル欠陥発生器（１６）と、少なくとも一つの切換信号発生器（１７）とを有し、その際、
   プログラミング装置（４）は、ピクセル欠陥データ又はサブピクセル欠陥データを生成して、メモリ（１２）に渡し、
   ピクセル欠陥データ又はサブピクセル欠陥データは、ピクセル欠陥又はサブピクセル欠陥を表す第一の部分と、スクリーン（７）上でピクセル欠陥又はサブピクセル欠陥を表示する位置を表す第二の部分とを有し、
   ピクセル欠陥データ又はサブピクセル欠陥データの第一の部分を含むメモリ領域は、ピクセル欠陥発生器（１６）と、ピクセル欠陥データ又はサブピクセル欠陥データの第二の部分を含むメモリ領域は、比較器（１３）と接続しており、
   ピクセル欠陥発生器（１６）は、その出力にＲ’Ｇ’Ｂ’信号（１１）を生成し、
   比較器（１３）は、水平同期信号（９）と同期するタイミング発生器（１５）のタイミング信号を計数するカウンタ（１４）の計数値を、ピクセル欠陥データ又はサブピクセル欠陥データの第二の部分と比較して、それと一致した場合、切換信号発生器（１７）を駆動して、この切換信号発生器は、次に切換信号（１８）を発生し、
   カウンタ（１４）は、水平同期信号（９）及び垂直同期信号（８）と同期して、それぞれビデオ映像の表示の開始時に、所定の値に設定される、
   請求項３に記載の回路構成。
5. 少なくとも一つのメモリ（１２）と、少なくとも一つの比較器（１３）と、少なくとも一つのカウンタ（１４）と、少なくとも一つのタイミング発生器（１５）と、少なくとも一つのピクセル欠陥発生器（１６）と、少なくとも一つの切換信号発生器（１７）の機能をマイクロコンピュータによってエミュレーションすることを特徴とする請求項４に記載の回路構成。

Images