JP2006504274A - 集積受動電子素子を備えた電子素子およびその製造方法 - Google Patents

集積受動電子素子を備えた電子素子およびその製造方法 Download PDF

Info

Publication number
JP2006504274A
JP2006504274A JP2004547382A JP2004547382A JP2006504274A JP 2006504274 A JP2006504274 A JP 2006504274A JP 2004547382 A JP2004547382 A JP 2004547382A JP 2004547382 A JP2004547382 A JP 2004547382A JP 2006504274 A JP2006504274 A JP 2006504274A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
conductive
electronic device
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004547382A
Other languages
English (en)
Other versions
JP4391419B2 (ja
Inventor
ヨアヒム バース，ハンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006504274A publication Critical patent/JP2006504274A/ja
Application granted granted Critical
Publication of JP4391419B2 publication Critical patent/JP4391419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

電子素子（ＥＢ）は第１絶縁層（１）を備え、第１絶縁層（１）の上には第１金属層（５）が形成されている。第１絶縁層（１）の中には、導電性構造（２）が集積されている。この導電性構造（２）は、素子（ＥＢ）をボンディングおよび／または実装する際に第１絶縁層（１）を機械的に安定させるものであり、受動電子素子として形成されている。

Description

発明の詳細な説明
本発明は、集積電子素子を備えた電子素子およびその製造方法に関するものである。
混成デジタルアナログ回路のうちの最も大きいアナログ回路部分には、受動素子（例えば、容量値が高く、線形性がよく、質の高いキャパシタ）が必要である。このような素子の製造コストをできる限り低減するために、できるだけ少ない製造工程で受動素子（特に容量構造またはインダクタンス構造）を製造する必要がある。さらに、これらの受動素子および集積回路の縮小化が進むにつれて、これらの集積受動素子の所要面積の縮小に対する要求も生じている。
特許明細書ＵＳ５,５８３,３５９は、集積回路の容量構造を開示している。この明細書では、積層キャパシタの電極を構成する複数の金属板が、誘電体層によって分離されて上下に配置されている。金属板の各面には、金属板から絶縁された金属線が配置されている。これらの各金属線の両側は、バイアホールによって接続されている。これにより、スタック内に設けられた全ての奇数番目の金属板と、全ての偶数番目の金属板とが、互いに電気的に接続される。偶数番目に位置する金属板が第１接続線に接続され、奇数番目に位置する金属板が第２接続線に接続されているので、隣接する金属板は異なる電位を有しており、対となって板状キャパシタの電極を構成する。したがって、金属板の表面がキャパシタの表面を構成している。また、他の実施形態では、金属板が、互いに平行に配置された細片状の配線として形成されていることにより、電極を構成している。
容量構造の他の実施形態としては、Aparicio, R. and Hajimiri, A.,“Capacity Limits and Matching Properties of Integrated Capacitors“, IEEE Journal of Solid-State Circuits, Vol. 37, No. 3, 2002, pp. 384-393が知られている（当該文献の図５〜図１０の斜視図）。
さらに、誘電率の低い材料（例えば、ＳｉＬＫ（誘電率２．６５の有機材料）、ブラックダイアモンド、Ｃｏｒａｌ（いずれも炭素をドープした誘電率３未満の酸化物）、または、これらの誘電体の多孔体）を含んだ誘電体領域が形成されている新しい種類のチップでは、上記受動素子に対して機械的な力が作用する際に、これらの誘電体材料の硬度が低いことから破損が起こることを防止するために、機械的な補強を施す必要がある。
したがって、受動素子だけでなく機械的支持構造も必要とする素子は、比較的大きいスペースを必要とする。さらに言えば、この機械的支持構造は、素子の完成後（特に、ハウジングへの素子のボンディングおよび実装後）はもはや必要とされないものである。
したがって、本発明の目的は、比較的低コストで省スペース化を実現でき、機械的な力の作用に対する強度の強い集積受動電子素子を備えた電子素子、およびその製造方法を提示することにある。
この目的を達成するために、特許請求項１の特徴を有する電子素子と、特許請求項１８に記載の工程を有する方法とを用いる。
本発明の電子素子には、第１絶縁層が備えられており、その上には上段金属層が形成されている。上段金属層は、特に、導電性のボンディングパッド層として形成されている。この層には、例えばアルミニウム線または金線がボンディングされており、これによって電子素子またはチップのコンタクト領域と、電子素子が実装されているハウジングのコンタクト配線とが電気的に接続されている。第１絶縁層には集積された導電性構造が設けられている。この導電性構造は、（特に上段金属層をボンディングし、および／または、当該電子素子を実装している間の）機械的な力の作用に対して、第１絶縁層を機械的に安定させる。さらに、この導電性構造は、受動電子素子として形成されている。
これにより、必要とするスペースが比較的小さく、比較的低コストで実現可能な電子素子を形成できる。電子素子の中の導電性構造は、一方では、この素子への機械的な力の作用に対する（特に第１絶縁層を支持する）機械的支持構造として機能し、他方では、電子素子の受動素子として機能する。この単一の構造が２つの機能を有していることにより、機械的支持構造（機械的安定構造）と受動素子構造との製造を別々に行う必要がないので、製造工程数を減らすことができ、その結果、製造コストを削減できる。
第１絶縁層は、誘電率４未満の材料からなる誘電体層として形成することが好ましい。そのような誘電体層としては、例えば、誘電率２．６５のＳｉＬＫ（有機材料）が挙げられる。他の材料としては、例えば、炭素をドープした酸化物であって誘電率が３未満である、Ｃｏｒａｌまたはブラックダイアモンドが挙げられる。これらの材料は弾性率が小さく、硬度が低いので、比較的小さな機械的な力によっても破損してしまう。したがってこの場合には、機械的安定化手段としての、集積された導電性構造を用いることが特に有効である。また、第１絶縁層を、個々の層の誘電率が部分的に４よりも高い多層システムとして形成してもよい。この場合、多層システムの平均誘電率を４未満（特に３未満）にすることが重要である。
また、導電性構造は、上段金属層のボンディング領域のほぼ真下に配置することが好ましい。ここでボンディング領域とは、基本的には、ハウジングのコンタクト配線との電気的接触を行うために電気的接続部（特にコンタクト線）を備えた、上段金属層のボンディング領域のことを指す。このボンディング領域は、多様な手法で実現できる。導電性構造をこのボンディング領域の真下に配置することにより、機械的安定性を最適化できる。この導電性構造の、上段金属層に対して平行な面の面積が、ボンディング領域の面積と少なくとも等しいことが、特に好ましい。上記のようにすれば、ボンディング領域のどの部分にボンディングまたは機械的な力が作用しようとも、第１絶縁層または電子素子全体を、機械的損傷または破壊から保護できる。
また、この導電性構造を、その上面および下面が第１絶縁層の上面および下面とほぼ一致するように第１絶縁層内に配置することが、特に効果的である。したがって、導電性構造の表面領域が第１絶縁層の上面および下面の一部を構成するように、導電性構造を第１絶縁層の中に形成する。この場合、導電性構造は、第１絶縁層中において、垂直方向に最大限の広がりをもつように形成される（第１絶縁層と導電性構造とは、垂直方向においてほぼ同じ大きさとなる）。このようにすれば、ボンディング領域の下の第１絶縁層に、導電性構造によって補強されない領域が存在せず、機械的安定性の劣る領域または「より柔らかい」領域が存在しないので、機械的安定性をさらに強化できる。
また、この導電性構造が、バイアホールと、他の金属配線面に形成された金属細片（特にコンタクト金属細片）とを介して印加電圧源に接続されており、バイアホールと、金属配線面に形成された他の金属細片とを介して接地電位に接続されている構成とすれば、さらに効果的である。また、これら２つのコンタクト片は、第１絶縁層よりも機械的安定性の高い第２絶縁層に形成されていてもよい。第２絶縁層の材料は、弾性率が１５ギガパスカルよりも高く、特に２０ギガパスカルよりも高く、硬度が４よりも大きいことが好ましい。また、コンタクト片のうちの１つだけが第２絶縁層に形成されていてもよいし、第２絶縁層には全く形成されなくてもよい。このことは、導電性構造の配置と、これに伴うコンタクト金属細片の配置とに応じて決まる。導電性構造を印加電圧源にコンタクト接続できる少なくとも１つの金属細片を、機械的安定性の高い材料からなる第２絶縁層に形成することにより、（特に上段金属層のボンディング領域への）機械的な力の作用に対する電子素子の安定性が、さらに向上する。第２絶縁層として、酸化物層、または、ＦＳＧ（フルオロケイ酸塩ガラス）誘電体からなる層を形成してもよい。
また、上段金属層と導電性構造との間に導電性の遮蔽層を形成することが、特に効果的である。この導電性の遮蔽層は、上段金属層と導電性構造との双方から絶縁されている。また、この遮蔽層を、（好ましくは接地電位に接続されている）金属層とするのも効果的である。これにより、上段金属層に供給される信号は、その下に位置する導電性構造には供給されず、導電性構造または受動素子に供給される信号は、上段金属層には供給されない。
また、遮蔽層を、上段金属層と第１絶縁層との間に配置されている第３絶縁層の中に形成することが効果的である。第３絶縁層を酸化物層とすれば、第１絶縁層をさらに機械的に補強できる。この遮蔽層を、切れ目のない板状に形成してもよいし、格子状に形成してもよい。
導電性構造と向かい合う遮蔽層の領域の面積が、遮蔽層と向かい合う導電性構造の領域の面積と少なくとも等しくなるように、遮蔽層を効果的に形成すれば、電気的遮蔽を特に効果的に実現できる。遮蔽層を平面図において見た場合に遮蔽層の上記領域の輪郭が導電性構造の上記領域の輪郭を覆うように、遮蔽層が導電性構造の上に形成されていることが好ましい。
また、導電性構造を容量構造および／またはインダクタンス構造として形成することが、特に効果的である。この場合、導電性構造は、完全にキャパシタとして形成されていてもよいし、完全にインダクタとして形成されていてもよい。また、導電性構造は、複数の部分構造を備えていてもよく、この場合は、部分構造の１つをキャパシタとして、他の１つをインダクタとして、第１絶縁層の中に配置する。
また、導電性構造の少なくとも１つの部分構造が、少なくとも２つの金属配線面上に延びる容量構造として形成されており、各金属配線面に、互いに平行かつ互いから電気的に絶縁された状態で配置された金属細片が形成されていることが好ましい。第１金属配線面のこれらの金属細片は、第２金属配線面の金属細片とほぼ重なり合い、バイアホールによって垂直方向に互いに電気的に接続されている。
また、導電性構造の少なくとも１つの部分構造が、インダクタンス構造として形成されているとともに少なくとも１つの金属配線面を有し、この金属配線面に螺旋状の金属配線が形成されていることも効果的である。
また、上段金属層は、第２絶縁層のコンタクトホールを介して、その下に位置する、特に第３絶縁層の中に形成された導電性領域にコンタクト接続されていてもよい。このコンタクトホールは、上段金属層のボンディング領域外の領域に配置されており、導電性領域と同様に、導電性構造に対して水平方向にずれて配置されていることが好ましい。
また、例えば、本発明の電子素子を集積回路中の基板上に配置することが好ましい。
本発明の電子素子の製造方法では、第１絶縁層に、少なくとも１つの受動電子素子として、および、機械的な力の作用に対して第１絶縁層を支持するための機械的安定手段として、導電性構造を形成する。この第１絶縁層の上に、特に導電性ボンディングパッド層として上段金属層を形成する。この導電性ボンディングパッド層は、特に電子素子のボンディングまたは実装を行う間に、機械的な力の作用を受ける。
このようにすれば、電子素子用の２つの機能を有する構造を、容易にかつ低コストで製造できるので、電子素子の省スペース化および低コスト化を実現できる。
また、例えば、誘電率４未満（特に３未満）の材料から第１絶縁層を形成することが効果的である。これにより、特に、機械的な力の作用に対して不安定かつ比較的感度の高い材料を用いる場合の機械的安定性が、著しく向上する。
また、電子素子を特にボンディング領域の下の領域に実装またはボンディングすると、強い機械的な力が作用し、破損や破壊が生じる恐れがあるため、導電性構造を上段金属層のボンディング領域の下に形成することが特に効果的である。
本発明の他の効果的な実施形態については、従属請求項に記載する。
以下、図面に基づいて実施形態の一例について詳述する。
図１は、本発明にかかる電子素子を示す断面図である。
図２は、本発明にかかる電子素子の導電性構造の一例である第１の実施形態を示す斜視図である。
図３は、本発明にかかる電子素子の導電性構造の一例である第２の実施形態を示す平面図である。
図４は、図３の導電性構造の一部を示す斜視図である。
図面では、同一の部材または機能の同じ部材には、同じ参照符号を付けている。
電子素子ＥＢ（図１）は第１絶縁層１を備えており、この第１絶縁層１は、本実施形態では誘電率の低い材料から形成されている。この第１絶縁層１の中には、集積された導電性構造２が設けられている。導電性構造２は、容量構造として形成されており、金属細片Ｍ１１〜Ｍ３３から構成されている。金属細片Ｍ１１〜Ｍ３３は、ｚ方向に沿って互いに平行に延びている。金属細片Ｍ１１〜Ｍ１３と、金属細片Ｍ２１〜Ｍ２３と、金属細片Ｍ３１〜３３とは、それぞれ金属配線面に形成されている。金属細片Ｍ１１と、Ｍ２１と、Ｍ３１とは、互いに重なり合うように配置されており、バイアホールＶによって互いに電気的に接続されている。このことは、同様に、金属細片Ｍ１２、Ｍ２２、Ｍ３２と、Ｍ１３、Ｍ２３、Ｍ３３とにも当てはまる。金属細片Ｍ１１、Ｍ２１、Ｍ３１と、Ｍ１３、Ｍ２３、Ｍ３３とは、印加電圧源（直流電圧または交流電圧）に接続されている。金属細片Ｍ１２、Ｍ２２、Ｍ３２は、接地電位に接続されている。容量構造は、金属細片Ｍ１１、Ｍ１２、Ｍ１３の端部が第１絶縁層１の下面となるように、第１絶縁層１の中に配置されている。同様に、金属片Ｍ３１、Ｍ３２、Ｍ３３は、その表面がｘ-ｚ平面において第１絶縁層１の上面となり、各金属片の高さがほぼ等しくなるように、第１絶縁層１に埋設されている。また、第１絶縁層１に隣接して、他の絶縁層４ｂが配置されている。この絶縁層４ｂは、第１絶縁層１よりも機械的安定性の高い材料から形成されている。この絶縁層４ｂには、素子（例えばトランジスタ）が形成されている。また、絶縁層４ｂは、基板（図示せず）の上に形成されている。
容量構造である構造２は、本実施形態に示した以外にも、様々な構造に形成できる。例えば、上記構造を、Aparicio, R. and Hajimiri, A.,“Capacity Limits and Matching Properties of Integrated Capacitors“, IEEE Journal of Solid-State Circuits, Vol. 37, No. 3, 2002, pp. 384-393に言及されているように形成してもよい（当該文献の図５〜図１０の斜視図）。また、容量構造２を、半導体素子の、格子構造として実現してもよいし、ＭＯＳ構造として実現してもよい。
この構造２の上に、第３絶縁層４ａの中に配置された導電性遮蔽層３が、金属層として形成されている。板状の遮蔽層３は、構造２全体が遮断層３の下に位置するように、第３絶縁層４ａの中に配置されている。本実施形態では、第３絶縁層４ａは酸化物層として埋設されている。第３絶縁層４ａの上には、上段金属層５がボンディングパッド層として形成されている。このボンディングパッド層５は、第３絶縁層４ａの中に形成されたコンタクトホール６を介して、導電性領域７に接続されている。コンタクトホール６と導電性領域７とは、いずれもボンディングパッド層５のボンディング領域ＢＢの外に配置されている。ハウジングに電子素子ＥＢをボンディングおよび／または実装する際に生じる力の作用に対して、第１絶縁層１を最適に機械的に補強または安定化するために、構造２は、ボンディング領域ＢＢのほぼ下に配置されている。このボンディング領域ＢＢは、ボンディングパッド層５の上に形成された層１０および／または酸化物層８および窒化物層９を除去すること（例えば、露光またはエッチング）によって形成する。本実施形態では、層１０は、ＰＳＰＩ層（感光性ポリアミド層）として形成されている。
遮蔽層３は接地電位に接続されているので、ボンディングパッド層５に与えられた信号の、構造２へのカップリングと、構造２に与えられた信号のボンディングパッド層５へのカップリングとを防止できる。
図示した実施形態（図１）において遮蔽層３を形成しない場合、導電性領域７を、金属細片Ｍ３１〜Ｍ３３が配置されている金属配線面に形成してもよい。
図２は、容量構造２の斜視図を示している。ここで、金属細片Ｍ１１、Ｍ２１、Ｍ３１と、金属細片Ｍ１２、Ｍ２２、Ｍ３２と、金属細片Ｍ１３、Ｍ２３、Ｍ３３とは、ｙ方向から見て、それぞれ単一のバイアホールＶを介してコンタクト接続されている。金属細片Ｍ１２、Ｍ２２、Ｍ３２の接地電位への電気的接続、および、金属細片Ｍ１１、Ｍ２１、Ｍ３１と、金属細片Ｍ１３、Ｍ２３、Ｍ３３との、印加電圧源への電気的接続は、バイアホール（図示せず）および金属細片ＫＭ（図示せず）を介して行われる。いずれの場合も、少なくとも金属細片ＫＭを、第１絶縁層１（図１）よりも高い機械的安定性を有する第２絶縁層（図示せず）の中に形成してもよい。第２絶縁層は、図１に示した第３絶縁層４と同一であってもよい。第２絶縁層の材料の機械的安定性は、第１絶縁層１の材料の機械的安定性よりも高い。第２絶縁層を、例えば、酸化物層として、または、ＦＳＧ誘電体からなる層として製造してもよい。また、コンタクト片ＫＭのうち、１つだけが第２絶縁層の中に形成されていてもよい。また、第１絶縁層１の中にコンタクト金属細片ＫＭを形成してもよい。
図３は、本発明にかかる電子素子の導電性構造２の他の実施形態を示す（負のｙ方向から見た）平面図である。本実施形態では、導電性構造２は、インダクタンス構造として形成されている。長方形の形をした螺旋状の金属配線ＭＢ４が、単一の金属配線面に形成されている。金属配線ＭＢ４は、第１絶縁層１（図３には示さず）の中に集積されている。螺旋状の金属配線ＭＢ４からなるこのインダクタンス構造を、複数の金属配線面に形成してもよい。ここでも、図１および図２に示した容量構造の実施形態に見られるのと同様の、本発明の基本的な点を、とりわけ金属配線ＭＢ４の全体が第１絶縁層１の中にあるという点に見ることができる。金属配線ＭＢ４は、螺旋の内側端部において、印加電圧源が接続されるコンタクト金属細片ＫＭに、バイアホールＶによってコンタクト接続されている。コンタクト金属細片ＫＭは、（図１、図２、および、図４のｙ方向から見て）金属配線ＭＢ４が形成されている金属配線面より高い位置にある金属配線面に形成されており、第２絶縁層に形成されている。より高い位置にある金属配線面とは、ここでは、容量構造および／またはインダクタンス構造である導電性構造２が形成されている金属配線面よりもさらに、本発明の電子素子ＥＢが配置された集積回路の基板から同じ方向に離れているような金属配線面のことである。この実施形態でも、第２絶縁層は、図１に示した第３絶縁層４ａと同一であってもよい。
螺旋状金属配線ＭＢ４の外側の第２端部は、同様に、バイアホール（図示せず）と他のコンタクト金属細片ＫＭ（図示せず）とによって、接地電位に電気的に接続されている。他の金属細片ＫＭを、第１絶縁層１（図１）、第２絶縁層、または、存在する場合のある（正のｙ方向から見て）より高い絶縁層に配置してもよい。
本発明にとって、平面図（図３）に示した導電性構造２の平面構造は、あまり重要ではない。したがって、図３の螺旋状の金属配線を、例えば正方形に形成してもよい。同様に、図２の容量構造は、負のｙ方向から見た平面図では、例えば長方形または正方形の輪郭を有している。第１金属層５のボンディング領域ＢＢを導電性構造の輪郭で囲まれた領域の上に重ねたとした場合に、このボンディング領域ＢＢが導電性構造の輪郭で囲まれた領域に完全に含まれるように、導電性構造の平面構造（特に輪郭と、輪郭によって決まる大きさ）を決定することが、特に効果的である。
図４は、図３に示した領域Ｉを示す斜視断面図である。図４では、第１絶縁層１の中に、インダクタンス構造として形成された導電性構造２が集積されており、この構造は、４つの金属配線面に形成されている。各金属配線面には、バイアホールＶを介して互いに電気的にコンタクト接続されている金属配線ＭＢ１〜ＭＢ４のうちの１つが形成されている。これらのバイアホールは、垂直な柱として形成されていてもよいし、金属配線ＭＢ１〜ＭＢ４に対して平行に延びる束として形成されていてもよい。また、いわゆる階層配線技術に基づき、金属配線ＭＢ１〜ＭＢ４と基板Ｓとの（正のｙ方向における）間隔を広げて、金属配線ＭＢ１〜ＭＢ４の（ｘ−ｙ平面における）断面積を大きくし、（正のｙ方向における）互いとの間隔を広げてもよい。コンタクト金属細片ＫＭが中に配置されている第２絶縁層（図示せず）を、第１絶縁層１の上に接するように形成してもよい。その上には、図１の層３〜１０を配置してもよい。図４から分かるように、金属コイルＭＢ１〜ＭＢ４からなるインダクタンス構造２もまた、金属配線ＭＢ４の表面領域と金属配線ＭＢ１の表面領域とが第１絶縁層１の表面と（ｘ-ｚ平面から見て）一致するように形成されている。第１絶縁層１内の金属配線ＭＢ４の経路を破線で示し、金属配線ＭＢ１〜ＭＢ３の経路の例とする。第１絶縁層１は、絶縁層４ｂに接しており、絶縁層４ｂは基板Ｓの上に形成されている。
図１または図２の実施形態の容量構造に相当する第１部分構造と、図３または図４の実施形態のインダクタンス構造に相当する第２部分構造とを備えるように、導電性構造２を形成してもよい。この場合、この導電性構造によって、機械的安定構造および２つの受動電子素子を実現できる。これらの部分構造を、隣接して配置してもよいし、上下に配置してもよい。
また、導電性構造は多様に実現でき、図示した実施形態に限定されない。したがって、導電性構造を、２つまたは４つよりも多い金属配線面に形成してもよい。同様に、複数の層をそれぞれ含んだ複数の絶縁層を形成してもよい。また、図１および図２の容量構造を金属配線面にのみ形成して、例えば金属細片Ｍ１１、Ｍ１２、および、Ｍ１３のみを形成してもよい。
本発明の電子素子およびその製造方法によれば、絶縁層（特に誘電率の低い材料からなる誘電体層）に単一の導電性構造を適切に形成（成形）・配置することにより、例えば、素子をハウジングにボンディングまたは実装する際の、機械的な力の作用による破損から電子素子ＥＢ（特に導電性構造が形成されている絶縁層）を保護するための、受動素子および機械的支持構造（機械的安定構造）を形成できる。これにより、電子素子ＥＢにおいて基本的に必要のない、ボンディングパッド層の下の領域を、最適に利用できる。したがって、大きさを最小限に抑え、機能の利用を最適化した素子の位相を実現できる。
したがって、本発明において重要なことは、導電性構造が、少なくとも１つの受動電子素子としての機能と、電子素子ＥＢ（特に第１絶縁層）の機械的安定構造としての機能という、２つの機能を有することである。
本発明にかかる電子素子を示す断面図である。 本発明にかかる電子素子の導電性構造の一例である第１の実施形態を示す斜視図である。 本発明にかかる電子素子の導電性構造の一例である第２の実施形態を示す平面図である。 図３の導電性構造の一部を示す斜視図である。

Claims (28)

  1. 第１絶縁層（１）と、
    上記第１絶縁層（１）の上に形成された上段金属層（５）（特に、導電性のボンディングパッド層）と、
    上記第１絶縁層（１）に集積されており、特に上段金属層（５）をボンディングする際および／または電子素子（ＥＢ）を実装する際の機械的な力の作用に対して第１絶縁層（１）を機械的に安定させる、受動電子素子として形成されている導電性構造（２）とを備えた電子素子。
  2. 上記第１絶縁層（１）が、誘電率４未満（特に３未満）の材料から形成されていることを特徴とする、請求項１に記載の電子素子。
  3. 上記上段金属層（１）がボンディング領域（ＢＢ）を備え、このボンディング領域（ＢＢ）のほぼ真下に、上記導電性構造（２）が配置されていることを特徴とする、請求項１または２に記載の電子素子。
  4. 上記導電性構造（２）の、上段金属層（５）に対して平行な面の面積が、少なくともボンディング領域（ＢＢ）の面積と等しいことを特徴とする、請求項３に記載の電子素子。
  5. 上記導電性構造（２）が、バイアホール（Ｖ）と電気コンタクト片（ＫＭ）（特にコンタクト金属細片）とを介して、印加電圧源と接地電位とに接続されることを特徴とする、請求項１〜４のいずれか１項に記載の電子素子。
  6. 少なくとも１つの導電性遮蔽層（３）が、上段金属層（５）と導電性構造（２）との間に、それらから電気的に絶縁された状態で形成されていることを特徴とする、請求項１〜５のいずれか１項に記載の電子素子。
  7. 上記遮蔽層（３）が第２金属層であり、この遮蔽層（３）が接地電位に接続されていることを特徴とする、請求項６に記載の電子素子。
  8. 上記遮蔽層（３）が第３絶縁層（４ａ）の中に形成されており、上記第３絶縁層（４ａ）が、第１絶縁層（１）と上段金属層（５）との間に配置されていることを特徴とする、請求項６または７に記載の電子素子。
  9. 上記遮蔽層（３）が、切れ目のない板または格子構造として形成されていることを特徴とする、請求項６〜８のいずれか１項に記載の電子素子。
  10. 導電性構造（２）と向かい合う遮蔽層（３）の領域が、遮蔽層（３）と向かい合う導電性構造（２）の領域と少なくとも等しい面積を有し、これらの領域を上下に重ねたとした場合に、遮蔽層（３）の上記領域が導電性構造（２）の上記領域を完全に含むようになっていることを特徴とする、請求項６〜９のいずれか１項に記載の電子素子。
  11. 上記導電性構造（２）が、容量構造および／またはインダクタンス構造として形成されていることを特徴とする、請求項１〜１０のいずれか１項に記載の電子素子。
  12. 上記導電性構造（２）の少なくとも１つの部分領域が、容量構造として形成されているとともに少なくとも２つの金属配線面を備えており、
    第１金属配線面には、互いに平行に配置されて互いに絶縁されている細片（Ｍ１１、Ｍ１２、Ｍ１３）が形成されており、これらの細片は、第２金属配線面に互いに平行に配置されて互いに絶縁されている細片（Ｍ２１、Ｍ２２、Ｍ２３）と重なり合うように配置されており、
    上記２つの金属配線面において上下に配置された細片（Ｍ１１、Ｍ２１；Ｍ１２、Ｍ２２；Ｍ１３、Ｍ２３）が、バイアホール（Ｖ）を介して電気的に接続されていることを特徴とする、請求項１１に記載の電子素子。
  13. 上記導電性構造（２）の少なくとも１つの部分領域が、インダクタンス構造として形成されているとともに少なくとも１つの金属配線面を備え、この金属配線面には螺旋状の金属配線が形成されていることを特徴とする、請求項１１または１２に記載の電子素子。
  14. 上記上段金属層（５）が、第３絶縁層（４ａ）のコンタクト領域（６）を介して、導電性領域（７）に電気的に接続されており、この導電性領域（７）が、特に第２または第３絶縁層（４）の中に配置されていることを特徴とする、請求項８に記載の電子素子。
  15. 上記コンタクト領域（６）および第２導電性領域（７）が、導電性構造（２）と上段金属層（５）のボンディング領域（ＢＢ）とに対して水平方向にずれて配置されていることを特徴とする、請求項１４に記載の電子素子。
  16. 上記導電性構造（２）は、その上面および下面が第１絶縁層（１）の上面および下面と一致するように形成されており、第１導電性構造（２）の表面領域が、第１絶縁層（１）の上面および下面の一部を形成していることを特徴とする、請求項１〜１６のいずれか１項に記載の電子素子。
  17. 基板と、請求項１〜１６のいずれか１項または複数項に記載の電子素子（ＥＢ）とを備え、この電子素子（ＥＢ）が上記基板上に形成されている集積回路。
  18. 第１絶縁層を形成する工程と、
    上記第１絶縁層（１）の上に、上段金属層（５）（特に、導電性のボンディングパッド層）を形成する工程と、
    上記第１絶縁層（１）の中に、導電性構造（２）を、上段金属層（５）から電気的に絶縁された状態で、受動電子素子および機械的安定構造として形成する工程と、を有する電子素子の製造方法。
  19. 上記第１絶縁層（１）が、誘電率４未満（特に３未満）の材料から形成されることを特徴とする、請求項１８に記載の方法。
  20. 上記導電性構造（２）が、上段金属層（５）のボンディング領域のほぼ下に形成され、上記導電性構造（２）の、上段金属層（５）に対して平行な面が、ボンディング領域（ＢＢ）と少なくとも等しい大きさに形成されることを特徴とする、請求項１８または１９に記載の方法。
  21. 上記導電性構造（２）が、バイアホールおよびコンタクト片（ＫＭ）（特に、コンタクト金属細片）を介して、印加電圧源と接地電位とに接続されることを特徴とする、請求項１８〜２０のいずれか１項に記載の方法。
  22. 上記上段金属層（５）と導電性構造（２）との間に、導電性遮蔽層（３）が、上段金属層（５）と導電性構造（２）とから電気的に絶縁された状態で、特に第１絶縁層（１）の上に形成された第３絶縁層（４ａ）の中に形成されることを特徴とする、請求項１８〜２１のいずれか１項に記載の方法。
  23. 上記導電性遮蔽層（３）が、板または格子構造として形成され、接地電位に接続されることを特徴とする、請求項２２に記載の方法。
  24. 上記導電性遮蔽層（３）の水平方向における広がりが、導電性構造（２）の水平方向における広がりと少なくとも等しい大きさとなり、導電性遮蔽層（３）の上記広がりが導電性構造（２）の上記広がりを完全に覆うように、上記導電性遮蔽層（３）が形成されることを特徴とする、請求項２２または２３に記載の方法。
  25. 上記導電性構造（２）が、容量構造および／またはインダクタンス構造として形成されることを特徴とする、請求項１８〜２４のいずれか１項に記載の方法。
  26. 上記導電性構造（２）の少なくとも１つの部分領域が、容量構造として形成され、
    第１金属配線面と第２金属配線面とに、互いに電気的に絶縁された状態で互いに平行となるように導電性細片（Ｍ１１、Ｍ１２、Ｍ１３；Ｍ２１、Ｍ２２、Ｍ２３）がそれぞれ形成され、
    上記第１金属配線面と第２金属配線面とに形成された導電性細片（Ｍ１１、Ｍ１２、Ｍ１３；Ｍ２１、Ｍ２２、Ｍ２３）が、ほぼ重なり合うように配置され、バイアホール（Ｖ）を介して電気的に接続され、水平方向に隣接する細片（Ｍ１１、Ｍ１２、Ｍ１３；Ｍ２１、Ｍ２２、Ｍ２３）が、第１電位と第２電位とに交互に接続されることを特徴とする、請求項２５に記載の方法。
  27. 上記導電性構造（２）の少なくとも１つの部分領域が、インダクタンス構造として形成され、少なくとも１つの金属配線面に螺旋状の金属配線が形成されることを特徴とする、請求項２５または２６に記載の方法。
  28. 基板を形成し、上記基板の上に、請求項１８〜２７のいずれか１項または複数項に記載の電子素子を形成する集積回路の製造方法。
JP2004547382A 2002-10-22 2003-09-09 集積受動電子素子を備えた電子素子およびその製造方法 Expired - Fee Related JP4391419B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10249192A DE10249192A1 (de) 2002-10-22 2002-10-22 Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
PCT/DE2003/002987 WO2004040646A1 (de) 2002-10-22 2003-09-09 Elektronisches bauelement mit integriertem passiven elektronischen bauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2006504274A true JP2006504274A (ja) 2006-02-02
JP4391419B2 JP4391419B2 (ja) 2009-12-24

Family

ID=32102859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004547382A Expired - Fee Related JP4391419B2 (ja) 2002-10-22 2003-09-09 集積受動電子素子を備えた電子素子およびその製造方法

Country Status (8)

Country Link
US (1) US7193263B2 (ja)
EP (1) EP1556899B1 (ja)
JP (1) JP4391419B2 (ja)
KR (1) KR100815655B1 (ja)
CN (1) CN100459112C (ja)
DE (1) DE10249192A1 (ja)
TW (1) TWI241635B (ja)
WO (1) WO2004040646A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059867A (ja) * 2005-07-26 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2008047718A (ja) * 2006-08-17 2008-02-28 Nec Corp 半導体装置
JP2011199225A (ja) * 2010-03-24 2011-10-06 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8334759B2 (en) 2008-01-29 2012-12-18 Renesas Electronics Corporation Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761880B2 (ja) 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
DE102005045059B4 (de) 2005-09-21 2011-05-19 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung
DE102005045056B4 (de) 2005-09-21 2007-06-21 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator
KR100829789B1 (ko) * 2006-11-29 2008-05-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
JP5643580B2 (ja) 2009-11-27 2014-12-17 株式会社東芝 血流動態解析装置、血流動態解析プログラム、流体解析装置及び流体解析プログラム
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
CN113066799B (zh) * 2021-03-16 2022-08-19 泉芯集成电路制造(济南)有限公司 半导体器件及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH06313024A (ja) * 1993-03-04 1994-11-08 Daicel Chem Ind Ltd 水系ポリウレタン樹脂及びその製造方法
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
KR0135555Y1 (ko) * 1995-12-05 1999-03-20 전성원 주차 브레이크 장치
SE511425C2 (sv) * 1996-12-19 1999-09-27 Ericsson Telefon Ab L M Packningsanordning för integrerade kretsar
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US6278147B1 (en) * 2000-01-18 2001-08-21 International Business Machines Corporation On-chip decoupling capacitor with bottom hardmask
US6486557B1 (en) * 2000-02-29 2002-11-26 International Business Machines Corporation Hybrid dielectric structure for improving the stiffness of back end of the line structures
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6362012B1 (en) * 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US7038294B2 (en) * 2001-03-29 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Planar spiral inductor structure with patterned microelectronic structure integral thereto

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059867A (ja) * 2005-07-26 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2008047718A (ja) * 2006-08-17 2008-02-28 Nec Corp 半導体装置
US8334759B2 (en) 2008-01-29 2012-12-18 Renesas Electronics Corporation Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus
US8729651B2 (en) 2008-01-29 2014-05-20 Renesas Electronics Corporation Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus
US9105501B2 (en) 2008-01-29 2015-08-11 Renesas Electronics Corporation Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus
JP2011199225A (ja) * 2010-03-24 2011-10-06 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9042117B2 (en) 2010-03-24 2015-05-26 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
JP4391419B2 (ja) 2009-12-24
TWI241635B (en) 2005-10-11
EP1556899A1 (de) 2005-07-27
TW200421449A (en) 2004-10-16
KR20050071600A (ko) 2005-07-07
CN100459112C (zh) 2009-02-04
KR100815655B1 (ko) 2008-03-20
WO2004040646A1 (de) 2004-05-13
CN1689156A (zh) 2005-10-26
EP1556899B1 (de) 2015-08-12
US20050199934A1 (en) 2005-09-15
US7193263B2 (en) 2007-03-20
DE10249192A1 (de) 2004-05-13

Similar Documents

Publication Publication Date Title
JP4391419B2 (ja) 集積受動電子素子を備えた電子素子およびその製造方法
US7355836B2 (en) Array capacitor for decoupling multiple voltage rails
US20070102745A1 (en) Capacitor structure
US7795615B2 (en) Capacitor integrated in a structure surrounding a die
KR100876881B1 (ko) 반도체 소자의 패드부
TWI321842B (en) Capacitor structure for integrated circuit
KR20100076502A (ko) 반도체 장치 및 그를 포함하는 반도체 패키지
US20170154849A1 (en) Semiconductor device comprising power elements in juxtaposition order
JP4116443B2 (ja) キャパシタを備える集積回路パッケージ
JP2021048204A (ja) 半導体装置及びその製造方法
US6452250B1 (en) Stacked integrated circuit and capacitor structure containing via structures
US20030160322A1 (en) Monolithic microwave integrated circuit package having thermal via
US20070267659A1 (en) Chip-type electronic component including thin-film circuit elements
US20080273286A1 (en) Guard ring device receiving different voltages for forming decoupling capacitor and semiconductor device having the same
US7341875B2 (en) Semiconductor memory device with a capacitor formed therein and a method for forming the same
KR20080045278A (ko) 커패시터 구조
US7368825B2 (en) Power semiconductor device
US7196409B2 (en) Semiconductor device, semiconductor body and method of manufacturing thereof
US6653655B2 (en) Integrated semiconductor device including high-voltage interconnections passing through low-voltage regions
US6977805B2 (en) Capacitor element, semiconductor integrated circuit and method of manufacturing those
JPS605055B2 (ja) 半導体装置
KR100734144B1 (ko) Ｍｉｍ 커패시터 형성 방법
TWI284420B (en) Semiconductor chip with partially embedded decoupling capacitors
JP2004119489A (ja) 半導体装置
JP2006114533A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees