JP2006503399A - 非振動カンチレバーを用いた分子メモリ集積回路 - Google Patents

Abstract

本発明によるメモリ装置は、1つまたは複数のプラットフォームを移動させることのできる1組のアクチュエータを含む分子メモリ集積回路を含んでよい。一態様では、プラットフォームは、メモリ装置、または少なくとも1つのカンチレバー先端部を有するカンチレバー・システムを備える分子アレイ読取り／書込みエンジン（MARE）を含んでよい。メモリ装置を含む第1のプラットフォームを、MAREを有する第2のプラットフォームに近づけると、アクチュエータはカンチレバー先端部をメモリ装置上の特定の位置に位置させることができる。カンチレバーの先端部は、メモリ装置の状態の読取
りまたはメモリ装置の状態の変更を含むいくつかの機能をメモリ装置に対して実行することができる。この説明は、本発明の完全な説明でも、本発明の範囲を制限するものでもない。

Description

著作権に関する注意
本特許文書の開示の一部は、著作権保護に従う内容を含んでいる。著作権所有者は、特許文書または特許開示のファックスによるコピーが、特許庁の特許ファイルまたは記録に現れる場合、それに対して異議を唱えないが、他の点ではあらゆる著作権を保有するものとする。

優先権の主張
本出願は、以下の米国仮特許出願に対する優先権を主張する。

2002年10月15日に出願された「Molecular Memory Integrated Circuit Utilizing Non-Vibrating Cantilevers」、Attorney Docket No. LAZE-01011US0という名称の米国仮特許出願第60/418,616号。

2002年10月15日に出願された「Molecular Memory Integrated Circuit」、Attorney Docket No. LAZE-01016US0という名称の米国仮特許出願第60/418,618号。

関連特許出願の相互参照
本出願は以下の同時係属中の出願のすべてを参照として組み入れる。

本出願と同時に出願された「Atomic Probes and Media for high Density Data Storage」、Attorney Docket No. LAZE-01014US1という名称の米国特許出願第＿＿＿号。

本出願と同時に出願された「Fault Tolerant Micro-Electro Mechanical Actuators」、Attorney Docket No. LAZE-01015US1という名称の米国特許出願第＿＿＿号。

本出願と同時に出願された「Phase Change Media for High Density Data Storage」、Attorney Docket No. LAZE-01019US1という名称の米国特許出願第＿＿＿号。

2002年10月15日に出願された「Atomic Probes and Media for High Density Data Storage」、Attorney Docket No. LAZE-01014US0という名称の米国仮特許出願第60/418,923号。

2002年10月15日に出願された「Fault Tolerant Micro-Electro Mechanical Actuators」、Attorney Docket No. LAZE-01015US0という名称の米国仮特許出願第60/418,612号。

2002年10月15日に出願された「Phase Change Media for High Density Data Storage」、Attorney Docket No. LAZE-01019US0という名称の米国仮特許出願第60/418,619号。

発明の背景
発明の分野
本発明は、データ記憶装置上のメモリに関し、特に分子メモリ集積回路に関する。特に、本発明は、マイクロエレクトロマシン・システム（MEMS）に用いられる分子メモリ集積回路に関する。

関連技術の説明
現世代のコンピュータ・システムは、システム基板上に組み立てられるかまたはシステム基板に接続された別々に製造された集積回路および構成要素を使用する。非揮発性データ記憶装置は、その性能がコンピュータ・システムにおいて最も重要である構成要素の1つである。現在のシステムは、揮発性メモリやマイクロプロセッサのような他のシステム構成要素の性能に適合しないデータ記憶技術の影響を受ける。次世代システムでは、データ記憶装置の性能を向上させる必要がある。

今日使用されているほとんどすべてのパーソナル・コンピュータおよびサーバは、頻繁にアクセスされるデータを永久的に記憶する1つまたは複数のハード・ディスク・ドライブを含んでいる。あらゆるメインフレームおよびスーパーコンピュータは数百個のハード・ディスク・ドライブに接続されている。カムコーダからTiVo(登録商標)までの消費者電子製品は、ハード・ディスク・ドライブを使用している。ハード・ディスク・ドライブは、大量のデータを記憶するが、大量の電力を消費し、長いアクセス時間を必要とし、電源投入時に「スピンナップ」時間を必要とする。

FLASHメモリは、より容易にアクセス可能な形態のデータ記憶装置であり、ハード・ディスク・ドライブに固有の遅延時間問題および高電力消費量問題に対するハードウェア解決策である。ハード・ディスク・ドライブと同様に、FLASHメモリは、データを非揮発的に記憶することができるが、1メガバイト当たりコストが、ハード・ディスク・ドライブ上の同等の量の空間の1メガバイト当たりコストよりも大幅に高く、したがって、広く使用されてはいない。

データ記憶装置についての現在の解決策は、現在の技術の要件を満たすことができず、MEMSなどの次世代システムに用いるには不十分であり実際的でない。したがって、データを非揮発的に記憶し、電源投入時に瞬間的にアクセスすることができ、データを受信するためのアクセス時間が比較的短く、消費する電力がハード・ディスク・ドライブによって消費される電力の数分の1であり、比較的安価に製造できる集積回路を有することが望ましい。このような集積回路は、性能を高め、現在のコンピュータ・システムにおける電源投入の待ち時間を無くし、コスト要件および電池要件を増大させることなく携帯電子機器のメモリ容量を増やし、MEMSなどの次世代システム用のメモリ記憶装置を実現する。

発明の概要
分子メモリ集積回路は、プラットフォームを移動させることのできる1組のアクチュエータを含む。本発明による一態様は複数のアクチュエータおよびプラットフォームを含む。プラットフォームは、メモリ装置、またはカンチレバー先端部を含むカンチレバー・システムを有する分子アレイ読取り／書込みエンジン（MARE）を含んでよい。メモリ装置を含む第1のプラットフォームを、MAREを有する第2のプラットフォームに近づけると、アクチュエータはカンチレバー先端部をメモリ装置上の特定の位置に位置させることができる。カンチレバーの先端部は、メモリ装置の状態の読取りまたはメモリ装置の状態の変更を含むいくつかの機能をメモリ装置に対して実行することができる。

本発明について、添付の図面によって詳しく説明する。

図面の詳細な説明
図1を参照すると、ダイ100は、16個のセル118と、多数の相互接続ノード102および多数の配線104とを含む装置である。各セル118は、4つのアクチュエータ106、4つのプル・ロッド110、プラットフォーム108、および16個のカンチレバー112を含んでいる。相互接続ノード102は、少なくとも1つのセル118に結合された配線104に結合することができる。配線104は、個々のセル118上の様々な構造にも接続されている。たとえば、配線104はプラットフォーム108に接続されている。他の配線104はカンチレバー112に接続されている。他の接続はアクチュエータ106に接続されている。しかし、アクチュエータ106はプル・ロッド110にも接続されている。プル・ロッド110はプラットフォーム108にも接続されている。

配線104は、任意の数の導電材料で作ることができる。たとえば、配線104はアルミニウムまたは銅で作ることができる。しかし後述のように、配線104に選択される材料は、アクチュエータ106のアーム用に選択される材料よりも高い膨張係数を有するべきである。

相互接続ノード102は、ダイ100の外側の入力源からダイ100にアクセスするのを可能にし、配線104は、外部入力源が個々のセル118およびそのようなセル118上に含まれる構成要素と通信するための経路を形成する。たとえば、センス信号および制御信号は、アクチュエータ106に渡されかつアクチュエータ106から読み取られ、アクチュエータ106の、中立状態からの相対的な位置が判定される。様々な信号をカンチレバー112に送信して、カンチレバー112の位置を判定し、かつ／またはカンチレバー112にメモリ装置に対してデータの読取りおよび／または書込みを指示することができる。さらに、ダイ100上に含まれていない装置により、相互接続ノード102および配線104を通過させた信号によって、プラットフォーム108の位置を検出することもできる。必要に応じて、ダイ100の設計、ダイ100を組み込んだシステムの設計、および他の設計目標によって、他の多数の信号を相互接続ノード102および配線104を通過させ、かつ読取りを行うことができる。

ダイ100上の相互接続ノード102および配線104を通じてプラットフォーム108およびアクチュエータ106の位置を検知するだけでなく、アクチュエータ106に何らかの動作を実行させる制御信号を相互接続ノード102および配線104を通過させることができる。たとえば、特定のアクチュエータ106を作動させ、基準119によって定められるX軸またはY軸に沿った1つのプラットフォーム108のみを移動させる刺激を外部装置によって送信することができる。複数のプラットフォーム108をX軸に沿ったそれぞれの異なる方向、Y軸に沿ったそれぞれの異なる方向、X軸とY軸の両方におけるそれぞれの異なる方向、または基準199によって定められる同じ方向に移動させるのと同時に、1つまたは複数のアクチュエータ106に制御信号を送ることもできる。ダイ100上の16個のセル118すべてを同時に制御することも、個々に制御することもでき、または各セルを多重化することもできる。セル118を多重化する場合、追加的な多重化回路が必要になる。

どの構造でも、装置上の多重化ダイオードまたは装置の外部の多重化ダイオードを用いることによって多重化することができる。さらに、多重化は、伝送ゲートまたは簡単なMOSFETのような他のスイッチング構成要素を用いることによって行うことができる。

装置の、複数のセルを同時に非同期的に動作させる能力は、従来の技術に勝る利点である。多重化は、たとえば、メモリの1つのブロック内の様々なメモリ位置で複数の同時アクセスが必要になることがあるサーバ用途において有利である。セル・サイズが典型的なハード・ディスク・ドライブ・サイズの20ギガバイトよりも小さく、通常32メガバイトであることと、これらの小さなブロックのどれにでも他の任意のブロックと同時にアクセスできるため、サーバ用途でハード・ディスク・ドライブを使用する場合と比べて通常、細分性が1000倍向上する。さらに、これらの装置は、アクセス時間がハード・ディスク・ドライブよりも通常10倍速い。これらの装置の典型的なアクセス時間は500μsecである。

複数の小さな記憶セルまたはプラットフォームの他の利点は、媒体プラットフォームおよびヘッド・プラットフォームの物理サイズが（IBMがMillipedeプロジェクトで説明しているような）大形プラットフォーム実現態様と比べて大幅に小さくなることである。小形のプラットフォームは大形のプラットフォームよりも熱膨張率がずっと低い。さらに、小形の媒体プラットフォームとヘッド・プラットフォームの両方に熱酸化物またはガラスを用いることができ、特に、熱膨張係数がガラスの約10倍であるシリコンをプラットフォーム基板として用いる場合と比べて、熱膨張率がさらに低くなるか、または熱不一致問題がさらに軽減される。ガラス型基板を用いた複数の小形プラットフォームによって、本発明は、熱補償（ヒーターまたはクーラー）なしで工業温度範囲で動作することができる。たとえば、データを媒体プラットフォームのトラックに書き込む際、熱膨張によって起こるカンチレバー112とトラックとの位置合わせのずれは、（たとえば）工業温度範囲にわたって20〜25nmのトラック間隔の数分の1になることがある。熱膨張率が低いため、カンチレバー112は、動作温度範囲にわたってすでに書き込まれたトラックに位置合わせされたままである。

さらに、多重セル・アクセス機能は、コンピューティング環境でキャッシュ・メモリとして使用された場合に性能面の利点をもたらす。キャッシュ・メモリは、コンピューティング環境ではメイン・メモリとハード・ディスク・ドライブの集合との間に配置することができる。キャッシュ・メモリは、ハード・ディスク・ドライブ上に記憶されている頻繁にアクセスされる情報を開始することができると共に、ハード・ディスク・ドライブ自体よりもずっと高速に情報をメイン・メモリに転送することができる。キャッシュ・メモリの非揮発性によって、システムは、ハード・ディスク・ドライブを使用するがキャッシュ・メモリを使用しないシステムよりもずっと高速にコンピューティング環境の電源を停止しかつ投入することができ、キャッシュ・メモリは、1ビット当たりコストがFLASHメモリよりもずっと安価である。キャッシュ・メモリを用いることは、特に電力節約が重大である携帯用途で大きな利点をもたらす。キャッシュ・メモリを用いた装置はさらに本来、他の装置よりも必要な電力が少ない。というのは、アクチュエータが必要とする電力がハード・ディスク・ドライブよりもずっと少なく、アクチュエータの電源の投入および停止を、電源投入のための待ち時間としてのアクセス時間のみでほぼ瞬間的に行うことができるからである。さらに、キャッシュ・メモリがメイン・メモリ（たとえば、DRAM）とハード・ディスク・ドライブとの間で動作するデータ転送速度が高いと有利である。並行して動作する複数のプラットフォームは、データ転送速度が極めて高い。たとえば、並行して動作する16個のプラットフォームは、読取り・書込み転送速度が毎秒80メガバイトを超える。

図1に示されているように、セル118は多重化を必要とし、したがって、多重化回路を含まない。

ダイ100は、セル118だけでなく、任意の数の試験構造も含んでよい。たとえば、試験回路114は、アクチュエータの製造プロセスが正しく行われたことを確認することができる。どの相互接続ノード102にも損傷を与えずに、試験回路114に試験信号を印加し、アクチュエータ106のアームの膨張率の読取り値／測定値を得ることができる。同様に、試験アクチュエータ116に試験信号を印加し、読取り値／測定値を得て、試験アクチュエータ116がプルロッド110に加えることのできる最大の力を求めることができる。製造プロセスの信頼度、ダイ100の潜在的な信頼度についての試験、試験アクチュエータ116の応力限界または試験アクチュエータ116を動かすための電流要件の判定のような他のデータを収集することもできる。ここで識別したもの以外に任意の数の異なる試験を試験回路114および試験アクチュエータ116向けに設計することができる。さらに、試験回路114および試験アクチュエータ116以外の他の試験構造をダイ100上に含めることができる。

ダイ100は4x4個のセル118のアレイを含むが、ダイ100について他の多数の設計を施すことができる。たとえば、16個のセル118の単一の列を製造しダイ100として識別することができる。さらに、ダイ100は、製造プロセスにおいて単一のウェハ上で可能なかぎり1つのセル118しか含まなくても多数のセル118を含んでもよい。ダイ密度を高くすることができ、かつより大きなウェハを製造できるように半導体製造プロセスが変更されるにつれて、より多くのセル118を単一のダイ100上に含めることができるようになる。

さらに、ダイ100内のセルは、カンチレバー112を有するプラットフォーム108を含むが、メモリ装置を含むプラットフォーム108を有するセル118をダイ100内に作ることもできる。さらに、ダイ100は、カンチレバー112を含むプラットフォーム108を有する第1のセル群118と、メモリ装置を含むプラットフォーム108を有する第2のセル群118とを含んでよい。

図2は、セル118が分子アレイ読取り／書込みエンジン（MARE）を含む図1のセル118から抽出されたセル218である。X-左側アクチュエータ222は、プラットフォーム208に結合された左側プルロッド220に結合されている。Y-上部アクチュエータ226は、プラットフォーム208に結合された上部プルロッド224に結合されている。X-右側アクチュエータ228は、プラットフォーム208に結合された右側プルロッド230に結合されている。Y-下部アクチュエータ232は、プラットフォーム208に結合された下部プルロッド234に結合されている。配線204は、プラットフォーム208に結合されている。詳しくは示されていないが、図1に続いて配線204はX-左側アクチュエータ222、Y-上部アクチュエータ226、X-右側アクチュエータ228、およびY-下部アクチュエータ232にも結合されている。さらに、プラットフォーム208はカンチレバー212に結合されている。図2を見ると最もよく分かるように、この特定の図は、16個のカンチレバー212を示している。さらに、配線204は、まとめて配線204として識別されている1つまたは複数の配線を含んでいる。

カンチレバー212は、いくつかの異なる方法で設計することができる。1つの方法は、独自の独立の方向制御システムを有するようにカンチレバー212を製造する方法である。したがって、カンチレバー212は、基準299によって定められるすべての3つの軸（x-軸、y-軸、およびz-軸）に沿って移動できるように設計することができる。このような設計では、制御信号がカンチレバー212を制御するのを可能にするように追加的な配線204が必要である。

他のカンチレバー212設計では、所望のターゲットまたは受動カンチレバー212との接触を維持するための独立の刺激を必要としないようにカンチレバー212が製造される。たとえば、カンチレバー212は、セルの一部であるプラットフォーム208に接続されたMARE（分子アレイ読取り／書込みエンジン）に含められる。セルは、カンチレバー212がターゲット・プラットフォームに接触するように、基準299によって定められるZ軸に沿って移動することができる。この場合、カンチレバー212は、プラットフォーム208によって定められる平面から曲線状に離れるように湾曲を有するように設計される。したがって、プラットフォーム208を側面から見ると、カンチレバー212はプラットフォーム208から突き出ている。したがって、ターゲット・プラットフォームをプラットフォーム208およびカンチレバー212の近くに位置させると、カンチレバー212の先端部はまずターゲット・プラットフォームに接触する。カンチレバー212は、カンチレバー212先端部に圧力がかけられた場合にばね状応答を有するように設計することができる。したがって、プラットフォーム208とターゲット・プラットフォームとの間の距離がわずかに変化しても、カンチレバー212とターゲット・プラットフォームとの接触が解除されることはない。この場合、カンチレバー212の先端部は、アクチュエータ（X-左側アクチュエータ222、Y-上部アクチュエータ226、X-右側アクチュエータ228、およびY-下部アクチュエータ232）によってプラットフォーム208を移動させることにより、基準299によって識別されターゲット・プラットフォームによって定められるX/Y平面内に位置させることができる。さらに、ターゲット・プラットフォームによって定められ基準299によって示されるX/Y平面内でターゲット・プラットフォームを移動させることによって、ターゲット・プラットフォームに対するカンチレバー212の先端部の相対的なX/Y位置を変更することもできる

他の方法では、プラットフォーム208が、ばね荷重がかけられるように製造される。したがって、カンチレバー212は、プラットフォーム208に結合され、ターゲット・プラットフォームに接触し、プラットフォーム208とターゲット・プラットフォームはどちらもZ方向に移動することができる。このモードでは、プラットフォーム208の荷重力をターゲット・プラットフォーム上に分散させるように、カンチレバー212上に微細なプローブ先端部（カンチレバー先端部）が形成され、プラットフォーム208の周りに配列される。これによって、微細なプローブ先端部とターゲット・プラットフォームの両方で磨耗量が低減する。

他の方法では、プラットフォーム208がくぼんだキャビティの内側に配置される。これによって、プラットフォーム208がアクチュエータからの刺激またはプラットフォーム208に組み込まれるばね荷重によってZ方向に移動するのを可能にする追加的な空間が与えられる。

図3は、図1のセル118の走査型電子顕微鏡写真である。X-左側アクチュエータ322は、プラットフォーム308に結合された左側プルロッド320に結合されている。Y-上部アクチュエータ326は、プラットフォーム308に結合された上部プルロッド324に結合されている。X-右側アクチュエータ328は、プラットフォーム308に結合された右側プルロッド330に結合されている。Y-下部アクチュエータ332は、プラットフォーム308に結合された下部プルロッド334に結合されている。配線304は、プラットフォーム308に結合されている。詳しくは示されていないが、図1に続いて配線304はX-左側アクチュエータ322、Y-上部アクチュエータ326、X-右側アクチュエータ328、およびY-下部アクチュエータ332にも結合されている。さらに、配線304は、まとめて配線304として識別されている1つまたは複数の配線を含んでいる。図3には、各々がカンチレバー先端部342を有する16個のカンチレバー340を含むMARE（分子アレイ読取り／書込みエンジン）も示されている。

図3は、プラットフォーム308に結合されたカンチレバー340がどのように、プラットフォーム308から離れ、基準399によって定められるZ方向に延びるかを示している。カンチレバー340の端部にカンチレバー先端部342がある。カンチレバー先端部342は、プラットフォーム308に近付けられるターゲット・プラットフォームとの接触点である。たとえば、ターゲット・プラットフォーム上のメモリ装置をプラットフォーム308に近付けた場合、最終的にカンチレバー先端部342がメモリ装置に接触する。図3に示されているセルの場合、各々がそれ自体のカンチレバー先端部342を有する16個のカンチレバー340があるため、ターゲット・プラットフォームをプラットフォーム308に接触させる場合には16個の接触点が生じる。各カンチレバー340は、合理的な限界内の荷重力を対処することができる。例えば、ターゲット・プラットフォームがカンチレバー先端部342と接触する場合、カンチレバー340はターゲット・プラットフォームにより接触荷重を保持する。したがって、カンチレバー340は、荷重がかけられていない位置からのある程度の偏向に対処するように設計されている。カンチレバー340には、ばね荷重がかけられており、カンチレバー先端部342に力がかけられると、カンチレバー340がターゲット・プラットフォームに力をかけ、ターゲット・プラットフォームは、カンチレバー340をその元の位置から移動させた力をかける。したがって、基準399によって定められるZ軸に沿ったわずかな移動では、カンチレバー先端部342とターゲット・プラットフォームとの接触が解除されることはない。カンチレバー先端部342とターゲット・プラットフォームとの接触を解除できるのは、ターゲット・プラットフォームがカンチレバー先端部342に力をかけない場合だけである。

この設計は、誤り制御を可能にし、構造に耐久性を与える。このような設計は、カンチレバー先端部342とターゲット・プラットフォームとの接触を解除する可能性のある広範囲の誤り力に対処するように調整することができる。カンチレバー先端部の硬度、ターゲット・プラットフォーム上の装置の硬度、および2つの材料の摩擦係数は、マイクロエレクトロマシン・システム（MEMS）の機能全体が損なわれる前にカンチレバー先端部342がどの程度の力を受けることができるかを決定する因子に含まれる。たとえば、カンチレバー340によりカンチレバー先端部342を通して読み取りかつ書き込むことのできるメモリ装置を保持するようなメモリ装置として設計されたMEMS装置では、カンチレバー先端部342によってメモリ装置に与えられる引っ掻き傷、その他の傷、変形などを最小限に抑えるようにカンチレバー先端部342を設計すべきである。同様に、カンチレバー先端部342は、ターゲット・プラットフォーム上のメモリ装置から損傷を受けるほど柔らかくてはならない。

図4は、カンチレバーを有するMARE（分子アレイ読取り／書込みエンジン）と向かい合うメモリ装置を含むセル418である。X-左側アクチュエータ422は、プラットフォーム408に結合された左側プルロッド420に結合されている。Y-上部アクチュエータ426は、プラットフォーム408に結合された上部プルロッド424に結合されている。X-右側アクチュエータ428は、プラットフォーム408に結合された右側プルロッド430に結合されている。Y-下部アクチュエータ432は、プラットフォーム408に結合された下部プルロッド434に結合されている。配線404は、プラットフォーム408に結合されている。詳しくは示されていないが、図1に続いて配線404はX-左側アクチュエータ422、Y-上部アクチュエータ426、X-右側アクチュエータ428、およびY-下部アクチュエータ432にも結合されている。さらに、配線404が1つまたは複数の相互配線を含み、この相互配線は組み合わされ、配線404とされる。さらに、プラットフォーム408にメモリ装置450が結合されている。図4には16個のメモリ装置450が示されている。

アクチュエータ（X-左側アクチュエータ422、Y-上部アクチュエータ426、X-右側アクチュエータ428、およびY-下部アクチュエータ432）は、図2のアクチュエータについて説明したように動作する。したがって、アクチュエータ（X-左側アクチュエータ422、Y-上部アクチュエータ426、X-右側アクチュエータ428、およびY-下部アクチュエータ432）は、作動すると、それぞれ対応するプルロッド（左側プルロッド420、上部プルロッド424、右側プルロッド430、下部プルロッド434）に沿って力をかける。したがって、プラットフォーム408は、プラットフォーム408によって定められ基準499によって示されるX-Y平面内で移動することができる。さらに、すべてのアクチュエータ（X-左側アクチュエータ422、Y-上部アクチュエータ426、X-右側アクチュエータ428、およびY-下部アクチュエータ432）は、図2で考察した故障許容設計を含んでいる。

図5aは、メモリ装置558を有する図4に示されているセル418と同様のセルにおけるプラットフォーム554の上方に位置させた、図2に示されているセル218と同様にセルにおけるMARE（分子アレイ読取り／書込みエンジン）556を保持するプラットフォーム508の一部の側面図である。図を見ると分かるように、カンチレバー540は、カンチレバー540を、基準599によって定められるZ軸に沿って延ばす曲線を有している。プラットフォーム508から最も遠いがそれでもプラットフォーム508に結合されている点にカンチレバー先端部542がある。カンチレバー先端部542は、ターゲット装置、この場合は、プラットフォーム554に結合されたメモリ装置558に接触する点である。

動作時には、図5bに示されているように、カンチレバー540のカンチレバー先端部542がメモリ装置558に接触するようにプラットフォーム508とプラットフォーム554が近付けられる。典型的なメモリ・アクセスでは、カンチレバー先端部542がメモリ装置558に対して9つの象限のうちの1つに配置されるように比較的大きな移動が行われる。たとえば、図6には、図5aおよび5bのメモリ装置558に対応するメモリ装置619の平面図が示されている。メモリ装置619は、9つの部分、すなわち、上部左601、上部中央603、上部右605、中央左607、中央中609、中央左611、下部左613、下部中央615、および下部右617に分割されている。したがって、メモリ・アクセスの場合、まずカンチレバー先端部542が1つの象限に移動する。たとえば、上部右象限601内のどこかのメモリ読取りの場合、カンチレバー先端部542が上部右象限601内に位置させられる。この位置決めは、いくつかの異なる方法で行うことができる。たとえば、図2のようなアクチュエータを介してプラットフォーム508を移動させることができる。プラットフォーム508を移動させると、それに応じて、プラットフォーム508に結合されているカンチレバー540も移動する。最終的に、カンチレバー540は、カンチレバー先端部542が上部右象限601内に入るように位置させられる。カンチレバー先端部542を概略的に位置させた後、カンチレバー540によりカンチレバー先端部542を通して個々のデータ・ビットを読み取るかまたは書き込むことができるように第1の位置決めが開始される。

他の方法では、図4に示されているようなアクチュエータを作動させることによってプラットフォーム554を移動させ、それによって、カンチレバー先端部542が上部右象限601内部でメモリ装置558に接触する位置まで上部右象限601を動かすようにメモリ装置558が移動する。他の方法では、カンチレバー先端部542を図6の上部右象限601に入れるようにプラットフォーム508とプラットフォーム554の両方を移動させる。残りの象限に同様の方法を用いることができる。また、メモリ装置558を異なる形態に分割することができる。たとえば、メモリ装置558を3つの矩形領域、3つの水平領域、1つの水平領域と3つのより小さな垂直領域の合計4つの領域などに分割することができる。この場合も、粗位置決め段階の後、単一のデータ・ビットを分離するために微細な移動が行われる。他の方法では、粗位置決め段階が省略され、特定の位置への微細で厳密な移動が行われる。粗位置決めおよび微細位置決めを並行して行うこともできる。

本発明の上記の説明は、例示および説明のために与えられている。この説明は網羅的なものでも、本発明を開示された厳密な形態に制限するものでもない。当業者に多数の修正態様および変形態様が明らかであることは自明である。各態様については、本発明の原則およびその実際的な適用を最もうまく説明し、それによって、当業者が本発明を様々な態様と考えられる特定の用途に適した様々な修正態様とについて理解するのを可能にするように選択および説明がなされている。本発明の範囲は、特許請求の範囲およびその均等物によって定義されるものである。

各セルが配線、アクチュエータ、プル・ロッド、およびプラットフォームをさらに含むいくつかのセルを含む本発明の態様のダイを示す図である。 MAREを含む、図1の本発明の態様のセルを示す図である。 MAREを含む、図1の本発明の態様のセルの走査型電子顕微鏡写真である。 メモリ装置を含む、本発明の態様のセルを示す図である。 図5aは互いに重なり合った2つのプラットフォームを有し、上部プラットフォームがカンチレバー・システムを有するMAREを保持し、下部プラットフォームがメモリ装置を保持する本発明の態様の概略図である。図5bは、MAREを保持するプラットフォーム上のカンチレバーの先端部が、第2のプラットフォームによって保持されたメモリ装置に接触している、図5aの概略図である。 本発明の態様の粗位置決め格子の図である。

Claims (47)

1. 分子メモリ集積回路であって、
   第2のセルに結合された第1のセルを含み、
   第1のセルが、
   第1のプラットフォームに結合された第1のアクチュエータと、
   第1のプラットフォームに結合された第1のカンチレバーとを含み、
   ならびに、第2のセルが、
   第2のプラットフォームに結合された第2のアクチュエータと、
   第2のプラットフォームに結合されたメモリ装置とを含む分子メモリ集積回路。
2. 第1のカンチレバーが第1のセルを第2のセルに結合する、請求項1記載の分子メモリ集積回路。
3. 第1の入力源が第1のアクチュエータに結合され、ならびに
   第1のアクチュエータが、第1の入力源から指示を受けた場合に第1のプラットフォームを移動させる、請求項2記載の分子メモリ集積回路。
4. 第2の入力源が第2のアクチュエータに結合され、ならびに
   第2のアクチュエータが、第2の入力源から指示を受けた場合に第2のプラットフォームを移動させる、請求項2記載の分子メモリ集積回路。
5. 第1のカンチレバーがメモリ装置に結合され、
   入力源が第1のアクチュエータに結合され、
   入力源が第2のアクチュエータに結合され、
   第1のアクチュエータが、入力源から指示を受けた場合に第1のプラットフォームを移動させ、ならびに
   第2のアクチュエータが、入力源から指示を受けた場合に第2のプラットフォームを移動させる、請求項2記載の分子メモリ集積回路。
6. 分子メモリ集積回路であって、
   第2のセルに結合された第1のセルを含み、
   第1のセルが、
   第1のプラットフォームに結合された第1のアクチュエータ、
   第1のプラットフォームに結合された第1のカンチレバーを含み、
   ならびに第2のセルが、
   第2のプラットフォームに結合された第2のアクチュエータ、
   第2のプラットフォームに結合されたメモリ装置を含み、
   ならびに第1のカンチレバーが第1のカンチレバー先端部を含み、かつ
   第1のカンチレバーが、第1のセルから第2のセルの方へ延びる分子メモリ集積回路。
7. 分子メモリ集積回路であって、
   複数のアクチュエータ、
   少なくとも1つがカンチレバー先端部を有する複数のカンチレバー、
   複数の配線、および
   複数の相互接続ノードを含む
   分子アレイ読取り／書込みエンジン、
   複数のメモリ・ゾーンを有するメモリ装置を含み、
   分子アレイ読取り／書込みエンジンに制御信号が送られた場合に、制御信号が、複数のカンチレバー先端部がメモリ装置に接触するように複数のカンチレバーを位置させるよう分子アレイ読取り／書込みエンジンに指示し、
   各メモリ・ゾーンが、複数のカンチレバー先端部のうちの少なくとも1つに接触する分子メモリ集積回路。
8. メモリ装置が、検知信号をカンチレバー先端部を通して、かつメモリ装置に印加することによって読み取られる、請求項7記載の分子メモリ集積回路。
9. メモリ装置が、書込み信号をカンチレバー先端部を通して、かつメモリ装置に印加することによって書き込まれる、請求項7に記載の分子メモリ集積回路。
10. 分子メモリ集積回路であって、
    複数のアクチュエータ、
    プラットフォーム、
    少なくとも1つがカンチレバー先端部を有する複数のカンチレバー、
    複数の配線、および
    複数の相互接続ノードを含む
    分子アレイ読取り／書込みエンジンと、
    メモリ装置とを含み、
    複数のカンチレバーが受動カンチレバーであり、かつ
    複数のカンチレバーのうちの少なくとも1つのカンチレバーが、対応するカンチレバー先端部がプラットフォームからメモリ装置の方へ延びるような曲線を有する分子メモリ集積回路。
11. メモリ装置が、検知信号をカンチレバー先端部を通して、かつメモリ装置に印加することによって読み取られる、請求項10記載の分子メモリ集積回路。
12. メモリ装置が、書込み信号をカンチレバー先端部を通して、かつメモリ装置に印加することによって書き込まれる、請求項10に記載の分子メモリ集積回路。
13. 分子メモリ集積回路であって、
    複数のアクチュエータ、
    プラットフォーム、
    少なくとも1つがカンチレバー先端部を有する複数のカンチレバー、
    複数の配線、および
    複数の相互接続ノードを含む
    分子アレイ読取り／書込みエンジンと、
    メモリ装置とを含み、
    複数のカンチレバーが受動カンチレバーであり、かつ
    複数のカンチレバーのうちの少なくとも1つのカンチレバーが、対応するカンチレバー先端部がプラットフォームから離れる方向へ延び、かつメモリ装置に接触するような曲線を有する分子メモリ集積回路。
14. メモリ装置が、検知信号をカンチレバー先端部を通して、かつメモリ装置に印加することによって読み取られる、請求項13記載の分子メモリ集積回路。
15. メモリ装置が、書込み信号をカンチレバー先端部を通して、かつメモリ装置に印加することによって書き込まれる、請求項13に記載の分子メモリ集積回路。
16. メモリ装置であって、
    二酸化ケイ素を含む第1の基板を有する媒体プラットフォームと、
    二酸化ケイ素を含む第2の基板を有する読取り／書込みプラットフォーム、および
    読取り／書込みプラットフォームに接続された1つまたは複数のカンチレバー先端部を含む読取り／書込み機構と、
    媒体プラットフォームに動作可能に取り付けられ、かつ媒体制御信号に応答して該媒体プラットフォームを移動させるように構成された媒体プラットフォーム移動機構と、
    該読取り／書込みプラットフォームに動作可能に取り付けられ、かつ読取り／書込みプラットフォーム制御信号に応答して該読取り／書込みプラットフォームを移動させるように構成された読取り／書込みプラットフォーム移動機構とを含み、
    1つまたは複数のカンチレバー先端部の少なくとも1つが、該媒体プラットフォームを変形させることができるメモリ装置。
17. 媒体プラットフォームと読取り／書込みプラットフォームが、実質的に同じ熱膨張率を有する、請求項16記載のメモリ装置。
18. 媒体プラットフォームが、検知信号を1つまたは複数のカンチレバー先端部の少なくとも1つを通して、かつ媒体プラットフォームに印加することによって読み取られる、請求項16記載のメモリ装置。
19. 媒体プラットフォームが、書込み信号を1つまたは複数のカンチレバー先端部の少なくとも1つを通して、かつ媒体プラットフォームに印加することによって書き込まれる、請求項16に記載のメモリ装置。
20. メモリ装置であって、
    複数の媒体プラットフォームを有する媒体ダイと、
    各読取り／書込み機構が、
    低熱膨張係数を有する材料を含む読取り／書込みプラットフォーム、および
    読取り／書込みプラットフォームに接続された1つまたは複数のカンチレバー先端部を含む複数の読取り／書込み機構を有する読取り／書込みダイと、
    各媒体プラットフォーム移動機構が、対応する媒体プラットフォームに動作可能に取り付けられ、かつ媒体制御信号に応答して媒体プラットフォームを移動させるように構成された、複数の媒体プラットフォーム移動機構と、
    各読取り／書込みプラットフォーム移動機構が、対応する読取り／書込みプラットフォームに動作可能に取り付けられ、かつ読取り／書込みプラットフォーム制御信号に応答して該読取り／書込みプラットフォームを移動させるように構成された、複数の読取り／書込みプラットフォーム移動機構とを含み、
    1つまたは複数のカンチレバー先端部の少なくとも1つが、該媒体プラットフォームを変形させることができ、
    複数の読取り／書込み機構がそれぞれ、1つまたは複数のカンチレバー先端部が、対応する媒体プラットフォームにすでに書き込まれているデータに対して動作温度範囲にわたって位置合わせされたままになることができるようなサイズを有するメモリ装置。
21. 複数の読取り／書込み機構がそれぞれ、個々にアクセスされるようになっており、かつ
    材料が二酸化ケイ素である、請求項20記載のメモリ装置。
22. メモリ・ダイが、検知信号を1つまたは複数のカンチレバー先端部の少なくとも1つを通して、かつ媒体プラットフォームに印加することによって読み取られる、請求項20記載のメモリ装置。
23. メモリ・ダイが、書込み信号を1つまたは複数のカンチレバー先端部の少なくとも1つを通して、かつ媒体プラットフォームに印加することによって書き込まれる、請求項20に記載のメモリ装置。
24. 複数の読取り／書込み機構がそれぞれ、個々に移動するようになっている、請求項20記載のメモリ装置。
25. 複数の読取り／書込み機構が多重化されるようになっている、請求項20記載のメモリ装置。
26. 各カンチレバー先端部が個々にアクセスすることができる、請求項20記載のメモリ装置。
27. メモリ装置であって、
    複数の媒体プラットフォームを有する媒体セルと、
    各読取り／書込み機構が、
    読取り／書込みプラットフォーム、および
    読取り／書込みプラットフォームに接続された1つまたは複数のカンチレバー先端部を含む複数の読取り／書込み機構を有する読取り／書込みセルと、
    各媒体プラットフォーム移動機構が、対応する媒体プラットフォームに動作可能に取り付けられ、かつ媒体制御信号に応答して媒体プラットフォームを移動させるように構成された、複数の媒体プラットフォーム移動機構と、
    各読取り／書込みプラットフォーム移動機構が、対応する読取り／書込みプラットフォームに動作可能に取り付けられ、かつ読取り／書込みプラットフォーム制御信号に応答して該読取り／書込みプラットフォームを移動させるように構成された、複数の読取り／書込みプラットフォーム移動機構とを含み、
    1つまたは複数のカンチレバー先端部がそれぞれ、該媒体プラットフォームを変形させることができ、
    複数の読取り／書込み機構がそれぞれ、複数の読取り／書込み機構が熱補償なしに工業温度範囲にわたって動作できるようなサイズを有するメモリ装置。
28. 媒体セルが、検知信号を1つまたは複数のカンチレバー先端部の少なくとも1つを通して、かつ媒体プラットフォームに印加することによって読み取られる、請求項27記載のメモリ装置。
29. 媒体セルが、書込み信号を1つまたは複数のカンチレバー先端部の少なくとも1つを通して、かつ媒体プラットフォームに印加することによって書き込まれる、請求項27に記載のメモリ装置。
30. 複数の読取り／書込み機構がそれぞれ、個々にアクセスされるようになっている、請求項27記載のメモリ装置。
31. 複数の読取り／書込み機構がそれぞれ、個々に移動するようになっている、請求項27記載のメモリ装置。
32. 複数の読取り／書込み機構が多重化されるようになっている、請求項27記載のメモリ装置。
33. 各カンチレバー先端部が個々にアクセスすることができる、請求項27記載のメモリ装置。
34. コンピュータ・システムでキャッシュ・メモリとして用いられる装置であって、
    複数の媒体プラットフォームを有する媒体ダイと、
    各読取り／書込み機構が、
    読取り／書込みプラットフォーム、および
    読取り／書込みプラットフォームに接続された1つまたは複数のカンチレバー先端部を含む複数の読取り／書込み機構を有する読取り／書込みダイと、
    各媒体プラットフォーム移動機構が、対応する媒体プラットフォームに動作可能に取り付けられ、かつ媒体制御信号に応答して媒体プラットフォームを移動させるように構成された、複数の媒体プラットフォーム移動機構と、
    各読取り／書込みプラットフォーム移動機構が、対応する読取り／書込みプラットフォームに動作可能に取り付けられ、かつ読取り／書込みプラットフォーム制御信号に応答して該読取り／書込みプラットフォームを移動させるように構成された、複数の読取り／書込みプラットフォーム移動機構とを含み、
    1つまたは複数のカンチレバー先端部の少なくとも1つが、該媒体プラットフォームを変形させることができ、
    複数の読取り／書込み機構が多重化されるようになっている装置。
35. 媒体プラットフォームが、検知信号を1つまたは複数のカンチレバー先端部の少なくとも1つを通して、かつ媒体プラットフォームに印加することによって読み取られる、請求項34記載の装置。
36. 媒体プラットフォームが、書込み信号を1つまたは複数のカンチレバー先端部の少なくとも1つを通して、かつ媒体プラットフォームに印加することによって書き込まれる、請求項34に記載の装置。
37. 電源投入待ち時間が改善されたコンピューティング・システムであって、
    マイクロプロセッサと、
    マイクロプロセッサに電気的に接続されたハード・ディスク・ドライブと、
    マイクロプロセッサおよびハード・ディスク・ドライブに電気的に接続されたキャッシュ・メモリ装置とを含み、キャッシュ・メモリ装置が、
    複数の媒体プラットフォームを有する媒体ダイと、
    各読取り／書込み機構が、
    読取り／書込みプラットフォーム、および
    読取り／書込みプラットフォームに接続された1つまたは複数のカンチレバー先端部を含む複数の読取り／書込み機構を有する読取り／書込みダイと、
    各媒体プラットフォーム移動機構が、対応する媒体プラットフォームに動作可能に取り付けられ、かつ媒体制御信号に応答して媒体プラットフォームを移動させるように構成された、複数の媒体プラットフォーム移動機構と、
    各読取り／書込みプラットフォーム移動機構が、対応する読取り／書込みプラットフォームに動作可能に取り付けられ、かつ読取り／書込みプラットフォーム制御信号に応答して該読取り／書込みプラットフォームを移動させるように構成された、複数の読取り／書込みプラットフォーム移動機構とを含み、
    1つまたは複数のカンチレバー先端部の少なくとも1つが、該媒体プラットフォームを変形させることができ、
    複数の読取り／書込み機構が多重化されるようになっているコンピューティング・システム。
38. サーバ・システムであって、
    1つまたは複数のマイクロプロセッサと、
    1つまたは複数のマイクロプロセッサに電気的に接続された1つまたは複数のキャッシュ・メモリ装置とを含み、少なくとも1つのキャッシュ・メモリ装置が、
    複数の媒体プラットフォームを有する媒体ダイと、
    各読取り／書込み機構が、
    読取り／書込みプラットフォーム、および
    読取り／書込みプラットフォームに接続された1つまたは複数のカンチレバー先端部を含む複数の読取り／書込み機構を有する読取り／書込みダイと、
    各媒体プラットフォーム移動機構が、対応する媒体プラットフォームに動作可能に取り付けられ、かつ媒体制御信号に応答して媒体プラットフォームを移動させるように構成された、複数の媒体プラットフォーム移動機構と、
    各読取り／書込みプラットフォーム移動機構が、対応する読取り／書込みプラットフォームに動作可能に取り付けられ、かつ読取り／書込みプラットフォーム制御信号に応答して該読取り／書込みプラットフォームを移動させるように構成された、複数の読取り／書込みプラットフォーム移動機構とを含み、
    1つまたは複数のカンチレバー先端部の少なくとも1つが、該媒体プラットフォームを変形させることができ、
    複数の読取り／書込み機構が多重化されるようになっているサーバ・システム。
39. メモリ装置であって、
    複数の媒体プラットフォームを有する媒体ダイと、
    各読取り／書込み機構が、
    読取り／書込みプラットフォーム、および
    読取り／書込みプラットフォームに接続された1つまたは複数のカンチレバー先端部を含む複数の読取り／書込み機構を有する読取り／書込みダイと、
    各媒体プラットフォーム移動機構が、対応する媒体プラットフォームに動作可能に取り付けられ、かつ媒体制御信号に応答して媒体プラットフォームを移動させるように構成された、複数の媒体プラットフォーム移動機構と、
    各読取り／書込みプラットフォーム移動機構が、対応する読取り／書込みプラットフォームに動作可能に取り付けられ、かつ読取り／書込みプラットフォーム制御信号に応答して該読取り／書込みプラットフォームを移動させるように構成された、複数の読取り／書込みプラットフォーム移動機構とを含み、
    1つまたは複数のカンチレバー先端部の少なくとも1つが、該媒体プラットフォームを変形させることができ、
    複数の読取り／書込み機構がそれぞれ、動作温度範囲にわたる読取り／書込みプラットフォームの熱膨張が、対応する媒体プラットフォームにすでに書き込まれているデータに対する1つまたは複数のカンチレバー先端部のずれを生じさせることのないようなサイズを有するメモリ装置。
40. 分子メモリ集積回路であって、
    第1のダイおよび第2のダイを含み、第1のダイが、
    第1の複数の配線に結合された第1の複数の相互接続ノードと、
    第1の配線を通して第1の相互接続ノードに結合され、かつ第1のアクチュエータへの第1の入力を形成する第2の配線を通して第2の相互接続ノードに結合された第1のアクチュエータ、
    第1のアクチュエータを第1のプラットフォームに結合する第1のプルロッド、
    カンチレバー先端部を含むカンチレバーを含む第1のプラットフォーム、および
    第3の配線を通してカンチレバーに結合された第3の相互接続ノードを含む第1のセルとを含み、
    第2のダイが、
    第2の複数の配線に結合された第2の複数の相互接続ノードと、
    第4の配線を通して第4の相互接続ノードに結合され、かつ第2のアクチュエータへの第2の入力を形成する第5の配線を通して第5の相互接続ノードに結合された第2のアクチュエータ、
    第2のアクチュエータを第2のプラットフォームに結合する第2のプルロッド、
    メモリ装置を接続した第2のプラットフォームを含む第2のセルとを含み、
    第1のダイが、カンチレバー先端部とメモリ装置との接触によって第2のセルに接続される分子メモリ集積回路。
41. 分子メモリ集積回路の使用法であって、
    カンチレバー先端部を含むカンチレバーを含む第1のプラットフォームを、メモリ装置を含む第2のプラットフォームの近くに位置させる段階と、
    カンチレバー先端部が特定の位置でメモリ装置に接触するように第1のプラットフォームを移動させる段階とを含む方法。
42. 分子メモリ集積回路であって、
    第2のダイに結合された第1のダイを含み、
    第1のダイが、
    第1の配線を通して第1のセルに結合された第1の相互接続ノードを含み、
    第1のセルが、第1の上段および第1の下段を含み、第1のプルロッドを通して第1のプラットフォームに結合された第1のアクチュエータを含み、
    第1のプラットフォームが、第1のカンチレバー先端部を含む第1のカンチレバーを含む第1の分子アレイ読取り／書込みエンジンを含み、
    第2のダイが、
    第2の配線を通して第2のセルに結合された第2の相互接続ノードを含み、
    第2のセルが、第2の上段および第2の下段を含む第2のアクチュエータを含み、第2のアクチュエータが、第2のプルロッドを介して第2のプラットフォームに結合され、
    第2のプラットフォームがメモリ装置を含む分子メモリ集積回路。
43. 分子メモリ集積回路であって、
    第2組のセルに結合された第1組のセルを含み、
    第1組の各セルが、
    ヘッド・プラットフォームと、
    各カンチレバーが原子プローブ先端部を含む、ヘッド・プラットフォーム上のカンチレバーのアレイと、
    ヘッド・プラットフォームを移動させる複数のアクチュエータとを含み、
    第2組の各セルが、
    媒体プラットフォームと、
    媒体プラットフォームを移動させる複数のアクチュエータとを含む分子メモリ集積回路。
44. 第1組のセルの各セルが、第1組の他の各セルから独立に移動させることができる、請求項43記載の分子メモリ集積回路。
45. 第2組のセルの各セルが、第2組の他の各セルから独立に移動させることができる、請求項44記載の分子メモリ集積回路。
46. 各ヘッド・プラットフォームおよび各媒体プラットフォームが、ガラスや熱酸化物などの低熱膨張率材料で作られる、請求項43記載の分子メモリ集積回路。
47. 各ヘッド・プラットフォームおよび各媒体プラットフォームが独立にアクセスすることができ、並列読取り、書込み、および消去が可能になる、請求項43記載の分子メモリ集積回路。

Images