JP2006351826A - 高周波パッケージ及び半導体装置 - Google Patents
高周波パッケージ及び半導体装置 Download PDFInfo
- Publication number
- JP2006351826A JP2006351826A JP2005176037A JP2005176037A JP2006351826A JP 2006351826 A JP2006351826 A JP 2006351826A JP 2005176037 A JP2005176037 A JP 2005176037A JP 2005176037 A JP2005176037 A JP 2005176037A JP 2006351826 A JP2006351826 A JP 2006351826A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- metal base
- opening
- frequency package
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguides (AREA)
Abstract
【課題】 専用の組み立て治具を用意することなく金属ベースと誘電体基板を位置合わせして組み立てることができると共に、より広い高周波帯域で安定して使用できる高周波パッケージを提供する。
【解決手段】 上側に突出する凸状電極10a〜10dを備えた金属ベース10の該凸状電極10a〜10dが、誘電体基板12の開口部12aの側面近傍に差し込まれた状態で、金属ベース10の上に誘電体基板12が固着され、誘電体基板12の開口部12aによってキャビティCが設けられている。
【選択図】 図6
【解決手段】 上側に突出する凸状電極10a〜10dを備えた金属ベース10の該凸状電極10a〜10dが、誘電体基板12の開口部12aの側面近傍に差し込まれた状態で、金属ベース10の上に誘電体基板12が固着され、誘電体基板12の開口部12aによってキャビティCが設けられている。
【選択図】 図6
Description
本発明は高周波パッケージ及び半導体装置に係り、さらに詳しくは、マイクロ波帯域及びミリ波帯域などの高周波信号を利用する半導体素子が実装される高周波パッケージ及び半導体装置に関する。
従来、高周波信号を利用する半導体素子が実装される高周波パッケージがある。そのような高周波パッケージの一例では、図1及び図2に示すように、金属ベース100の上に中央部に開口部110aが設けられたセラミックなどからなる誘電体基板110が固着され、これによって金属ベース100の上にキャビティCが設けられた構成となっている。金属ベース100に誘電体基板110を固着する際には、図1に示すような凹部200aを備えたカーボンなどからなる組み立て治具200を用意し、その凹部200a内に金属ベース100と誘電体基板110を配置し、組み立て治具200の凹部200aの側面で金属ベース100及び誘電体基板110の外周部をガイドして位置合わせした状態で両者を固着する。
そして、図3に示すように、高周波パッケージのキャビティCの底部の金属ベース100の部分に高周波用途の半導体素子300が実装される。誘電体基板110上の両縁側には信号配線202が半導体素子300を挟んで対称的に形成されている。また、各信号配線202の両側にはグランド配線204がそれぞれ設けられている。半導体素子300は、ワイヤ302によってその両外側の信号配線202及びグランド配線204にそれぞれ電気接続されている。また、グランド配線204は誘電体基板110に設けられたビアホール110xを介して金属ベース100に電気的に接続されている。
このようにして、図3の例では、信号配線202の下側に誘電体基板110を介して金属ベース100(グランドプレーン)を配置した構造の伝送線路(マイクロストリップ型)が採用され、これによってパッケージ内での特性インピーダンスの整合を行っている。高周波パッケージの伝送線路構造としては、マイクロストリップ線路の他に、ストリップ線路又はコプレナ線路などがある。
なお、特許文献1には、高周波パッケージにおいて、高周波回路を収納するキャビティを複数の導体隔室からなる異型構造とすることで、アイソレーション性を確保することが記載されている。
特開2002−151901号公報
しかしながら、従来技術では、金属ベース100の上に誘電体基板110を固着する際に、組み立て治具200の凹部200xに金属ベース100及び誘電体基板110の外周部をガイドして位置合わせする必要があるので、高周波パッケージの外形が変わるたびに、異なる組み立て治具を用意する必要があり、製造効率が悪く、コスト高を招くといった問題がある。
また、従来技術のような誘電体基板110上に延在するグランド配線204を誘電体基板110に設けられたビアホール110xを介して下側の金属ベース100(グランドプレーン)に電気接続する伝送線路構造では、特定の周波数で反射が大きくなるなどの不具合が発生しやすく、所望の広い高周波帯域で安定して使用できない場合がある。
本発明は以上の課題を鑑みて創作されたものであり、専用の組み立て治具を用意することなく金属ベースと誘電体基板を位置合わせして組み立てることができると共に、より広い高周波帯域で安定して使用できる高周波パッケージ及び半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は、高周波パッケージに係り、上側に突出する凸状電極を備えた金属ベースと、前記金属ベース上にキャビティを構成するための開口部を備えた誘電体基板であって、前記開口部の側面近傍に前記金属ベースの前記凸状電極が差し込まれた状態で前記金属ベースの上に固着された前記誘電体基板とを有することを特徴とする。
本発明の好適な態様では、前記誘電体基板の開口部の側面には、内側に突出する突出部が設けられており、前記金属ベースの前記凸状電極は、前記突出部の側面と前記開口部の側面とで画定される差込用開口部に差し込まれている。
本発明の高周波パッケージでは、誘電体基板の上に信号配線が設けられ、凸状電極を備えた金属ベースがグランドプレーンとして機能し、マイクロストリップ伝送線路を構成して特性インピーダンスの整合がとられる。そして、キャビティの底面に高周波用途の半導体素子が実装され、半導体素子がその近傍の信号配線及び金属ベースの凸状電極に電気的に接続される。
上述したように、誘電体基板の上にグランド配線を形成する構造では、特定の周波数で反射が発生してカットオフ周波数が生じやすい。しかしながら、本発明の高周波パッケージでは、半導体素子のグランド電極は、キャビティの側面近傍に立設する、金属ベース(グランドプレーン)の凸状電極に接続されるようにしたので、誘電体基板の上にグランド配線を設ける必要がなく、広い高周波帯域で安定して使用することができるようになる。
しかも、金属ベースの凸状電極を誘電体基板の開口部の側面近傍に差し込むことによって自己整合的に両者を位置合わせして組み立てることができるので、従来技術と違って特別な組み立て装置を複数用意する必要もない。これにより、従来技術よりも製造効率を格段に向上させることができ、低コスト化を図ることができる。
以上説明したように、本発明の高周波パッケージでは、低コストで製造できると共に、より広い高周波帯域で安定して使用できるようになる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図4は本発明の実施形態の高周波パッケージの組み立て方法を示す斜視図、図5は本発明の実施形態の高周波パッケージを示す斜視図、図6は同じく高周波パッケージに半導体素子が実装されて構成される半導体装置を示す斜視図、図7は図6の模式的な断面図である。
図4(上図)に示すように、まず、中央部に開口部12aが設けられた誘電体基板12を用意する。誘電体基板12の開口部12aでは、対向する一対の第1、第2側面S1,S2の各中央部に、内側に突出する第1、第2突出部12x、12yがそれぞれ設けられている。そして、誘電体基板12の第1突出部12xの側面と開口部12aの側面によって開口部12aの第1側面S1の両側近傍に第1、第2差込用開口部14a、14bが画定されている。また同様に、誘電体基板12の第2突出部12yの側面と開口部12aの側面によって開口部12aの第2側面S2の両側近傍に第3、第4差込用開口部14c、14dが画定されている。このような誘電体基板12は、例えは、セラミックグリーンシートをプレスやレーザによって加工して開口部を形成した後に、グリーンシートを焼結することにより得られる。
さらに、同じく図4(下図)に示すように、一方の面に上側に突出する第1〜第4凸状電極10a〜10dが設けられた金属ベース10を用意する。金属ベース10の第1〜第4凸状電極10a〜10aは、上記した誘電体基板12の第1〜第4差込用開口部14a〜14dに対応する位置に配置されている。金属ベース10は銅(Cu)又は銅(Cu)−タングステン(W)合金からなり、そのような材料の金属板がプレス加工や切削(エンドミル加工)によって加工されて凸状電極10a〜10dが金属ベース10の本体に繋がって一体となって形成される。
次いで、図5に示すように、金属ベース10の上に誘電体基板12を配置し、金属ベース10の第1〜第4凸状電極10a〜10dを誘電体基板12の第1〜第4差込用開口部14a〜14dに差し込む。このとき、高度な位置合わせ技術は必要とせず、金属ベース10の第1〜第4凸状電極10a〜10dを誘電体基板12の第1〜第4差込用開口部14a〜14dに自己整合的に差し込むことができる。誘電体基板12は銀ろうなどのろう材(不図示)を介して金属ベース10の上に配置され、熱処理することによって金属ベース10と誘電体基板12がろう材によって固着される。このようにして、誘電体基板12の開口部12aによって金属ベース10の上にキャビティCが設けられる。これにより、本実施形態の高周波パッケージ1が完成する。
図5に示すように、本実施形態の高周波パッケージ1では、金属ベース10上に、中央部に開口部12aが設けられた誘電体基板12が固着されており、誘電体基板12の開口部12aによって金属ベース10上にキャビティCが設けられた構成となっている。金属ベース10の上面側には第1〜第4凸状電極10a〜10dが立設している。また、誘電体基板12の開口部12aの対向する一対の第1、第2側面S1,S2の中央部には内側に突出する第1、第2突出部12x,12yがそれぞれ設けられている。これにより、第1側面S1には第1突出部12xの側面と開口部12aの側面によって第1、第2差込用開口部14a,14bが画定され、第2側面S2には第2突出部12yによって同様に第3、第4差込用開口部14c,14dが画定されている。
そして、金属ベース10の第1〜第4凸状電極10a〜10dが誘電体基板12の開口部1の対向する第1、第2側面S1,S2の両側近傍に画定された第1〜第4差込用開口部14a〜14dにそれぞれ差し込まれて固着されている。
本実施形態の高周波パッケージ1では、従来技術と違って、専用の組み立て治具を使用することなく、金属ベース10上に誘電体基板12を自己整合的に位置合わせして配置することで組み立てが完了するので、製造効率を向上させることができ、低コスト化を図ることができる。
次に、本実施形態の高周波パッケージに高周波用途の半導体素子が実装されて構成される半導体装置について説明する。
図6に示すように、本実施形態の半導体装置2では、図5の高周波パッケージ1の誘電体基板12の上面において、誘電体基板12の第1、第2突出部12x,12yの上から外側に向けて延在する第1及び第2信号配線16a,16bがそれぞれ形成されている。そして、高周波パッケージ1のキャビティCの底面に高周波用途の半導体素子20が実装されている。半導体素子20の上面の一端側及び他端側には一つの信号電極20aと2つのグランド電極20bとが露出した状態でそれぞれ設けられている。半導体素子20の一端側の信号電極20aはワイヤ18aを介して誘電体基板12の第1突出部12x上の第1信号配線16aの部分に電気接続され、同じく一端側の2つのグランド電極20bは金属ベース10から上側に突出する第1、第2凸状電極10a、10bの上面にワイヤ18bを介してそれぞれ電気接続されている。
また同様に、半導体素子20の他端側の信号電極20aはワイヤ18cを介して誘電体基板12の第2突出部12yの上の第2信号配線16bの部分に電気接続され、同じく他端側の2つのグランド電極20bは金属ベース10から上側に突出する第3、第4凸状電極10c、10dの上面にワイヤ18dを介してそれぞれ電気接続されている。
このように、本実施形態の半導体装置2では、誘電体基板12の上に第1、第2信号配線16a,16bが形成され、誘電体基板12の下側に金属ベース10(グランドプレーン)が形成された構造のマイクロストリップ伝送線路を備えている。
さらに、図7の断面図に示すように、高周波パッケージ1の上にセラミックなどからなるキャップ22が取り付けられ、半導体素子20がキャップ22の中に収容されて気密封止される。また、高周波パッケージ1の第1信号配線16aの端部に第1外部接続端子24aが設けられ、第2信号配線16bの端部に第2外部接続端子24bが設けられる。
そして、高周波信号は、第1外部接続端子24aから第1信号配線16aを介して半導体素子20に入力され、半導体素子20から第2信号配線16bを介して外部接続端子24bより出力されるようになっている。
本実施形態の半導体装置2では、従来技術と違って、誘電体基板12の上に特別にグランド配線を設け、さらに誘電体基板12に設けられたビアホールを介してグランド配線と金属べース10とを電気的に接続する必要がない。すなわち、本実施形態の半導体装置2では、金属ベース10に第1〜第4凸状電極10a〜10dを形成しておき、それらの凸状電極10a〜10dを誘電体基板12の開口部12aの第1、第2突出部12x,12yの両側の第1〜第4差込用開口部14a〜14dにそれぞれ差し込んで配置されるようにしている。このようにすることにより、誘電体基板12の上に特別にグランド配線を設けることなく、半導体素子20のグランド電極20bを金属ベース10に繋がる第1〜第4凸状電極10a〜10dに接続することによって、半導体素子20を誘電体基板12の下側に配置される金属ベース10(グランドプレーン)に容易に電気接続することができる。
また、誘電体基板12の第1、第2突起部12x,12yの横方向の各差込用開口部14a〜14dに金属ベース10の各凸状電極10a〜10dがそれぞれ配置されるので、誘電体基板12の第1、第2突起部12x、12yの先端面と金属ベース10の凸状電極10a〜10dの外面とをそれらが同一面になる位置(半導体素子20の側面と平行な面)に配置することができる。これに加えて、金属ベース10の凸状電極10a〜10dの高さを誘電体基板12や半導体素子20の厚みと略同一に設定することができる。
従って、半導体素子20の信号電極20a及びグランド電極20bの近傍に信号配線16a、16b及び凸状電極10a〜10d(グランドライン)を配置することが可能になるので、ワイヤボンディング方によってワイヤで結線する際に不具合が生じるおそれはなく、信頼性よく結線して実装することができる。
なお、図6の半導体装置2を構成するために図5の高周波パッケージ1を例示したが、各種の変形例を採用することができる。半導体素子20と信号配線16a、16bとが多少離れても差し支えない場合は、誘電体基板12の開口部12aの側面に突起部12x,12yを形成しなくてもよい。また、誘電体基板12の開口部12aの形状や金属ベース10の凸状電極10a〜10dの高さや数は、半導体素子の種類や電気設計によって適宜調整される。つまり、誘電体基板の開口部の側面近傍に金属ベースの凸状電極が差込まれた構成であればよく、各種の形態を採用できる。
次に、本実施形態の高周波パッケージにおけるSパラメータ特性のシミュレーション結果について説明する。本願発明者は、誘電体基板の上に信号配線とグランド配線が形成され、誘電体基板の下に金属ベース(グランドプレーン)が形成され、誘電体基板に設けられた複数のビアホールを介してグランド配線と金属ベース(グランドプレーン)とが電気的に接続された伝送線路(グランド付コプレナ構造)において、高周波パッケージのキャビティの縁部からビアホールが配置された位置までのグランド配線の長さによって高周波特性がどのように変化するかシミュレーションによって調査した。
図8及び図9にはその伝送線路の平面図が示されており、誘電体基板12の上に信号配線30とそれを挟むように配置された2本のグランド配線32a,32bとが形成されており、各グランド配線32a、32bは誘電体基板12に設けられた複数のビアホールV1を介して下側の金属ベース(不図示)に電気接続されている。
モデル1の伝送線路は、図8に示すように、高周波パッケージのキャビティの縁部Eから最初のビアホールV1が配置された位置までのグランド配線32a、32bの長さWが1.25mmの場合である。
また、モデル2の伝送線路は、図9に示すように、高周波パッケージの縁部EにビアホールVが形成されており、高周波パッケージの縁部Eから最初のビアホールV1が配置された位置までにグランド配線32a,32bが存在しない場合である。つまり、本実施形態の半導体装置2では、前述したように金属ベース10の凸状電極10a〜10dが図9のキャビティの縁部Eに設けられたビアホールV1に相当するので、モデル2は、実質的に本実施形態の半導体装置の構成と同じであると想定している。モデル1及び2において、ビアホールVのピッチは0.625mmとした。
図10及び図11にはモデル1及び2でのSパラメータ特性がそれぞれ示されている。図10に示すように、モデル1の伝送線路の場合(キャビティの縁部EとビアホールV1との間にグランド配線32a,32bが存在する場合)は、S11(反射特性)で示されているように20GHz付近で反射が顕著になってカットオフ周波数を生じ、S21(透過特性)も十分とはいえず、広い高周波帯域に対応するのは困難である。
これに対して、図11に示すように、モデル2の伝送線路の場合(キャビティの縁部EとビアホールV1との間にグランド配線32a,32bが存在しない場合(本実施形態に相当))では、S11(反射特性)で示されているように広い高周波帯域において反射がほとんどなく、またS21(透過特性)も十分であり、広い高周波帯域に対応できるようになる。
本実施形態の半導体装置2では、キャビティCの側面近傍に金属ベース10の凸状電極10a〜10dを突出させて配置し、その凸状電極10a〜10dを金属ベース10(グランドプレーン)に繋がる電極として利用している。このため、誘電体基板12の上にグランド配線が配置されない構成となるので、上記したシミュレーション結果のように、広い高周波帯域で反射ノイズを低減させることができ、広い高周波帯域で使用することが可能となる。このように、本実施形態の半導体装置では、グランドラインを要する高周波用途の半導体素子と高周波パッケージとにおけるマイクロストリップ伝送線路の接続を特性よく行うことができる。
1…高周波パッケージ、2…半導体装置、10…金属ベース、10a〜10d…凸状電極、12…誘電体基板、12a…開口部、12x,12y…突起部、14a〜14d…差込用開口部、16a,16b…信号配線、18a〜18d…ワイヤ、20…半導体素子、20a…信号電極、20b…グランド電極、22…キャップ、24a、24b…外部接続端子、S1,S2…側面、C…キャビティ。
Claims (8)
- 上側に突出する凸状電極を備えた金属ベースと、
前記金属ベース上にキャビティを構成するための開口部を備えた誘電体基板であって、前記開口部の側面近傍に前記金属ベースの前記凸状電極が差し込まれた状態で前記金属ベースの上に固着された前記誘電体基板とを有することを特徴とする高周波パッケージ。 - 前記誘電体基板の開口部の側面には、内側に突出する突出部が設けられており、前記金属ベースの前記凸状電極は、前記突出部の側面と前記開口部の側面とで画定される差込用開口部に差し込まれていることを特徴とする請求項1に記載の高周波パッケージ。
- 前記誘電体基板の開口部は四角状であって、前記開口部の対向する一対の側面の各中央部に前記突出部がそれぞれ設けられることで前記開口部の一対の側面の近傍に4つの前記差込用開口部が画定されており、前記金属ベースの4つの前記凸状電極が前記誘電体基板の前記4つの差込用開口部にそれぞれ差し込まれていることを特徴とする請求項2に記載の高周波パッケージ。
- 前記金属ベースの凸状電極の高さは、前記誘電体基板の厚みと略同一であることを特徴とする請求項1乃至3のいずれか一項に記載の高周波パッケージ。
- 前記誘電体基板の前記開口部の側面から突出する前記突起部の先端面は、前記金属ベースの前記凸状電極の側面と同一面を形成する位置に配置されていることを特徴とする請求項2又は3に記載の高周波パッケージ。
- 請求項1乃至5のいずれか一項に記載の高周波パッケージと、
前記誘電体基板の上に形成された信号配線と、
前記キャビティの底部に実装された半導体素子とを有し、
前記半導体素子は、前記信号配線と、グランドプレーンとして機能する前記金属ベースの前記凸状電極とに電気的に接続されていることを特徴とする半導体装置。 - 前記高周波パッケージは請求項3に記載のものであり、
前記信号配線は、前記誘電体基板の前記開口部の対向する一対の各側面に設けられた各突起部の上からそれぞれ外側に延在して形成されていることを特徴とする請求項6に記載の半導体装置。 - 前記半導体素子は、ワイヤによって前記信号配線及び前記金属ベースの前記凸状電極に接続されていることを特徴とする請求項6又は7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176037A JP2006351826A (ja) | 2005-06-16 | 2005-06-16 | 高周波パッケージ及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176037A JP2006351826A (ja) | 2005-06-16 | 2005-06-16 | 高周波パッケージ及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351826A true JP2006351826A (ja) | 2006-12-28 |
Family
ID=37647352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005176037A Withdrawn JP2006351826A (ja) | 2005-06-16 | 2005-06-16 | 高周波パッケージ及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351826A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11869857B2 (en) | 2018-12-11 | 2024-01-09 | Amosense Co., Ltd. | Semiconductor package component |
-
2005
- 2005-06-16 JP JP2005176037A patent/JP2006351826A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11869857B2 (en) | 2018-12-11 | 2024-01-09 | Amosense Co., Ltd. | Semiconductor package component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04328903A (ja) | 発振器及びその製造方法 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
WO2010006558A1 (zh) | 微型麦克风、微型麦克风的保护框架及其制造方法 | |
JP6633656B2 (ja) | 配線基板、光半導体素子パッケージおよび光半導体装置 | |
JPWO2018021209A1 (ja) | 半導体素子実装用基板および半導体装置 | |
US11013118B2 (en) | Electronic component mounting structure and method | |
JPH11214556A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP4500714B2 (ja) | 端子取付構造 | |
JP2001308660A (ja) | 高周波増幅器 | |
JP2006351826A (ja) | 高周波パッケージ及び半導体装置 | |
JP4183010B2 (ja) | 挿入実装型リレー用アダプタ基板およびそれを用いる表面実装型リレー | |
JPH09153696A (ja) | シールドケースを有する電子部品及びその製造方法 | |
JP5812671B2 (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 | |
US6151775A (en) | Multilayer circuit board and method of producing the same | |
JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
US6923671B2 (en) | Electric connection box | |
JP5709427B2 (ja) | 素子収納用パッケージおよびこれを備えた半導体装置 | |
JP2001257415A (ja) | 光半導体装置 | |
JP7206418B2 (ja) | 配線基体、半導体素子収納用パッケージ、および半導体装置 | |
JP4541273B2 (ja) | 回路モジュール | |
WO2022070856A1 (ja) | 配線基体および電子装置 | |
KR100356995B1 (ko) | 패드 결합 요홈이 형성된 회로기판 | |
JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
JP3879335B2 (ja) | シールド板構造 | |
JP3758002B2 (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |