JP2006349812A - Mother board, substrate for electrooptical apparatus and method of manufacturing thereof, electrooptical apparatus, and electronic apparatus - Google Patents
Mother board, substrate for electrooptical apparatus and method of manufacturing thereof, electrooptical apparatus, and electronic apparatus Download PDFInfo
- Publication number
- JP2006349812A JP2006349812A JP2005173479A JP2005173479A JP2006349812A JP 2006349812 A JP2006349812 A JP 2006349812A JP 2005173479 A JP2005173479 A JP 2005173479A JP 2005173479 A JP2005173479 A JP 2005173479A JP 2006349812 A JP2006349812 A JP 2006349812A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- substrate
- optical device
- signal lines
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、例えば液晶装置等の電気光学装置に用いられる電気光学装置用基板及びその製造方法並びにマザー基板の技術分野に関する。 The present invention relates to a substrate for an electro-optical device used in an electro-optical device such as a liquid crystal device, a method for manufacturing the same, and a technical field of a mother substrate.
液晶装置等の電気光学装置は、薄膜トランジスタ(Thin Film Transistor;以下「TFT」と称す。)等が形成されたTFTアレイ基板等の電気光学装置用基板を検査する工程と、TFTアレイ基板及び液晶等の電気光学素子を駆動するための対向電極が形成された対向基板間に液晶を封入する工程とを経て形成される。完成品である液晶装置が正常に作動するか否かの検査は、完成された液晶装置によって表示された画像が正しく表示されるか否かによって行われる。このような電気光学装置において、TFTアレイ基板に形成されたTFTの不具合がTFTアレイ基板を検査する工程で検出されなかった場合には、完成品である液晶装置に対して行う検査によって不具合が検出されることになる。 An electro-optical device such as a liquid crystal device includes a step of inspecting a substrate for an electro-optical device such as a TFT array substrate on which a thin film transistor (hereinafter referred to as “TFT”) is formed, a TFT array substrate, a liquid crystal, and the like. And a step of enclosing a liquid crystal between opposing substrates on which an opposing electrode for driving the electro-optical element is formed. The inspection of whether or not the finished liquid crystal device operates normally is performed based on whether or not the image displayed by the completed liquid crystal device is correctly displayed. In such an electro-optical device, if a defect of the TFT formed on the TFT array substrate is not detected in the process of inspecting the TFT array substrate, the defect is detected by the inspection performed on the liquid crystal device which is the finished product. Will be.
完成品である液晶装置で不具合が検出された場合の対応策として、液晶装置から液晶を抜き取った後、TFTアレイ基板を交換する或いは不具合箇所を修理する等の措置が考えられるが、電気光学装置を製造する際の歩留まりの低下及びコストの増大を考慮すると実質的にこれらの措置を採用することは難しい。加えて、TFTアレイ基板を形成した後の工程が無駄な工程となってしまい、液晶装置等の電気光学装置を製造する際の歩留まりの低下及びコストの増大を招く問題点がある。 As countermeasures when a defect is detected in the finished liquid crystal device, measures such as exchanging the TFT array substrate after repairing the liquid crystal from the liquid crystal device or repairing the defective part can be considered. These measures are practically difficult to adopt in view of a decrease in yield and an increase in cost when manufacturing the product. In addition, the process after forming the TFT array substrate becomes a useless process, and there is a problem in that the yield is reduced and the cost is increased when manufacturing an electro-optical device such as a liquid crystal device.
このような問題点を解決する手段の一つとして、例えば特許文献1は、画素アレイ内においてコンパレータに電気的に接続された2本の信号線及び走査線の全ての交差に対応して画素が配置されており、電気光学装置用基板を形成した段階で2つの画素に供給された電位情報を比較することによって画素に不良が生じているか否かを検査する技術を開示している。
As one means for solving such a problem, for example,
しかしながら、上述した特許文献1に開示された技術によれば、コンパレータは、検査に使用された後も電気光学装置用基板上に残ったままであり、電気光学装置用基板を小型化できないという技術的な問題がある。また、製造過程において、ウェハ上の相異なる電気光学装置用基板上の画素は、相異なるコンパレータによって、検査されるため、検査基準が相互に異なることとなってしまい、精度の高い検査をすることが困難になるという技術的な問題もある。
However, according to the technique disclosed in
本発明は、上述した従来の問題点に鑑みなされたものであり、例えば、電気光学装置用基板を小型化することができ、且つ、画素の良否を高い精度で検査することが可能なマザー基板、電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器を提供することを課題とする。 The present invention has been made in view of the above-described conventional problems. For example, a mother substrate capable of downsizing an electro-optical device substrate and inspecting pixel quality with high accuracy. It is an object of the present invention to provide an electro-optical device substrate, a manufacturing method thereof, an electro-optical device, and an electronic apparatus.
本発明の第1のマザー基板は、上記課題を解決するために、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備え、相互に間隙を隔てて平面配列された複数の電気光学装置用基板と、前記間隙における前記基板上に前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられており、前記複数の信号線に夫々接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路とを含む。 In order to solve the above problems, a first mother substrate of the present invention includes a plurality of scanning lines and a plurality of signal lines arranged on the substrate so as to intersect with each other in the pixel array region, and the plurality of the plurality of scanning lines. A plurality of pixel portions provided corresponding to intersections of the signal lines and the plurality of scanning lines, respectively, and a plurality of electro-optical device substrates arranged in a plane with a gap between each other; Each of the plurality of electro-optical device substrates is provided on the substrate so as to be at least partially separable, and is connected to the plurality of signal lines, and the quality of the pixel portion is determined via the plurality of signal lines. And a plurality of inspection circuits used for determination.
本発明の第1のマザー基板によれば、複数の電気光学装置用基板を含んでおり、例えば、スクライブ或いはダイシングによって切り出された各々の電気光学装置用基板と対向基板との間に液晶等の電気光学物質が狭持されることにより電気光学装置が形成される。その電気光学装置の動作時には、例えば信号線駆動回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Y−ドライバ回路或いは走査線駆動回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用の薄膜トランジスタ(以下、適宜「TFT」という。)は、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が可能である。 The first mother substrate of the present invention includes a plurality of electro-optical device substrates. For example, a liquid crystal or the like is provided between each electro-optical device substrate cut out by scribing or dicing and a counter substrate. An electro-optical device is formed by sandwiching the electro-optical material. During the operation of the electro-optical device, for example, an image signal is supplied to each pixel portion via a data line by a signal line driving circuit. At the same time, a scanning signal is supplied to each pixel portion via a scanning line by a Y-driver circuit or a scanning line driving circuit. For example, a thin film transistor for pixel switching (hereinafter referred to as “TFT” as appropriate) provided for each pixel portion has a gate connected to a scanning line, and selectively supplies an image signal to a pixel electrode in accordance with the scanning signal. To do. Accordingly, for example, by driving an electro-optical material such as liquid crystal sandwiched between the pixel electrode and the counter electrode in each pixel portion, active matrix driving is possible.
本発明では特に、複数の電気光学装置用基板の各々の複数の信号線に夫々接続され且つ複数の信号線を介して画素部の良否を夫々判定する際に用いられる複数の検査用回路を含んでいる。複数の検査用回路は、例えば、ある画素部から、対応する信号線を介して、出力される電位信号を基準信号と比較することにより画素部の良否を夫々判定する際に用いられる。画素部から出力される電位信号は、検査時に予め複数の画素部の全部又は一部に供給された検査信号が、画素部における電荷のリーク等の不具合の有無、即ち、画素部の良否を反映した結果として得られる信号である。基準信号は、例えば、外部から供給される基準となる信号であって、検査信号及び画素部から出力される電位信号を評価する際の基準となる。このような検査用回路によって、マザー基板或いはウェハ基板の状態で、複数の電気光学装置用基板の各々に設けられた複数の画素部の検査をすることが可能となる。即ち、製造工程における早い段階で、画素部の不具合を検出することができる。従って、例えば不具合を有する画素部を含む電気光学装置用基板を用いて電気光学装置を組み立ててしまう等の無駄な製造工程を省くことができ、製造コストの低減、品質の向上にもつながる。 In particular, the present invention includes a plurality of inspection circuits that are respectively connected to a plurality of signal lines of a plurality of electro-optical device substrates and used to judge the quality of the pixel portion through the plurality of signal lines. It is out. The plurality of inspection circuits are used, for example, when determining whether each pixel unit is good or bad by comparing a potential signal output from a certain pixel unit via a corresponding signal line with a reference signal. In the potential signal output from the pixel portion, the inspection signal supplied to all or a part of the plurality of pixel portions at the time of inspection reflects the presence or absence of defects such as charge leakage in the pixel portion, that is, the quality of the pixel portion. Is a signal obtained as a result. The reference signal is, for example, a reference signal supplied from the outside, and serves as a reference when evaluating the inspection signal and the potential signal output from the pixel unit. With such an inspection circuit, it is possible to inspect a plurality of pixel portions provided on each of the plurality of electro-optical device substrates in the state of a mother substrate or a wafer substrate. That is, a defect in the pixel portion can be detected at an early stage in the manufacturing process. Therefore, for example, useless manufacturing processes such as assembling an electro-optical device using an electro-optical device substrate including a defective pixel portion can be omitted, leading to reduction in manufacturing cost and improvement in quality.
更に、本発明では特に、基板上に、複数の電気光学装置用基板が、相互に間隙を隔てて平面配列されており、複数の検査用回路は、このような間隙における基板上に複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられている。よって、検査後或いは複数の電気光学装置基板をマザー基板からスクライブ或いはダイシングによって夫々切り出す際に、複数の検査用回路の各々の少なくとも一部を電気光学装置用基板から分断することにより、電気光学装置の小型化が可能となる。 Further, in the present invention, in particular, a plurality of electro-optical device substrates are arranged in a plane with a gap between each other, and the plurality of inspection circuits have a plurality of electric circuits on the substrate in such a gap. They are provided so as to be at least partially separable from the optical device substrate. Therefore, after the inspection or when the plurality of electro-optical device substrates are cut out from the mother substrate by scribing or dicing, respectively, at least a part of each of the plurality of inspection circuits is separated from the electro-optical device substrate. Can be reduced in size.
以上説明したように、本発明のマザー基板によれば、製造工程における早い段階で、画素部の不具合を検出することができると共に電気光学装置の小型化が可能となる。 As described above, according to the mother substrate of the present invention, it is possible to detect a defect in the pixel portion at an early stage in the manufacturing process and to reduce the size of the electro-optical device.
本発明の第2のマザー基板は、上記課題を解決するために、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備えた複数の電気光学装置用基板と、前記複数の電気光学装置用基板のうち2つの電気光学装置用基板を一組として構成される電気光学装置用基板の組に対応して夫々設けられており、同一の組に係る前記複数の信号線に対して共通に電気的に夫々接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路とを含む。 In order to solve the above problems, a second mother substrate of the present invention includes a plurality of scanning lines and a plurality of signal lines arranged on the substrate so as to intersect with each other in the pixel array region, and the plurality of signal lines. A plurality of electro-optical device substrates each having a plurality of pixel portions provided corresponding to intersections of signal lines and the plurality of scanning lines, and two electro-optics among the plurality of electro-optical device substrates The device substrate is provided corresponding to a set of electro-optic device substrates configured as a set, and is electrically connected to the plurality of signal lines in the same set in common, and And a plurality of inspection circuits used when determining the quality of the pixel portion via a plurality of signal lines.
本発明の第2のマザー基板によれば、複数の電気光学装置用基板を含んでおり、例えば、スクライブ或いはダイシングによって切り出された各々の電気光学装置用基板と対向基板との間に液晶等の電気光学物質が狭持されることにより電気光学装置が形成される。その電気光学装置の動作時には、例えば信号線駆動回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Y−ドライバ回路或いは走査線駆動回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用のTFTは、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が可能である。 The second mother substrate of the present invention includes a plurality of electro-optical device substrates, such as a liquid crystal between each electro-optical device substrate cut out by scribing or dicing and a counter substrate. An electro-optical device is formed by sandwiching the electro-optical material. During the operation of the electro-optical device, for example, an image signal is supplied to each pixel portion via a data line by a signal line driving circuit. At the same time, a scanning signal is supplied to each pixel portion via a scanning line by a Y-driver circuit or a scanning line driving circuit. For example, a pixel switching TFT provided for each pixel portion has a gate connected to a scanning line, and selectively supplies an image signal to a pixel electrode in accordance with the scanning signal. Accordingly, for example, by driving an electro-optical material such as liquid crystal sandwiched between the pixel electrode and the counter electrode in each pixel portion, active matrix driving is possible.
本発明では特に、複数の検査用回路が、複数の電気光学装置用基板のうち2つの電気光学装置用基板を一組として構成される電気光学装置用基板の組に対応して夫々設けられている。複数の検査用回路は、同一の組に係る複数の信号線に対して共通に電気的に夫々接続されており、複数の信号線と介して画素部の良否を夫々判定する。言い換えれば、検査用回路は、電気光学装置用基板の組毎に一つ設けられ、この一つの検査用回路によって、同一の組に係る電気光学装置基板の夫々の画素部の良否を判定する。即ち、検査用回路は、同一の組に係る電気光学装置用基板の各々によって共有されている。よって、検査用回路が共有されていない場合、即ち、一つの電気光学装置用基板に対応して一つの検査用回路が設けられている場合に比較して、検査用回路を設けるために必要となるマザー基板上の領域或いはスペースが少なくて済む。従って、マザー基板の一枚当たりに含むことができる電気光学装置用基板が多くなり、より多くの電気光学装置用基板を製造することができる。これにより、製造効率が向上し、製造コストの低減にもつながる。 In the present invention, in particular, a plurality of inspection circuits are provided corresponding to sets of electro-optical device substrates each including two electro-optical device substrates among the plurality of electro-optical device substrates. Yes. The plurality of inspection circuits are electrically connected in common to a plurality of signal lines in the same set, and determine the quality of the pixel portion through the plurality of signal lines. In other words, one inspection circuit is provided for each set of electro-optical device substrates, and the quality of each pixel portion of the electro-optical device substrate in the same set is determined by this one inspection circuit. That is, the inspection circuit is shared by each of the electro-optical device substrates in the same set. Therefore, it is necessary to provide the inspection circuit as compared with the case where the inspection circuit is not shared, that is, when one inspection circuit is provided corresponding to one electro-optical device substrate. Less area or space on the mother substrate is required. Accordingly, the number of substrates for electro-optical devices that can be included per one mother substrate is increased, and a larger number of substrates for electro-optical devices can be manufactured. Thereby, manufacturing efficiency improves and it leads also to reduction of manufacturing cost.
加えて、検査用回路は、電気光学装置用基板の組毎に一つ設けられ、同一の組に係る電気光学装置用基板の各々の画素部を一つの検査用回路によって、検査することができる。よって、組毎の2つの電気光学装置用基板については、同じ基準で検査することができることになる。仮に、2つの電気光学装置用基板の各々を別の検査用回路によって検査した場合には、検査用回路の違い、言い換えれば、検査基準の違いに起因して測定上の誤差或いは検査の精度の低下が生じてしまう。しかるに本発明によれば、同一の組に係る電気光学装置用基板の各々については、同じ基準で検査するので、電気光学装置用基板の各々に一つずつ検査用回路を設けて検査する場合に比較して、高い精度で検査することができる。 In addition, one inspection circuit is provided for each set of electro-optical device substrates, and each pixel portion of the electro-optical device substrate in the same set can be inspected by one inspection circuit. . Therefore, two electro-optical device substrates for each group can be inspected according to the same standard. If each of the two electro-optical device substrates is inspected by a separate inspection circuit, a measurement error or inspection accuracy caused by a difference in the inspection circuit, in other words, a difference in inspection standard. A drop will occur. However, according to the present invention, each of the electro-optical device substrates in the same set is inspected according to the same standard. Therefore, when an inspection circuit is provided on each of the electro-optical device substrates, the inspection is performed. In comparison, inspection can be performed with high accuracy.
以上説明したように、本発明の第2のマザー基板によれば、製造効率が向上し、製造コストの低減にもつながる。加えて、電気光学装置用基板の各々に一つずつ検査用回路を設けて検査する場合に比較して、高い精度で検査することができる。 As described above, according to the second mother substrate of the present invention, the manufacturing efficiency is improved and the manufacturing cost is reduced. In addition, it is possible to inspect with higher accuracy than in the case where an inspection circuit is provided on each of the electro-optical device substrates.
本発明の第2のマザー基板の一態様では、前記複数の電気光学装置用基板は、前記基板上で、相互に間隙を隔てて平面配列されており、前記複数の検査用回路は、前記間隙における前記基板上に、前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられている。 In one aspect of the second mother substrate of the present invention, the plurality of electro-optical device substrates are arranged in a plane on the substrate with a gap therebetween, and the plurality of inspection circuits include the gaps. Are provided so as to be at least partially separable from the plurality of electro-optical device substrates.
この態様によれば、複数の検査用回路は、例えばスクライブ或いはダイシングによって切断することにより、電気光学装置用基板から夫々分断可能である。よって、検査後或いは複数の電気光学装置基板をマザー基板から例えばスクライブ或いはダイシングによって夫々切り出す際に、複数の検査用回路の各々の少なくとも一部を電気光学装置用基板から分断することにより、電気光学装置の小型化が可能となる。 According to this aspect, the plurality of inspection circuits can be separated from the electro-optical device substrate by cutting, for example, by scribing or dicing. Therefore, after the inspection or when the plurality of electro-optical device substrates are cut out from the mother substrate by, for example, scribing or dicing, respectively, at least a part of each of the plurality of inspection circuits is separated from the electro-optical device substrate. The size of the apparatus can be reduced.
本発明の第2のマザー基板の他の態様では、前記複数の検査用回路は、前記複数の信号線のうち2本の信号線を一組として構成される複数の信号線の組毎に一つずつ電気的に接続された、前記画素部に供給された検査用の信号を増幅するための差動増幅回路である。 In another aspect of the second mother substrate of the present invention, the plurality of inspection circuits are provided for each set of a plurality of signal lines each including two signal lines of the plurality of signal lines. It is a differential amplifier circuit for amplifying inspection signals supplied to the pixel portion, which are electrically connected one by one.
この態様によれば、検査用回路は差動増幅回路である。具体的には、複数の信号線のうち2本の信号線を一組として構成される複数の信号線の組毎に一つずつ設けられており、検査時には、同一の組に係る信号線のうち一方の信号線を介して検査すべき画素部から差動増幅回路に電位信号が供給される。また、同一の組に係る信号線のうち他方の信号線を介して基準となる電位を有する基準信号が供給される。このように供給された電位信号及び基準信号の電位差は、差動増幅回路によって増幅される。このため、これらの信号の電位差が微小であっても、確実に画素部の良否の判定することができる。尚、増幅された信号は、例えば外部に設けられた、画素部の良否を判定するテスト回路等に供給されてもよい。 According to this aspect, the inspection circuit is a differential amplifier circuit. Specifically, one signal line is provided for each set of a plurality of signal lines each including two signal lines out of a plurality of signal lines. A potential signal is supplied to the differential amplifier circuit from the pixel portion to be inspected via one of the signal lines. Further, a reference signal having a reference potential is supplied through the other signal line among the signal lines in the same group. The potential difference between the potential signal and the reference signal supplied in this way is amplified by a differential amplifier circuit. For this reason, even if the potential difference between these signals is very small, the quality of the pixel portion can be reliably determined. Note that the amplified signal may be supplied to, for example, a test circuit that is provided outside and determines the quality of the pixel portion.
加えて、このような差動増幅回路は、2本の信号線と電気的に接続できれば、その電位差を増幅することができるので、同一の組に係る電気光学装置用基板の各々の複数の信号線に対して共通に電気的に接続し、共有化することが容易である。従って、一つの差動増幅回路によって、異なる2つの電気光学装置用基板の画素部を検査すること、即ち、一つの差動増幅回路を共有することを容易に実現することができる。 In addition, since such a differential amplifier circuit can amplify the potential difference if it can be electrically connected to two signal lines, a plurality of signals of each of the electro-optical device substrates in the same set can be amplified. It is easy to connect and share a common electrical line. Accordingly, it is possible to easily realize inspection of pixel portions of two different electro-optical device substrates, that is, sharing of one differential amplifier circuit, with one differential amplifier circuit.
本発明の第2のマザー基板の他の態様では、前記2つの電気光学装置用基板のうち一方の電気光学装置用基板は、前記基板上で平面的に見て、前記対応する検査用回路に対して、他方の電気光学装置用基板と対称に配置されている。 In another aspect of the second mother substrate of the present invention, one of the two electro-optical device substrates is planarly viewed on the substrate as the corresponding inspection circuit. On the other hand, it is arranged symmetrically with the other substrate for the electro-optical device.
この態様によれば、検査用回路及び電気光学装置用基板を効率的にマザー基板上の領域に配置することができる。よって、マザー基板の一枚当たりに含むことができる電気光学装置用基板が多くなり、より多くの電気光学装置用基板を製造することができる。これにより、製造効率が向上し、製造コストの低減にもつながる。 According to this aspect, the inspection circuit and the electro-optical device substrate can be efficiently arranged in the region on the mother substrate. Therefore, the number of substrates for electro-optical devices that can be included per one mother substrate is increased, and a larger number of substrates for electro-optical devices can be manufactured. Thereby, manufacturing efficiency improves and it leads also to reduction of manufacturing cost.
加えて、画素部と検査用回路との接続のための信号線を引き回す引回部分を短くすることができる。よって、引回部分が長いことによる配線容量の増加を防止することができる。従って、配線容量に伴う検査時の感度の低減、具体的には、例えば画素部における微小な電荷リーク等の不具合による電位信号の変化を検出することができなくなってしまうことを防止することができる。 In addition, a routing portion for routing a signal line for connection between the pixel portion and the inspection circuit can be shortened. Therefore, it is possible to prevent an increase in wiring capacity due to a long routing portion. Therefore, it is possible to reduce the sensitivity at the time of inspection due to the wiring capacitance, specifically, to prevent the change of the potential signal from being detected due to a defect such as a minute charge leak in the pixel portion, for example. .
上述した2つの電気光学装置用基板が相互に対称に配置されている態様では、前記複数の電気光学装置用基板は、前記複数の信号線を駆動するための信号線駆動回路を夫々備えており、前記一方の電気光学装置用基板に備えられた前記信号線駆動回路は、前記基板上で平面的に見て、前記対応する検査用回路に対して、前記他方の電気光学装置用基板に備えられた前記信号線駆動回路と対称に配置されていてもよい。 In the above aspect in which the two electro-optical device substrates are arranged symmetrically with each other, the plurality of electro-optical device substrates each include a signal line driving circuit for driving the plurality of signal lines. The signal line driving circuit provided on the one electro-optical device substrate is provided on the other electro-optical device substrate with respect to the corresponding inspection circuit when viewed in plan on the substrate. The signal line drive circuit may be arranged symmetrically.
このように構成すれば、同一の組に係る2つの電気光学装置用基板のいずれも、信号線駆動回路を途中に挟むことなく、検査用回路と電気的に接続することが可能である。よって、信号線駆動回路からの電気的な影響を低減することができる。また、配線を複雑化する必要もない。 With this configuration, any of the two electro-optical device substrates in the same set can be electrically connected to the inspection circuit without sandwiching the signal line driving circuit in the middle. Therefore, electrical influence from the signal line driver circuit can be reduced. Further, it is not necessary to make wiring complicated.
本発明の第2のマザー基板の他の態様では、前記基板上で平面的に見て、前記複数の電気光学装置用基板の各々と前記対応する検査用回路との間に配置されており、前記複数の信号線の途中に電気的に接続されたスイッチング素子と、該スイッチング素子のオン状態とオフ状態とを切り換える切換手段とを更に備える。 In another aspect of the second mother substrate of the present invention, when viewed in plan on the substrate, it is disposed between each of the plurality of electro-optical device substrates and the corresponding inspection circuit, The apparatus further includes a switching element electrically connected in the middle of the plurality of signal lines, and switching means for switching between the on state and the off state of the switching element.
この態様によれば、例えば画素部の良否を検査する際に、スイッチング素子をオン状態に切り換えることによって、電位信号を検査用回路に供給できるように複数の信号線を介して画素部及び検査用回路間を導通させることが可能である。スイッチング素子は、切換手段によってオン状態とオフ状態とが切り換えられる。電位信号を検査用回路に供給する際に、電位信号を検査用回路に供給するタイミングに合わせて信号線を検査用回路に供給できる。 According to this aspect, when inspecting the quality of the pixel unit, for example, by switching the switching element to the ON state, the pixel unit and the inspection unit are connected via the plurality of signal lines so that the potential signal can be supplied to the inspection circuit. It is possible to conduct between the circuits. The switching element is switched between an on state and an off state by the switching means. When the potential signal is supplied to the inspection circuit, the signal line can be supplied to the inspection circuit in accordance with the timing at which the potential signal is supplied to the inspection circuit.
上述したスイッチング素子及び切換手段を更に備えた態様では、前記複数の電気光学装置用基板は、前記基板上で、相互に間隙を隔てて平面配列されており、前記スイッチング素子及び前記切換手段は、前記間隙における前記基板上に、前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられてもよい。 In the aspect further including the switching element and the switching unit described above, the plurality of electro-optical device substrates are planarly arranged on the substrate with a gap therebetween, and the switching element and the switching unit include: Each of the plurality of electro-optical device substrates may be provided on the substrate in the gap so as to be at least partially separable.
このように構成すれば、スイッチング素子及び切換手段を電気光学装置用基板から分断することにより、電気光学装置の小型化が可能となる。 With this configuration, the electro-optical device can be reduced in size by separating the switching element and the switching unit from the electro-optical device substrate.
本発明の電気光学装置用基板は、上記課題を解決するために、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部と、該複数の画素部を検査する際に用いられ、前記基板の外に設けられた検査用回路と前記複数の信号線との電気的な接続を制御するために、前記複数の信号線に電気的に接続されたスイッチング素子と、該スイッチング素子のオン状態とオフ状態とを切り換える切換手段とを備える。 In order to solve the above problems, an electro-optical device substrate of the present invention includes a plurality of scanning lines and a plurality of signal lines disposed on the substrate so as to intersect with each other in the pixel array region, and the plurality of signal lines. A plurality of pixel portions provided corresponding to intersections of the signal lines and the plurality of scanning lines; an inspection circuit provided outside the substrate; and used for inspecting the plurality of pixel portions; In order to control the electrical connection with the plurality of signal lines, a switching element electrically connected to the plurality of signal lines and switching means for switching between the ON state and the OFF state of the switching element are provided.
本発明の電気光学装置用基板によれば、例えば、対向基板との間に液晶等の電気光学物質が狭持されることにより電気光学装置が形成される。その電気光学装置の動作時には、例えば信号線駆動回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Y−ドライバ回路或いは走査線駆動回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用のTFTは、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が可能である。 According to the electro-optical device substrate of the present invention, for example, an electro-optical device is formed by sandwiching an electro-optical material such as liquid crystal between the counter substrate and the counter substrate. During the operation of the electro-optical device, for example, an image signal is supplied to each pixel portion via a data line by a signal line driving circuit. At the same time, a scanning signal is supplied to each pixel portion via a scanning line by a Y-driver circuit or a scanning line driving circuit. For example, a pixel switching TFT provided for each pixel portion has a gate connected to a scanning line, and selectively supplies an image signal to a pixel electrode in accordance with the scanning signal. Accordingly, for example, by driving an electro-optical material such as liquid crystal sandwiched between the pixel electrode and the counter electrode in each pixel portion, active matrix driving is possible.
本発明では特に、該複数の画素部を検査する際に用いられ、前記基板の外に設けられた検査用回路と前記複数の信号線との電気的な接続を制御するために、前記複数の信号線に電気的に接続されたスイッチング素子と、該スイッチング素子のオン状態とオフ状態とを切り換える切換手段とを備えている。よって、スイッチング素子を介して画素部及び例えば画素部からの電位信号に基づいて検査を行う検査用回路を電気的に接続することにより、その製造工程の早い段階、即ち、例えばマザー基板に複数配列された状態で、画素部の不具合を検査することができる。また、スイッチング素子は、切換手段によってオン状態とオフ状態とが切り換えられる。よって、画素部からの電位信号を検査用回路に供給する際に、電位信号を検査用回路に供給するタイミングに合わせて信号線を検査用回路に供給できる。 Particularly in the present invention, the plurality of pixel portions are used for inspecting the plurality of pixel portions, and the plurality of signal lines are controlled in order to control electrical connection between the inspection circuit provided outside the substrate and the plurality of signal lines. A switching element electrically connected to the signal line; and switching means for switching the switching element between an on state and an off state. Therefore, by electrically connecting the pixel portion and the inspection circuit for performing inspection based on the potential signal from the pixel portion, for example, through the switching element, an early stage of the manufacturing process, for example, a plurality of arrays on the mother substrate In such a state, the defect of the pixel portion can be inspected. The switching element is switched between an on state and an off state by the switching means. Therefore, when the potential signal from the pixel portion is supplied to the inspection circuit, the signal line can be supplied to the inspection circuit in accordance with the timing at which the potential signal is supplied to the inspection circuit.
加えて、検査後にはスイッチング素子をオフ状態にしておくことで、例えば隣接する信号線がショート即ち電気的に短絡することを防止することができる。 In addition, by turning off the switching element after the inspection, for example, it is possible to prevent adjacent signal lines from being short-circuited, that is, electrically short-circuited.
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の電気光学装置用基板を備える。 In order to solve the above-described problems, an electro-optical device of the present invention includes the above-described substrate for an electro-optical device of the present invention.
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えているため、その製造工程の早い段階で、画素部の不具合を検査することができる。よって、製造効率が向上し、製造コストの低減にもつながる。 According to the electro-optical device of the present invention, since the electro-optical device substrate of the present invention described above is provided, it is possible to inspect defects in the pixel portion at an early stage of the manufacturing process. Therefore, the manufacturing efficiency is improved and the manufacturing cost is reduced.
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。 In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いたディスプレイ装置を実現することも可能である。このような電子機器は、上述した電気光学装置用基板を含んでいるため、製造効率が向上している。 Since the electronic apparatus of the present invention includes the above-described electro-optical device of the present invention, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, a view capable of performing high-quality image display. Various electronic devices such as a finder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as an electronic paper, an electron emission device (Field Emission Display and a Conduction Electron-Emitter Display), an electrophoretic device, and a display device using the electron emission device are realized. Is also possible. Since such an electronic apparatus includes the above-described electro-optical device substrate, the manufacturing efficiency is improved.
本発明の電気光学装置用基板の製造方法は、上記課題を解決するために、基板上に、画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部とを夫々備え、相互に間隙を隔てて平面配列された複数の電気光学装置用基板含むマザー基板から該複数の電気光学装置用基板を切り出すことより電気光学装置を製造する電気光学装置の製造方法であって、前記間隙における前記基板上に夫々設けられており、前記複数の信号線に接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路によって前記電気光学装置用基板を検査する検査工程と、前記間隙における前記基板と共に前記複数の検査用回路を前記電気光学装置用基板から少なくとも部分的に分断する分断工程とを含む。 In order to solve the above problems, a method for manufacturing a substrate for an electro-optical device of the present invention includes a plurality of scanning lines and a plurality of signal lines arranged on the substrate so as to intersect with each other in the pixel array region, A mother substrate including a plurality of electro-optical device substrates each including a plurality of pixel portions provided corresponding to intersections of the plurality of signal lines and the plurality of scanning lines, and arranged in a plane with a gap therebetween. The electro-optical device manufacturing method for manufacturing the electro-optical device by cutting the plurality of electro-optical device substrates from the substrate, each provided on the substrate in the gap, and connected to the plurality of signal lines And an inspection step of inspecting the electro-optic device substrate by a plurality of inspection circuits used when determining the quality of the pixel portion via the plurality of signal lines, and the plurality of the substrates together with the substrate in the gap. A test circuit and a dividing step of at least partially separated from the electro-optical device substrate.
本発明の電気光学装置用基板の製造方法によれば、例えば、電気光学装置用基板がマザー基板或いはウェハ基板に配列された状態、即ち、製造工程における早い段階で、画素部の良否を判定する複数の検査用回路によって複数の電気光学装置用基板の各々に設けられた複数の画素部を夫々検査する。よって、例えば不具合を有する画素部を含む電気光学装置用基板を用いて電気光学装置を組み立ててしまう等の無駄な製造工程を省くことができ、製造コストの低減、品質の向上にもつながる。 According to the method for manufacturing a substrate for an electro-optical device of the present invention, for example, the quality of the pixel unit is determined in a state where the substrate for the electro-optical device is arranged on a mother substrate or a wafer substrate, that is, at an early stage in the manufacturing process. The plurality of pixel portions provided on each of the plurality of electro-optical device substrates are respectively inspected by the plurality of inspection circuits. Therefore, for example, useless manufacturing processes such as assembling an electro-optical device using an electro-optical device substrate including a defective pixel portion can be omitted, leading to reduction in manufacturing cost and improvement in quality.
更に、検査後或いは複数の電気光学装置基板をマザー基板からスクライブ或いはダイシングによって夫々切り出す際に、複数の検査用回路の各々の少なくとも一部を電気光学装置用基板から分断することにより、電気光学装置の小型化が可能となる。 Further, after the inspection or when the plurality of electro-optical device substrates are cut out from the mother substrate by scribing or dicing, respectively, at least a part of each of the plurality of inspection circuits is separated from the electro-optical device substrate. Can be reduced in size.
本発明の電気光学装置用基板の製造方法の一の態様では、前記検査工程は、前記複数の信号線のうち2本の信号線を一組として構成される複数の信号線の組毎に一つずつ電気的に接続された差動増幅回路を含む前記検査用回路によって前記電気光学装置用基板を検査する工程を含む。 In an aspect of the method for manufacturing a substrate for an electro-optical device according to the aspect of the invention, the inspection step is performed for each set of a plurality of signal lines each including two signal lines among the plurality of signal lines. Inspecting the electro-optical device substrate by the inspection circuit including differential amplifier circuits electrically connected to each other.
この態様によれば、画素部の不具合、例えば画素部における電荷のリークが微小であっても、確実に画素部の良否を判定することができる。 According to this aspect, it is possible to reliably determine whether the pixel portion is good or bad even if the pixel portion has a defect, for example, charge leakage in the pixel portion is very small.
加えて、同一の組に係る電気光学装置用基板の各々の複数の信号線に対して共通に電気的に接続し、差動増幅回路を共有化することが容易である。よって、検査基準の違いに起因する測定上の誤差或いは検査精度の低下を防止することができる。 In addition, it is easy to commonly connect the plurality of signal lines of the electro-optical device substrates in the same set in common to share the differential amplifier circuit. Therefore, it is possible to prevent a measurement error or a decrease in inspection accuracy due to a difference in inspection standard.
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。 Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明のマザー基板に含まれる複数の電気光学装置用基板の一例として、TFTアレイ基板を挙げる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a TFT array substrate is taken as an example of a plurality of electro-optical device substrates included in the mother substrate of the present invention.
(第1実施形態)
先ず、図1及び図2を参照して、本実施形態に係るマザー基板に含まれるTFTアレイ基板を備えた液晶装置の全体構成について、説明する。ここに図1は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図2は、図1のH−H’線での断面図である。
(First embodiment)
First, the overall configuration of a liquid crystal device including a TFT array substrate included in the mother substrate according to the present embodiment will be described with reference to FIGS. FIG. 1 is a plan view showing the overall configuration of the liquid crystal device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.
図1及び図2において、本実施形態に係るマザー基板に含まれるTFTアレイ基板を備えた液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「画素アレイ領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
1 and 2, in the liquid crystal device including the TFT array substrate included in the mother substrate according to the present embodiment, the
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、本発明に係る「信号線駆動回路」の一例としてのX−ドライバ回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路110が額縁遮光膜53に覆われるようにして設けられている。また、Y−ドライバ回路(或いは走査線駆動回路)104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
In FIG. 1, a light-shielding frame light-shielding
TFTアレイ基板10上には、外部回接続端子102と、X−ドライバ回路101、Y−ドライバ回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
On the
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
In FIG. 2, on the
次に、図3を参照して、本実施形態に係るマザー基板の全体構成について説明する。ここに図3は、マザー基板上の任意の領域におけるTFTアレイ基板及び検査回路の配列を示すブロック図である。尚、図3では、説明のために必要となる主要な要素のみを示し、他の要素は省略している。 Next, the overall configuration of the mother substrate according to the present embodiment will be described with reference to FIG. FIG. 3 is a block diagram showing the arrangement of the TFT array substrate and the inspection circuit in an arbitrary region on the mother substrate. In FIG. 3, only main elements necessary for explanation are shown, and other elements are omitted.
図3において、マザー基板100は、複数のTFTアレイ基板10及び複数の検査回路4を含んでいる。
In FIG. 3, the
複数のTFTアレイ基板10は、基板上に相互に間隙を隔てて平面配列されている。具体的には、図3中、X方向及びY方向に夫々沿って配列されている。
The plurality of
複数の検査回路4は、後述するようにTFTアレイ基板10上の画像表示領域10aに設けられた画素電極9a等を含む画素部の良否を夫々判定するための回路である。複数の検査回路4は、複数のTFTアレイ基板10が形成する、図3中X方向に沿った間隙領域4aに夫々設けられている。更に、複数の検査回路4は、複数のTFTアレイ基板10のうち2つのTFTアレイ基板を一組として構成されるTFTアレイ基板10の組に対応して夫々設けられている。即ち、図3に示すように、TFTアレイ基板10A及びTFTアレイ基板10Bを一つの組として、その組毎に一つの検査回路4が設けられている。
As will be described later, the plurality of
次に、図4を参照して、TFTアレイ基板及び検査回路の回路構成について説明する。ここに図4は、任意のTFTアレイ基板10の組及びこれに対応する検査回路の電気的構成を示す回路図である。図5は、画素部の電気的な構成を示す回路図である。図6は、プルダウン回路の電気的な構成を示す回路図である。図7は、検査時に予め信号が供給された画素部の状態を示す概念図である。図8は、プルアップ回路の電気的な構成を示す回路図である。尚、TFTアレイ基板10A及びTFTアレイ基板10Bの回路構成は同様である。また、以下では、説明を簡便にするためにひとまず図中左側から見て走査線Gj(j=1、2、・・・、n;2以上の整数)の延びる方向に沿って奇数番目(即ち1番目、3番目、5番目、・・・)に配設された信号線Soi(i=1、2、・・・、m;mは2以上の整数)に対応して設けられた画素部を検査対象とし、偶数番目(0番目、2番目、4番目、・・・)に配設された信号線Sei(i=1、2、・・・、m;mは整数)を基準電位とする場合を前提に説明する。
Next, the circuit configuration of the TFT array substrate and the inspection circuit will be described with reference to FIG. FIG. 4 is a circuit diagram showing the electrical configuration of an arbitrary set of
図4において、本実施形態のTFTアレイ基板10(即ち、TFTアレイ基板10A又はTFTアレイ基板10B。以下、同じ。)は、Y−ドライバ回路104、X−ドライバ回路101、サンプリング回路110及び画素部70を備えている。
In FIG. 4, the
Y−ドライバ回路104は、画素部70の検査時において、スイッチング信号を走査線毎に順次供給する。ここで、スイッチング信号とは、画像を表示する際に画素部70に供給される画像表示用の走査信号とは異なる信号であり、予め画素部70に供給された後述する検査信号を画素部70から出力させるために画素部70が備えるスイッチング素子をオン状態に切り換えるための信号である。
The Y-
X−ドライバ回路101は、サンプリング回路110を構成するサンプリングスイッチ111にサンプリング信号を供給し、これらサンプリングスイッチ111をオン状態に切り換える。ここで、「サンプリング信号」とは、画像を表示する際にX−ドライバ回路101からサンプリング回路110に供給される信号とは異なり、後述する差動増幅回路15から出力された高電位信号或いは低電位信号を信号線Soi及びSei毎に外部のテスト回路に個別に出力するための信号である。
The
サンプリング回路110は、画素部70を検査する際に、電位信号を、検査対象となる画素部70が電気的に接続されている信号線Soi及びSeiに対応させて出力させ、画像信号供給線112を介して外部のテスト回路に高電位信号或いは低電位信号を出力する。
When the
画素部70は、画像表示領域10aに信号線Soi及びSeiと走査線Gjとの交差に対応して設けられている。
The
図5に示すように、画素部70は、TFT73、液晶素子72及び蓄積容量73を備えている。
As shown in FIG. 5, the
TFT71は、ソースが信号線Soi又はSeiに電気的に接続されており、ゲートが走査線Gjに電気的に接続されている。TFT71は、Y−ドライバ回路104から供給されるスイッチング信号によってオンオフが切り換えられる。画素部70は、電位信号を信号線Soiに出力すると共に第2電位信号を信号線Seiに出力する。液晶素子72は、TFTアレイ基板10及びTFTアレイ基板10に対応するように配置される対向基板間に注入される液晶と、この液晶を挟持する一対の電極を有している。蓄積容量73は、画像表示が行われる際に画素部70に供給された画像信号を一時的に保持し、複数の画素部70のアクティブマトリクス駆動を可能にする。
The
再び図4において、本実施形態のマザー基板では特に、検査回路4が、TFTアレイ基板10A及び10Bを一組として構成されるTFTアレイ基板10の組に対応して設けられている。
Referring back to FIG. 4, in particular, in the mother substrate of this embodiment, the
検査回路4は、複数の差動増幅回路15、第1駆動信号供給回路21、第2駆動信号供給回路22、TFT13p及び13n、本発明の「切換手段」の一例である接続回路26、スイッチング素子6、複数の信号線Soi、及び複数の信号線Seiを備えている。以下では、検査回路4とTFTアレイ基板10Aとの関係について説明する。尚、検査回路4とTFTアレイ基板10Bとの関係については、検査回路4とTFTアレイ基板10Aとの関係と同様である。
The
信号線Soi及びSeiは、画像表示領域10aから差動増幅回路15まで夫々複数本延在されており、差動増幅回路15の接続点So及びSeに夫々電気的に接続されている。信号線Soi及びSeiは、画像表示領域10aに設けられた複数の走査線Gj(j=1、2、・・・、n;nは2以上の整数)に交差するように画像表示領域10aの画像表示領域内に延在している。画像表示領域10aに設けられた画素部70は、信号線Soi及びSeiと複数の走査線Gjとの交差に合わせて配置され、信号線Soi及びSeiに電気的に接続されている。
A plurality of signal lines Soi and Sei are extended from the
接続回路26は、テスト回路接続ゲート端子を介してテスト回路と電気的に接続されたテスト信号供給線45と、プルダウン回路35とを備えている。テスト信号供給線45は、画素部70を検査する際に、テスト回路から供給された一系列のテスト信号をスイッチング素子6に供給する。プルダウン回路35は、テスト信号供給線45を介してスイッチング素子6に供給されるテスト信号が変動しないようにテスト信号供給線45の電位を安定化させる。
The
図6に示すように、プルダウン回路35は、電源VDDに電気的に接続されたゲート、アースされたソース、及びテスト信号供給線45に電気的に接続されたドレインを備えたTFT135を備えており、テスト信号が供給される際にテスト信号供給線45の電位が変動することを低減する。尚、プルダウン回路32もプルダウン回路35と同様の回路構成を有している。
As shown in FIG. 6, the pull-
再び図4において、スイッチング素子6は、信号線Soi及びSeiの各々の途中に設けられている。スイッチング素子6は、画素部70からみて差動増幅回路15に近い側に設けられており、信号線Soi及びSeiの各々の途中に電気的に接続された複数のTFT14を備えている。複数のTFT14は、画素部70を検査する際にテスト信号供給線45を介してテスト回路から供給されるテスト信号に応じて一括でオン状態に切り換えられる。これにより、信号線Soi及びSeiの各々を介して差動増幅回路15に供給される電位信号の供給路を確保でき、図5を参照して上述した画素部70に設けられたTFT71がオン状態に切り換えられていれば、各画素部70から各差動増幅回路15に信号線Soi及びSeiの各々を介して第1電位信号及び第2電位信号を一括で供給できる。
In FIG. 4 again, the switching
ここで、検査時において、複数の画素部70には、予め所定電位の検査信号及び基準信号が供給されている。本実施形態では、図7に示すように、信号線Soiに対応して設けられた画素部70には、基準電位としての中間電位(図7中、「M」と示す。)よりも高い電位(以下、適宜「HIGH電位」という。図7中「H」と示す。)の検査信号が供給され、信号線Seiに対応して設けられた画素部70には、中間電位の基準信号が供給される。本実施形態では、中間電位を電源VDDの電源電圧Vddの半分、即ちVdd/2とする。よって、画像表示領域10aにおいて、中間電位の信号が供給された画素部70の列とHIGH電位の信号が供給された画素部70の列が交互に配列された状態となる。
Here, at the time of inspection, an inspection signal and a reference signal having a predetermined potential are supplied to the plurality of
第1電位信号は、予め画素部70に供給されていた検査信号が画素部70から読み出された信号であり、画素部70に生じた不具合に応じて検査信号の電位、即ちHIGH電位と異なる電位で出力される。第2電位信号は、予め画素部70に供給されていた基準信号が画素部70から読み出された信号であり、第1電位信号と同時に信号線Seiを介して差動増幅回路15に供給される。第2電位信号、即ち基準信号の電位は、中間電位で出力される。中間電位とは、第1差動増幅回路15が第1電位信号の電位の高低を判定する際に比較対象となる基準電位である。尚、第1電位信号は、複数の画素部70の全部又は一部に供給された信号であり、第2電位信号は、外部から供給される信号であってもよい。この場合には、基準信号としての第2信号を外部から安定して供給することができるので、より確実に画素部70の良否を判定することが可能となる。
The first potential signal is a signal obtained by reading the inspection signal that has been supplied to the
第1駆動信号供給回路21は、第1駆動信号供給線41及びプルアップ回路31を備えている。第1駆動信号供給線41は、差動増幅回路15に電気的に接続されたTFT13pのゲートに電気的に接続されており、外部から供給された第1駆動信号SApEをTFT13pのゲートに供給する。第1駆動信号SApEは、差動増幅回路15を駆動するための駆動信号であり、後述するように差動増幅回路15は、接続点So及びSeの各々に入力される信号のうち高い電位を有する信号の電位をより高くし、低い信号の電位をより低くするセンスアンプとして機能する。TFT13pはpチャネル型のTFTであり、TFT13pは第1駆動信号SApEがゲートに供給されるとオン状態に切り換わり、電源VDDを差動増幅回路15の接続端子Spに供給する。
The first drive
図8に示すように、プルアップ回路31はゲートが接地されたpチャネル型のTFT131を備えている。TFT131は、第1差動増幅回路用第1駆動信号供給線41に電源VDDを供給する。
As shown in FIG. 8, the pull-up
第2駆動信号供給回路22は、第2駆動信号供給線42及びプルダウン回路32を備えている。第2駆動信号供給線42は、差動増幅回路15に電気的に接続されたTFT13nのゲートに電気的に接続されており、外部から供給された第2駆動信号SAnEをTFT13nのゲートに供給する。TFT13nはnチャネル型のTFTであり、第2駆動信号SAnEがゲートに供給されるとオン状態に切り換わり、電源VDDを差動増幅回路15に供給する。プルダウン回路32は、第2駆動信号供給線42の電位を維持する。
The second drive
差動増幅回路15は、信号線Soi及びSeiを一組とする信号線の組毎に一つずつ設けられている。スイッチング素子6がオン状態になった際に、第1及び第2電位信号が信号線Soi及びSeiの各々から差動増幅回路15の接続点So及びSeの各々に供給される。差動増幅回路15は、第1及び第2電位信号を比較することによって信号線Soi及びSeiの各々を介して、判定手段であるテスト回路に高電位信号又は低電位信号を出力する。
One
次に、図9を参照して、差動増幅回路の構成について詳細に説明する。図9は、差動増幅回路の電気的な構成を示す回路図である。 Next, the configuration of the differential amplifier circuit will be described in detail with reference to FIG. FIG. 9 is a circuit diagram showing an electrical configuration of the differential amplifier circuit.
図9において、差動増幅回路15は、pチャネル型のTFT51及び52と、nチャネル型のTFT53及び54とを備えた交差結合型の差動増幅回路である。より具体的には、TFT51及び52が電気的に直列に接続された直列回路と、TFT53及び54が電気的に直列に接続された直列回路とが電気的に並列に接続されている。TFT51のゲートが、TFT52及び54の接続点Soに電気的に接続されている。TFT52のゲートは、TFT51及び53の接続点Seに電気的に接続されている。TFT53のゲートは、TFT52及び54の接続点Soに電気的に接続されている。TFT54のゲートは、TFT51及び53の接続点Seに電気的に接続されている。接続点Soは、信号線Soiに電気的に接続されており、接続点Seは、信号線Seiに電気的に接続されている。TFT51及び52の接続点Spは、TFT13pのドレインに電気的に接続されている。TFT53及び54の接続点Snは、TFT13nのドレインに電気的に接続されている。
In FIG. 9, the
差動増幅回路15は、第1電位信号が第2電位信号より僅かに高い電位を有している場合には、第1電位信号に比べて電位が高められた高電位信号を信号線Soiを介して例えば判定手段としてのテスト回路に出力する。このように電位が高められた高電位信号によれば、第1電位信号の電位が第2電位信号の電位より高いことを明確にできる。差動増幅回路15は、第1電位信号が第2電位信号より僅かに低い電位を有している場合には、第1電位信号に比べて電位がより低くされた低電位信号を信号線Soiを介して出力する。このような低電位信号によれば、第1電位信号の電位が第2電位信号の電位より低いことを明確にできる。
When the first potential signal has a slightly higher potential than the second potential signal, the
信号線Seiを介して差動増幅回路15に供給される第2電位信号は、第1電位信号の電位を高くする或いは低くする際の基準となる基準電位である。第1電位信号は、信号線Soiに電気的に接続された画素部70に不具合が生じているか否か、即ち画素部70の良否を反映した信号であり、第2電位信号と第1電位信号との電位差は、これら信号線の配線容量によって変動する電位の大きさに比べて僅かな大きさである。差動増幅回路15は、第1電位信号の電位及び第2電位信号の高低関係が明確に判定できるように高電位信号又は低電位信号を出力する。
The second potential signal supplied to the
このように出力された高電位信号又は低電位信号に基づいて、例えば判定手段としてのテスト回路が画素部70に不具合が発生しているか否かを判定する。より具体的には、第1電位信号の元になる検査信号の電位が中間電位より高い場合に、差動増幅回路15から高電位信号が出力されれば信号線Soiに電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部70に不具合が発生していないとテスト回路は判定する。同様に第1電位信号のもとになる検査信号の電位が第2電位信号の電位より低い場合に、差動増幅回路15から低電位信号が出力されれば第1信号線に電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部70に不具合が発生していないとテスト回路は判定する。
Based on the high-potential signal or the low-potential signal output in this way, for example, a test circuit as a determination unit determines whether or not a defect has occurred in the
第1電位信号の基になる検査信号の電位が第2電位信号の電位より高い場合に差動増幅回路15から第1低電位信号が出力されれば、信号線Soiに電気的に接続された画素部70、即ち第1電位信号の基になる検査信号が供給された画素部70に何らかの不具合が発生しているとテスト回路は判定する。第1電位信号の基になる検査信号の電位が第2電位信号の電位より低い場合に差動増幅回路15から高電位信号が出力されれば信号線Soiに電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部70に何らかの不具合が発生しているとテスト回路は判定する。
If the first low potential signal is output from the
以上説明したように複数の差動増幅回路15を夫々含む複数の検査回路4によって複数のTFTアレイ基板が夫々備える複数の画素部70の良否を夫々判定することができる。
As described above, the plurality of
再び図4において、本実施形態では特に、検査回路4が、TFTアレイ基板10A及び10Bを一組として構成されるTFTアレイ基板10の組に対応して夫々設けられている。検査回路4を構成する複数の差動増幅回路15は、同一の組に係る複数の信号線に対して共通に電気的に夫々接続されている。即ち、TFTアレイ基板10Aが備える信号線Sei及びTFTアレイ基板10Bが備える信号線Seiは共通の差動増幅回路15の接続点Seに夫々接続されている。言い換えれば、検査回路4は、TFTアレイ基板10A及びTFTアレイ基板10Bの組毎に一つ設けられ、この一つの検査回路4によって、TFTアレイ基板10A及び10Bの各々の画素部70の良否を判定する。即ち、検査回路4は、TFTアレイ基板10A及び10Bによって共有されている。よって、検査回路4が共有されていない場合、即ち、一つのTFTアレイ基板10に対応して一つの検査回路4が設けられている場合に比較して、検査回路4を設けるために必要となるマザー基板上の領域或いはスペースが少なくて済む。従って、マザー基板の一枚当たりに含むことができるTFTアレイ基板10が多くなり、より多くのTFTアレイ基板10を製造することができる。これにより、製造効率が向上し、製造コストの低減にもつながる。
Referring again to FIG. 4, in the present embodiment, in particular, the
加えて、検査回路4は、TFTアレイ基板10A及び10Bの組毎に一つ設けられ、TFTアレイ基板10A及び10Bの各々の画素部70を一つの検査回路4によって、検査することができる。よって、TFTアレイ基板10A及び10Bの組毎の画素部70については、同じ基準で検査することができることになる。仮に、2つのTFTアレイ基板10A及び10Bの各々を別の検査回路4によって検査した場合には、検査回路4の違い、言い換えれば、検査基準の違いに起因して測定上の誤差或いは検査の精度の低下が生じてしまう。しかるに本実施形態のマザー基板100によれば、同一の組に係るTFTアレイ基板の各々については、同じ基準で検査するので、TFTアレイ基板10の各々に一つずつ検査回路4を設けて検査する場合に比較して、高い精度で検査することができる。
In addition, one
以上説明したように、本実施形態のマザー基板100によれば、製造効率が向上し、製造コストの低減にもつながる。加えて、複数のTFTアレイ基板10の各々に一つずつ検査用回路を設けて検査する場合に比較して、高い精度で検査することができる。
As described above, according to the
再び図4において、本実施形態では特に、複数の検査回路4、スイッチング素子6及び接続回路26は、例えばスクライブ或いはダイシングによって切断することにより、TFTアレイ基板10から夫々分断可能である。よって、検査後或いは複数のTFTアレイ基板10をマザー基板100から例えばスクライブ或いはダイシングによって夫々切り出す際に、複数の検査回路4、スイッチング素子6及び接続回路26の各々の少なくとも一部をTFTアレイ基板10から分断することにより、電気光学装置の小型化が可能となる。
Referring back to FIG. 4, particularly in this embodiment, the plurality of
次に、図10及び図11を夫々参照して、第1変形例及び第2変形例について説明する。ここに図10は、第1変形例に係る図4と同趣旨の回路図である。図11は、第2変形例に係る図3と同趣旨のブロック図である。 Next, a first modification and a second modification will be described with reference to FIGS. 10 and 11 respectively. FIG. 10 is a circuit diagram having the same concept as in FIG. 4 according to the first modification. FIG. 11 is a block diagram having the same concept as in FIG. 3 according to the second modification.
図10に第1変形例として示すように、複数のTFTアレイ基板10は、スイッチング素子6及び接続回路26を夫々備えていてもよい。即ち、マザー基板100から複数のTFTアレイ基板10を例えばスクライブ或いはダイシングにより切り出す際に、TFTアレイ基板10がスイッチング素子6及び接続回路26を備えるように、検査回路4だけを分断してもよい。このようにすれば、検査後にはスイッチング素子6をオフにしておくことで、例えば隣接する信号線がショート即ち電気的に短絡することを防止することができる。
As shown in FIG. 10 as a first modification, the plurality of
図11に第2変形例として示すように、本実施形態とは異なり、複数のTFTアレイ基板10の各々に検査回路4が設けられている場合にも、検査回路4の少なくとも一部をTFTアレイ基板10から分断することにより、電気光学装置の小型化が可能となる。
As shown in FIG. 11 as a second modified example, unlike the present embodiment, even when the
再び図3において、本実施形態では特に、マザー基板100は、2つのTFTアレイ基板10A及び10Bの組のうち一方のTFTアレイ基板10Aは、基板上で平面的に見て、対応する検査回路4に対して、他方のTFTアレイ基板10Bと対称に配置されている。よって、検査回路4及びTFTアレイ基板10を効率的にマザー基板100上の領域に配置することができる。よって、マザー基板100の一枚当たりに含むことができるTFTアレイ基板10が多くなり、より多くのTFTアレイ基板10を製造することができる。これにより、製造効率が向上し、製造コストの低減にもつながる。
Referring back to FIG. 3, particularly in the present embodiment, the
加えて、検査回路4及びTFTアレイ基板10をこのように配置することにより、画素部70と検査回路4との接続のための信号線を引き回す引回部分を短くすることができる。よって、引回部分が長いことによる配線容量の増加を防止することができる。従って、配線容量に伴う検査時の感度の低減、具体的には、例えば画素部70における微小な電荷リーク等の不具合による電位信号の変化を検出することができなくなってしまうことを防止することができる。
In addition, by arranging the
更に、本実施形態では特に、一方のTFTアレイ基板10Aに備えられたX−ドライバ回路101は、基板上で平面的に見て、対応する検査回路4に対して、他方のTFTアレイ基板10Bに備えられたX−ドライバ回路101と対称に配置されている。よって、同一の組に係る2つのTFTアレイ基板10A及び10Bのいずれも、X−ドライバ回路101を途中に挟むことなく、検査回路4と電気的に接続することが可能である。従って、X−ドライバ回路101からの電気的な影響を低減することができる。また、配線を複雑化する必要もない。
Further, particularly in the present embodiment, the
(電気光学装置用基板の製造方法)
次に、図12を参照して、本実施形態に係るTFTアレイ基板の製造方法について説明する。ここに図12は、本実施形態に係るTFTアレイ基板の製造方法の流れを示すフローチャートである。
(Method of manufacturing substrate for electro-optical device)
Next, a manufacturing method of the TFT array substrate according to the present embodiment will be described with reference to FIG. FIG. 12 is a flowchart showing the flow of the manufacturing method of the TFT array substrate according to this embodiment.
図12に示すように、本実施形態に係るTFTアレイ基板の製造方法によれば、先ず、マザー基板100を形成する基板上に画素部70、X−ドライバ回路101、Y−ドライバ回路101等の各種素子が形成されると共に、図3に示した間隙領域4aに複数の差動増幅回路15を含む検査回路4が形成される(ステップS10)。この際、各種素子はTFTアレイ基板10が形成されるべき領域に形成され、且つ、図3に示した如く、複数のTFTアレイ基板10は、TFTアレイ基板10A及び10Bの組が、間隙領域4aに対して対称になるように形成される。
As shown in FIG. 12, according to the manufacturing method of the TFT array substrate according to the present embodiment, first, the
次に、複数の検査回路4によって、複数のTFTアレイ基板10の各々が有することとなる画素部70の良否が検査される(ステップS20)。ここで、複数のTFTアレイ基板10がマザー基板100から切り出される前に、複数のTFTアレイ基板10が夫々備える画素部70の検査が行われるので、例えば不具合を有する画素部70を含むTFTアレイ基板10を用いて液晶装置を組み立ててしまう等の無駄な製造工程を省くことができ、製造コストの低減、品質の向上にもつながる。更に、検査は複数の差動増幅回路15をTFTアレイ基板10A及び10Bの組で共有して行われる、即ち、検査基準を共通にして行われるので、検査基準の違いに起因する測定上の誤差或いは検査精度の低下を防止することができる。
Next, the plurality of
次に、マザー基板100から、例えば、スクライブ或いはダイシングによって複数のTFTアレイ基板10が夫々切り出される(ステップS30)。この際、複数の検査回路4の各々の少なくとも一部をTFTアレイ基板10から分断することにより、液晶装置の小型化が可能となる。
Next, the plurality of
(電子機器)
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
(Electronics)
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図13は、プロジェクタの構成例を示す平面図である。この図13に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
First, a projector using this liquid crystal device as a light valve will be described. FIG. 13 is a plan view showing a configuration example of the projector. As shown in FIG. 13, a
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
Note that since light corresponding to the primary colors R, G, and B is incident on the
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図14は、このパーソナルコンピュータの構成を示す斜視図である。図14において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。
Next, an example in which the liquid crystal device is applied to a mobile personal computer will be described. FIG. 14 is a perspective view showing the configuration of this personal computer. In FIG. 14, the
さらに、液晶装置を、携帯電話に適用した例について説明する。図15は、この携帯電話の構成を示す斜視図である。図15において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
Further, an example in which the liquid crystal device is applied to a mobile phone will be described. FIG. 15 is a perspective view showing the configuration of this mobile phone. In FIG. 15, a
尚、図13から図15を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic devices described with reference to FIGS. 13 to 15, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Stations, videophones, POS terminals, devices equipped with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、DMD(Digital Micro mirror Device )等にも適用可能である。 In addition to the liquid crystal device described in the above embodiment, the present invention also includes a reflective liquid crystal device (LCOS) in which elements are formed on a silicon substrate, a plasma display (PDP), a field emission display (FED, SED), The present invention can also be applied to an organic EL display, DMD (Digital Micro mirror Device) and the like.
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うマザー基板、電気光学装置用基板及びその製造方法、並びに電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. An optical device substrate and a manufacturing method thereof, and an electro-optical device and an electronic apparatus are also included in the technical scope of the present invention.
9a…画素電極、4…検査回路、6…スイッチング素子、10…TFTアレイ基板、10a…画像表示領域、15…差動増幅回路、20…対向基板、25…プリチャージ回路、50…液晶層、70…画素部、73…蓄積容量、101…X−ドライバ回路、104…Y−ドライバ回路、110…サンプリング回路、
Soi、Sei…信号線
9a ... pixel electrode, 4 ... inspection circuit, 6 ... switching element, 10 ... TFT array substrate, 10a ... image display area, 15 ... differential amplifier circuit, 20 ... counter substrate, 25 ... precharge circuit, 50 ... liquid crystal layer, 70 ... Pixel unit, 73 ... Storage capacitor, 101 ... X-driver circuit, 104 ... Y-driver circuit, 110 ... Sampling circuit,
Soi, Sei ... signal lines
Claims (13)
前記間隙における前記基板上に前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられており、前記複数の信号線に夫々接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路と
を含むことを特徴とするマザー基板。 A plurality of scanning lines and a plurality of signal lines arranged on the substrate so as to intersect with each other in the pixel array region, and provided corresponding to the intersection of the plurality of signal lines and the plurality of scanning lines. A plurality of pixel units, and a plurality of electro-optical device substrates arranged in a plane with a gap between each other;
The pixel unit is provided on the substrate in the gap so as to be at least partially separable from the plurality of electro-optic device substrates, and is connected to the plurality of signal lines and through the plurality of signal lines. A mother board comprising: a plurality of inspection circuits that are used when judging the quality of each.
前記複数の電気光学装置用基板のうち2つの電気光学装置用基板を一組として構成される電気光学装置用基板の組に対応して夫々設けられており、同一の組に係る前記複数の信号線に対して共通に電気的に夫々接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路と
を含むことを特徴とするマザー基板。 A plurality of scanning lines and a plurality of signal lines arranged on the substrate so as to intersect with each other in the pixel array region, and provided corresponding to the intersection of the plurality of signal lines and the plurality of scanning lines. A plurality of electro-optical device substrates each having a plurality of pixel portions;
Among the plurality of electro-optic device substrates, the plurality of electro-optic device substrates are provided corresponding to a set of electro-optic device substrates, and the plurality of signals related to the same set are provided. And a plurality of inspection circuits that are respectively electrically connected in common to the lines and used to determine the quality of the pixel portion via the plurality of signal lines.
前記複数の検査用回路は、前記間隙における前記基板上に、前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられている
ことを特徴とする請求項2に記載のマザー基板。 The plurality of electro-optical device substrates are arranged in a plane on the substrate with a gap therebetween,
The mother substrate according to claim 2, wherein the plurality of inspection circuits are provided on the substrate in the gap so as to be at least partially separable from the plurality of electro-optical device substrates. .
前記一方の電気光学装置用基板に備えられた前記信号線駆動回路は、前記基板上で平面的に見て、前記対応する検査用回路に対して、前記他方の電気光学装置用基板に備えられた前記信号線駆動回路と対称に配置されていることを特徴とする請求項5に記載のマザー基板。 Each of the plurality of electro-optical device substrates includes a signal line driving circuit for driving the plurality of signal lines.
The signal line drive circuit provided on the one electro-optical device substrate is provided on the other electro-optical device substrate with respect to the corresponding inspection circuit when viewed in plan on the substrate. 6. The mother board according to claim 5, wherein the mother board is disposed symmetrically with the signal line driving circuit.
該スイッチング素子のオン状態とオフ状態とを切り換える切換手段と
を更に備えることを特徴とする請求項2から6のいずれか一項に記載のマザー基板。 When viewed in plan on the substrate, it is arranged between each of the plurality of electro-optical device substrates and the corresponding inspection circuit, and is electrically connected in the middle of the plurality of signal lines. A switching element;
The mother board according to any one of claims 2 to 6, further comprising switching means for switching between an on state and an off state of the switching element.
前記スイッチング素子及び前記切換手段は、前記間隙における前記基板上に、前記複数の電気光学装置用基板から少なくとも部分的に分断可能に夫々設けられている
ことを特徴とする請求項7に記載のマザー基板。 The plurality of electro-optical device substrates are arranged in a plane on the substrate with a gap therebetween,
The mother according to claim 7, wherein the switching element and the switching unit are provided on the substrate in the gap so as to be at least partially separable from the plurality of electro-optical device substrates. substrate.
画素アレイ領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、
該複数の信号線と前記複数の走査線との交差に対応して設けられた複数の画素部と、
該複数の画素部を検査する際に用いられ、前記基板の外に設けられた検査用回路と前記複数の信号線との電気的な接続を制御するために、前記複数の信号線に電気的に接続されたスイッチング素子と、
該スイッチング素子のオン状態とオフ状態とを切り換える切換手段と
を備えたことを特徴とする電気光学装置用基板。 On the board
A plurality of scanning lines and a plurality of signal lines arranged to cross each other in the pixel array region;
A plurality of pixel portions provided corresponding to intersections of the plurality of signal lines and the plurality of scanning lines;
The plurality of signal lines are electrically connected to the plurality of signal lines in order to control the electrical connection between the plurality of signal lines and the inspection circuit provided outside the substrate. A switching element connected to
A substrate for an electro-optical device, comprising: switching means for switching between an on state and an off state of the switching element.
前記間隙における前記基板上に夫々設けられており、前記複数の信号線に接続され且つ前記複数の信号線を介して前記画素部の良否を夫々判定する際に用いられる複数の検査用回路によって前記電気光学装置用基板を検査する検査工程と、
前記間隙における前記基板と共に前記複数の検査用回路を前記電気光学装置用基板から少なくとも部分的に分断する分断工程と
を含む電気光学装置用基板の製造方法。 A plurality of scanning lines and a plurality of signal lines arranged on the substrate so as to intersect with each other in the pixel array region, and provided corresponding to the intersection of the plurality of signal lines and the plurality of scanning lines. An electro-optical device for manufacturing an electro-optical device by cutting out a plurality of electro-optical device substrates from a mother substrate including a plurality of electro-optical device substrates each having a plurality of pixel portions and arranged in a plane with a gap therebetween A device manufacturing method comprising:
The plurality of inspection circuits are provided on the substrate in the gap, respectively, and are connected to the plurality of signal lines and used to determine the quality of the pixel portion through the plurality of signal lines. An inspection process for inspecting an electro-optical device substrate;
A dividing step of at least partially dividing the plurality of inspection circuits together with the substrate in the gap from the electro-optical device substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173479A JP4945930B2 (en) | 2005-06-14 | 2005-06-14 | Mother board, substrate for electro-optical device and method for manufacturing the same, electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173479A JP4945930B2 (en) | 2005-06-14 | 2005-06-14 | Mother board, substrate for electro-optical device and method for manufacturing the same, electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006349812A true JP2006349812A (en) | 2006-12-28 |
JP4945930B2 JP4945930B2 (en) | 2012-06-06 |
Family
ID=37645773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005173479A Expired - Fee Related JP4945930B2 (en) | 2005-06-14 | 2005-06-14 | Mother board, substrate for electro-optical device and method for manufacturing the same, electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4945930B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008170941A (en) * | 2007-01-15 | 2008-07-24 | Samsung Sdi Co Ltd | Substrate testing device and method thereof |
KR100864885B1 (en) * | 2007-01-08 | 2008-10-22 | 삼성에스디아이 주식회사 | Array substrate for organic light emitting diode display |
JP2010145948A (en) * | 2008-12-22 | 2010-07-01 | Sharp Corp | Display device, electronic apparatus and method for selecting display device |
KR20170080197A (en) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | Display device |
JP2020012869A (en) * | 2018-07-13 | 2020-01-23 | 株式会社ジャパンディスプレイ | Display device and substrate of display device |
CN112987352A (en) * | 2021-03-02 | 2021-06-18 | 深圳市华星光电半导体显示技术有限公司 | Testing device and testing method for array substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000180885A (en) * | 1998-12-17 | 2000-06-30 | Toshiba Corp | Array substrate and its inspection method |
JP2000304796A (en) * | 1999-04-20 | 2000-11-02 | Seiko Epson Corp | Method for inspecting substrate for electro-optical device, substrate for electro-optical device, electro- optical device, electronic equipment |
JP2002124554A (en) * | 2000-10-18 | 2002-04-26 | Matsushita Electric Ind Co Ltd | Manufacturing method of thin-film transistor array |
JP2002296620A (en) * | 2001-03-30 | 2002-10-09 | Fujitsu Ltd | Liquid crystal display device |
-
2005
- 2005-06-14 JP JP2005173479A patent/JP4945930B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000180885A (en) * | 1998-12-17 | 2000-06-30 | Toshiba Corp | Array substrate and its inspection method |
JP2000304796A (en) * | 1999-04-20 | 2000-11-02 | Seiko Epson Corp | Method for inspecting substrate for electro-optical device, substrate for electro-optical device, electro- optical device, electronic equipment |
JP2002124554A (en) * | 2000-10-18 | 2002-04-26 | Matsushita Electric Ind Co Ltd | Manufacturing method of thin-film transistor array |
JP2002296620A (en) * | 2001-03-30 | 2002-10-09 | Fujitsu Ltd | Liquid crystal display device |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100864885B1 (en) * | 2007-01-08 | 2008-10-22 | 삼성에스디아이 주식회사 | Array substrate for organic light emitting diode display |
JP2008170941A (en) * | 2007-01-15 | 2008-07-24 | Samsung Sdi Co Ltd | Substrate testing device and method thereof |
JP2010145948A (en) * | 2008-12-22 | 2010-07-01 | Sharp Corp | Display device, electronic apparatus and method for selecting display device |
KR20170080197A (en) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | Display device |
KR102468141B1 (en) | 2015-12-31 | 2022-11-16 | 엘지디스플레이 주식회사 | Display device |
JP2020012869A (en) * | 2018-07-13 | 2020-01-23 | 株式会社ジャパンディスプレイ | Display device and substrate of display device |
JP7096721B2 (en) | 2018-07-13 | 2022-07-06 | 株式会社ジャパンディスプレイ | Display device |
CN112987352A (en) * | 2021-03-02 | 2021-06-18 | 深圳市华星光电半导体显示技术有限公司 | Testing device and testing method for array substrate |
Also Published As
Publication number | Publication date |
---|---|
JP4945930B2 (en) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194382B2 (en) | Electro-optical device and electronic apparatus | |
JP5428299B2 (en) | Electro-optical device and electronic apparatus | |
KR101562394B1 (en) | Electro-optical device and electronic apparatus | |
JP5228424B2 (en) | Electro-optical device and electronic apparatus | |
KR101532438B1 (en) | Electro-optical device and electronic apparatus | |
JP5233080B2 (en) | Electro-optical device and electronic apparatus | |
JP2010078942A (en) | Electrooptical device and electronic equipment | |
US7532295B2 (en) | Electro-optical device and electronic apparatus including the same | |
JP4945930B2 (en) | Mother board, substrate for electro-optical device and method for manufacturing the same, electro-optical device and electronic apparatus | |
JP5104176B2 (en) | Electro-optical device and electronic apparatus | |
JP2007140479A (en) | Electro-optical device and electronic apparatus | |
JP2007183192A (en) | Testing method, testing circuit, electrooptic device-use substrate, and electrooptic device | |
JP4207768B2 (en) | Electro-optical device and electronic apparatus | |
JP2007003982A (en) | Electrooptical apparatus and electronic equipment | |
KR100827261B1 (en) | Electro-optical device and electronic apparatus including the same | |
JP2007072249A (en) | Electro-optical device and electronic equipment | |
JP2006343617A (en) | Electrooptical device and electronic appliance | |
JP2007219354A (en) | Electro-optical device and its driving method, and electronic equipment | |
JP2012108299A (en) | Electro-optical device and electronic apparatus | |
JP2007139955A (en) | Electrooptical apparatus and electronic apparatus with the same | |
JP2006349985A (en) | Substrate for electrooptical apparatus, electrooptical apparatus with same, and electronic apparatus | |
JP5050891B2 (en) | Electro-optical device and electronic apparatus | |
JP2006323044A (en) | Substrate for electrooptical apparatus, electrooptical apparatus with same, and electronic apparatus | |
JP2007133060A (en) | Electrooptical apparatus and electronic equipment with the same | |
JP2007156432A (en) | Electrooptical apparatus and electronic apparatus provided with same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |