JP2007003982A - Electrooptical apparatus and electronic equipment - Google Patents

Electrooptical apparatus and electronic equipment Download PDF

Info

Publication number
JP2007003982A
JP2007003982A JP2005186156A JP2005186156A JP2007003982A JP 2007003982 A JP2007003982 A JP 2007003982A JP 2005186156 A JP2005186156 A JP 2005186156A JP 2005186156 A JP2005186156 A JP 2005186156A JP 2007003982 A JP2007003982 A JP 2007003982A
Authority
JP
Japan
Prior art keywords
data line
analog buffer
inspection
data lines
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005186156A
Other languages
Japanese (ja)
Inventor
Kazuya Nakayama
和也 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005186156A priority Critical patent/JP2007003982A/en
Publication of JP2007003982A publication Critical patent/JP2007003982A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To easily find a defective pixel in a small-sized panel of an electrooptical apparatus, such as, for example, a liquid crystal device. <P>SOLUTION: The electrooptical apparatus includes a plurality of scanning lines and a plurality of data lines which are wired in pixel array regions on a substrate, a plurality of pixel sections which are disposed in correspondence to the intersections of the plurality of scanning lines and the plurality of data lines, a plurality of analog buffers which are disposed by one each in correspondence to every data line group defining N (N is a natural number of 2 or higher) data lines of the plurality of the data lines as one group and amplify the potential of inspection signals supplied from the pixel sections via the data lines. Further, the apparatus includes a data line selecting means for electrically connecting one data line to be inspected among the N data lines selectively to the one corresponding analog buffer for every data line group and an analog buffer selecting means for selecting the output from the one analog buffer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置及びこれを備えた電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus including the same.

従来、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。TFT(Thin Film Transistor)等を用いた液晶表示装置は、TFT基板と対向基板を貼り合せて、その基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するかの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって正しくデータが表示されるか、欠陥画素の有無のチェックが行われている。   Conventionally, display devices such as liquid crystal devices are widely used in devices such as mobile phones and projectors. 2. Description of the Related Art A liquid crystal display device using a TFT (Thin Film Transistor) or the like is configured by adhering a TFT substrate and a counter substrate and sealing liquid crystal between the substrates. In general, an inspection of whether a manufactured liquid crystal device operates normally is performed on a finished product. For example, a predetermined image signal is input to the liquid crystal device as display data, and is projected, displayed, or the like to check whether the data is correctly displayed or whether there is a defective pixel.

しかし、完成品について検査を行う方法は、製造工程の管理面から見ると、好ましくない。理由は、基板の製造工程後に不良品が発見されるので、不良品の発見が遅れてしまうからである。   However, the method of inspecting a finished product is not preferable from the viewpoint of manufacturing process management. The reason is that a defective product is found after the substrate manufacturing process, so that the detection of the defective product is delayed.

このため、工程管理への不良発見がフィードバックされるまでの時間が長くなる。その結果、歩留まり低下期間が長期化し、製造コストが上昇するからである。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでに期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。更に、製品完成後は、いわゆるリペア、即ち不良個所の修理が困難である。   For this reason, the time until failure detection for process management is fed back becomes longer. As a result, the yield reduction period becomes longer and the manufacturing cost increases. Also, in the case of a prototype, since the period of time from the evaluation of the prototype to the feedback to the design is prolonged, the development period is prolonged and the development cost is increased. Furthermore, after the product is completed, so-called repair, that is, repair of a defective portion is difficult.

そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。   Therefore, it is desired to find a defect, particularly a defective pixel of a display device, in the manufacturing process of the substrate.

そのような検査方法の一つとして、例えば特許文献1では、液晶素子を有する大型パネルにおける、アナログバッファを用いた画素の検査方法が提案されている。   As one of such inspection methods, for example, Patent Document 1 proposes a pixel inspection method using an analog buffer in a large panel having a liquid crystal element.

特開2003−114658号公報JP 2003-114658 A

しかしながら、特許文献1に示された検査方法では、画素信号を読み出すためのアナログバッファがデータ線1本に付き1個必要である。よって、基板上にアナログバッファを1個設けるために必要な領域の面積は、データ線の本数分だけ必要となる。このため、特許文献1に示された検査方法は、大型パネルには適用可能ではあるが、基板上の面積が狭い小型の電気光学装置における画素の検査には適していないという技術的な問題点がある。   However, in the inspection method disclosed in Patent Document 1, one analog buffer for reading out a pixel signal is required for each data line. Therefore, the area required for providing one analog buffer on the substrate is as much as the number of data lines. For this reason, the inspection method disclosed in Patent Document 1 is applicable to a large panel, but is not suitable for inspection of a pixel in a small electro-optical device having a small area on the substrate. There is.

本発明は、例えば上述した問題点に鑑みなされたものであり、小型パネルにおいても欠陥画素の発見を容易に行うことができる電気光学装置及びそのような電気光学装置を具備してなる各種電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and an electro-optical device capable of easily finding a defective pixel even in a small panel and various electronic apparatuses including such an electro-optical device. It is an issue to provide.

本発明の電気光学装置は、上記課題を解決するために、基板上の画素アレイ領域に配線された複数の走査線及び複数のデータ線と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数の画素部と、前記複数のデータ線のうち相隣接するN本(但し、Nは2以上の自然数)のデータ線を1群とするデータ線群毎に対応して1つずつ設けられると共に、前記画素部から前記データ線を介して供給される検査信号の電位を増幅する複数のアナログバッファと、前記データ線群毎に、前記N本のデータ線のうち検査すべき一のデータ線を選択的に、前記複数のアナログバッファのうち対応する一のアナログバッファに電気的に接続するデータ線選択手段と、前記一のアナログバッファからの出力を選択するアナログバッファ選択手段とを備える。   In order to solve the above-described problem, an electro-optical device according to an aspect of the invention crosses a plurality of scanning lines and a plurality of data lines wired in a pixel array region on a substrate, and the plurality of data lines and the plurality of scanning lines. And a plurality of pixel portions provided corresponding to each of the data lines, and N data lines adjacent to each other (where N is a natural number of 2 or more) among the plurality of data lines. A plurality of analog buffers for amplifying the potential of a test signal supplied from the pixel portion via the data line, and a test among the N data lines for each data line group. A data line selection means for selectively connecting one data line to be electrically connected to a corresponding one of the plurality of analog buffers, and an analog buffer selection for selecting an output from the one analog buffer. And means.

本発明の電気光学装置によれば、その動作時には、例えばX−ドライバ回路により画像信号が、データ線を介して各画素部に供給される。これと共に、Y−ドライバ回路により走査線を介して走査信号が各画素部に供給される。画素部毎に設けられた例えば画素スイッチング用の薄膜トランジスタ(以下、適宜「TFT」という。)は、走査線にゲートが接続されており、走査信号に応じて画像信号を画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が可能である。この際、蓄積容量によって、画素部における電位保持特性が向上し、表示の高コントラスト化が可能となる。   According to the electro-optical device of the present invention, during the operation, an image signal is supplied to each pixel unit via the data line by, for example, an X-driver circuit. At the same time, a scanning signal is supplied to each pixel unit via the scanning line by the Y-driver circuit. For example, a thin film transistor for pixel switching (hereinafter referred to as “TFT” as appropriate) provided for each pixel portion has a gate connected to a scanning line, and selectively supplies an image signal to a pixel electrode in accordance with the scanning signal. To do. Accordingly, for example, by driving an electro-optical material such as liquid crystal sandwiched between the pixel electrode and the counter electrode in each pixel portion, active matrix driving is possible. At this time, the storage capacitor improves the potential holding characteristic in the pixel portion, and the display can have high contrast.

本発明では特に、複数のデータ線のうち相隣接するN本のデータ線を1群とするデータ線群毎に対応して1つずつ設けられると共に、画素部からデータ線を介して供給される検査信号の電位を増幅する複数のアナログバッファを備える。アナログバッファは、電気光学装置の動作時に先立って行われる検査時に、検査信号を増幅するために用いられる。尚、このような検査は、電気光学装置で一対の基板が貼り合わされる前段階である、例えば、素子アレイ基板、素子基板又はTFTアレイ基板などと称される基板が完成した段階で好ましくは実施される。   In the present invention, in particular, one data line group is provided corresponding to each data line group including N data lines adjacent to each other among a plurality of data lines, and supplied from the pixel portion via the data lines. A plurality of analog buffers for amplifying the potential of the inspection signal are provided. The analog buffer is used to amplify the inspection signal at the time of inspection performed prior to the operation of the electro-optical device. Such inspection is preferably performed before a pair of substrates are bonded to each other by the electro-optical device, for example, when a substrate called an element array substrate, an element substrate, or a TFT array substrate is completed. Is done.

より具体的には、この検査時には、例えば、先ず、画素部の蓄積容量に検査信号が供給される。   More specifically, at the time of this inspection, for example, first, an inspection signal is supplied to the storage capacitor of the pixel portion.

次に、画素部毎に設けられた画素スイッチング用のTFTがオフ状態にされる。   Next, the pixel switching TFT provided for each pixel portion is turned off.

次に、複数のデータ線の電位が0Vにされる、即ち電位が0Vであるリフレッシュ信号が供給され、リフレッシュされる。この際、画素スイッチング用のTFTはオフ状態であるので、画素部の蓄積容量に供給された検査信号はそのまま保持されている。   Next, a refresh signal is supplied to refresh the potentials of the plurality of data lines to 0 V, that is, the potential is 0 V. At this time, since the pixel switching TFT is in an OFF state, the inspection signal supplied to the storage capacitor of the pixel portion is held as it is.

次に、データ線群毎に、N本のデータ線のうち検査すべき一のデータ線が選択的に、複数のアナログバッファのうち対応する一のアナログバッファに、データ線選択手段によって、電気的に接続される。言い換えれば、データ線選択手段によって、複数のアナログバッファは、N本のデータ線のうち検査すべき一のデータ線とだけ夫々電気的に接続される。典型的には、データ線群毎に、N本のデータ線が、データ線の並び順に順次、検査すべき一のデータ線として対応する一のアナログバッファに接続される。尚、この際、画素スイッチング用のTFTは、すべてオフ状態のままである。   Next, for each data line group, one of the N data lines to be inspected is selectively transferred to the corresponding one of the plurality of analog buffers by the data line selecting means. Connected to. In other words, the plurality of analog buffers are electrically connected to only one data line to be inspected among the N data lines by the data line selection means. Typically, for each data line group, N data lines are sequentially connected to one corresponding analog buffer as one data line to be inspected in the order in which the data lines are arranged. At this time, all the pixel switching TFTs remain in the OFF state.

次に、複数のアナログバッファのうち一のアナログバッファが、検査すべき一のデータ線を介して画素部の検査を行うアナログバッファとしてアナログバッファ選択手段によって選択される。典型的には、複数のアナログバッファが当該複数のアナログバッファ或いは複数のデータ線の並び順に順次選択される。選択されたアナログバッファは、例えば基板上のパッド(PAD)或いは検査用に設けられた外部回路接続端子と電気的に接続される。そして、検査すべき一のデータ線が、基板上のパッドを介して、基板の外部に設けられた検査回路と、例えば検査用プローブを介して電気的に接続にされる。この際、検査すべき一のデータ線から基準出力信号が検査回路に出力される。尚、基準出力信号は、データ線に予め供給されたリフレッシュ信号が、例えばデータ線の配線容量の影響により変化した電位信号であり、通常0Vと僅かに異なる電位を有する。   Next, one of the plurality of analog buffers is selected by the analog buffer selection means as an analog buffer for inspecting the pixel portion via one data line to be inspected. Typically, the plurality of analog buffers are sequentially selected in the arrangement order of the plurality of analog buffers or the plurality of data lines. The selected analog buffer is electrically connected to, for example, a pad (PAD) on the substrate or an external circuit connection terminal provided for inspection. Then, one data line to be inspected is electrically connected to an inspection circuit provided outside the substrate via a pad on the substrate, for example, via an inspection probe. At this time, a reference output signal is output to the inspection circuit from one data line to be inspected. The reference output signal is a potential signal obtained by changing the refresh signal supplied in advance to the data line due to the influence of, for example, the wiring capacity of the data line, and usually has a potential slightly different from 0V.

次に、このように出力された基準出力信号の電位と基準電位の電位差が、例えば検査回路によって出力され、例えばメモリ等に記憶される。尚、基準電位は検査において基準となる任意の電位である。   Next, the potential difference between the potential of the reference output signal thus output and the reference potential is output by, for example, an inspection circuit and stored in, for example, a memory. The reference potential is an arbitrary potential that serves as a reference in the inspection.

次に、画素スイッチング用のTFTがオン状態にされ、蓄積容量に検査出力信号がデータ線に出力される。尚、検査出力信号とは、検査信号が蓄積容量等において放電等された結果を反映して出力される信号をいう。この際、検査出力信号はアナログバッファを介して検査回路へ出力される。出力された検査出力信号の電位と基準電位の電位差が、検査回路によって出力され、例えばメモリ等に記憶される。ここで、アナログバッファは、例えば、複数のインバータ回路から構成される増幅回路であり、検査出力信号を増幅する。尚、アナログバッファは、オペアンプ(差動増幅回路)を利用した構造であってもよいし、ソースフォロワ型であってもよい。その他の公知の構成の回路を自由に用いてもよい。   Next, the pixel switching TFT is turned on, and a test output signal is output to the data line in the storage capacitor. The inspection output signal is a signal that is output reflecting the result of discharge of the inspection signal in a storage capacitor or the like. At this time, the inspection output signal is output to the inspection circuit via the analog buffer. The potential difference between the potential of the output inspection output signal and the reference potential is output by the inspection circuit and stored in, for example, a memory. Here, the analog buffer is an amplifier circuit composed of a plurality of inverter circuits, for example, and amplifies the test output signal. The analog buffer may have a structure using an operational amplifier (differential amplifier circuit) or may be a source follower type. Other known circuit configurations may be used freely.

次に、基準出力信号の電位と基準電位の電位差及び検査出力信号の電位と基準電位の電位差に基づいて、検査回路によって、画素部の良否が判定される。例えば、基準出力信号の電位と基準電位の電位差及び検査出力信号の電位と基準電位の電位差が同じ電位差であれば、例えば画素部の蓄積容量或いは画素スイッチング用のTFTにリークが生じていると判定される。上述したように検査出力信号はアナログバッファによって増幅されているので、例えば画素部の蓄積容量或いは画素スイッチング用のTFTに生じたリークが微小であったとしても検出が可能である。   Next, the quality of the pixel portion is determined by the inspection circuit based on the potential difference between the potential of the reference output signal and the reference potential and the potential difference between the potential of the inspection output signal and the reference potential. For example, if the potential difference between the potential of the reference output signal and the reference potential and the potential difference between the potential of the inspection output signal and the reference potential are the same potential difference, for example, it is determined that a leak has occurred in the storage capacitor of the pixel unit or the pixel switching TFT. Is done. As described above, since the test output signal is amplified by the analog buffer, it can be detected even if the leakage generated in the storage capacitor of the pixel unit or the pixel switching TFT is very small.

以上のような検査は走査線毎及びデータ線毎に行われる。   The above inspection is performed for each scanning line and each data line.

本発明では特に、複数のアナログバッファは、複数のデータ線のうち相隣接するN本(但し、Nは2以上の自然数)のデータ線を1群とするデータ線群毎に対応して1つずつ設けられている。そして、検査時において、複数のアナログバッファは、N本のデータ線のうち検査すべき一のデータ線とだけ夫々電気的に接続され、複数のアナログバッファのうち一のアナログバッファが、画素部の検査を行うアナログバッファとしてアナログバッファ選択手段によって選択されることで、例えば基板上のパッドと電気的に接続される。検査すべき一のデータ線が、基板上のパッドを介して、基板の外部に設けられた検査回路と電気的に接続にされることにより、画素部の検査が可能となっている。即ち、複数のアナログバッファは、N本のデータ線に夫々共有されており、検査すべき一のデータ線とだけ電気的に接続されると共に、検査を行うアナログバッファとして一つずつ例えば順次に選択することにより画素部の検査が可能となっている。このため、データ線毎に1つのアナログバッファを設けた場合と比較して、必要なアナログバッファの個数が少なくて済む。よって、アナログバッファを設けるために必要な基板上の領域の面積が小さくて済む。即ち、例えば、2本のデータ線を1群とした場合には、データ線毎に1つのアナログバッファを設けた場合と比較して、アナログバッファを設けるために必要な基板上の領域の面積は1/2で済む。従って、例えば対角数インチ程度までの小型の液晶装置用途として、基板上の領域の面積が小さい場合であってもアナログバッファによる検査をすることができ、電気光学装置を小型化することも可能となる。或いは、基板上の領域の面積はそのままで、1つのアナログバッファを設けるために必要な基板上の領域の面積を大きくすることができる。よって、例えば、アナログバッファを構成するTFTのゲートの面積を大きくすることにより、複数のアナログバッファの各々の増幅能力を高めることができる。   In the present invention, in particular, a plurality of analog buffers are provided in correspondence with each data line group including N data lines adjacent to each other among the plurality of data lines (where N is a natural number of 2 or more). It is provided one by one. At the time of inspection, the plurality of analog buffers are electrically connected to only one data line to be inspected among the N data lines, and one analog buffer of the plurality of analog buffers is connected to the pixel portion. By being selected by the analog buffer selection means as an analog buffer to be inspected, for example, it is electrically connected to a pad on the substrate. One pixel line to be inspected is electrically connected to an inspection circuit provided outside the substrate via a pad on the substrate, so that the pixel portion can be inspected. That is, a plurality of analog buffers are shared by N data lines, and are electrically connected to only one data line to be inspected, and are sequentially selected as analog buffers to be inspected one by one, for example. As a result, the pixel portion can be inspected. Therefore, the number of necessary analog buffers can be reduced as compared with the case where one analog buffer is provided for each data line. Therefore, the area of the region on the substrate necessary for providing the analog buffer can be reduced. That is, for example, when two data lines are made into one group, the area of the region on the substrate necessary for providing the analog buffer is smaller than that in the case where one analog buffer is provided for each data line. 1/2. Therefore, for example, for small liquid crystal device applications up to several inches diagonal, even when the area of the region on the substrate is small, inspection with an analog buffer can be performed, and the electro-optical device can be miniaturized. It becomes. Alternatively, the area of the region on the substrate necessary for providing one analog buffer can be increased without changing the area of the region on the substrate. Therefore, for example, by increasing the area of the gate of the TFT constituting the analog buffer, the amplification capability of each of the plurality of analog buffers can be increased.

以上説明したように、本発明の電気光学装置によれば、小型の液晶パネル等を有する電気光学装置においても欠陥画素の発見を容易に行うことができる。しかも製造諸工程における比較的早い段階で、画素部の良否を判定することができるので、液晶装置等の電気光学装置の歩留まりを高めることができ、製造コストを低減することも可能である。   As described above, according to the electro-optical device of the present invention, a defective pixel can be easily found even in an electro-optical device having a small liquid crystal panel or the like. In addition, since the quality of the pixel portion can be determined at a relatively early stage in various manufacturing processes, the yield of electro-optical devices such as liquid crystal devices can be increased, and the manufacturing cost can be reduced.

本発明の電気光学装置の一態様では、データ線選択手段は、前記基板上の基板面における前記画素アレイ領域と前記アナログバッファとの間の領域に設けられており、前記複数のデータ線の途中に夫々電気的に接続された複数の第1切換スイッチと、前記第1切換スイッチのオンオフを切り換える第1切換手段とを有する。   In one aspect of the electro-optical device of the present invention, the data line selection unit is provided in a region between the pixel array region and the analog buffer on the substrate surface on the substrate, and is in the middle of the plurality of data lines. A plurality of first changeover switches electrically connected to each other, and a first changeover means for turning on and off the first changeover switch.

この態様によれば、例えば画素部の良否を検査する際に、第1切換スイッチをオン状態に切り換えることによって、検査すべき一のデータ線及びこれに対応する一のアナログバッファ間を導通させることが可能である。複数の第1切換スイッチは夫々、第1切換手段によってオンオフが切り換えられる。第1切換手段によって、検査すべき一のデータ線に対応する第1切換スイッチをオン状態にすることで、検査すべき一のデータ線及びこれに対応する一のアナログバッファ間を導通させることができる。   According to this aspect, for example, when inspecting the quality of the pixel portion, the first changeover switch is switched to the on state, thereby conducting between one data line to be inspected and one analog buffer corresponding thereto. Is possible. Each of the plurality of first changeover switches is turned on and off by the first changeover means. By turning on the first changeover switch corresponding to one data line to be inspected by the first switching means, conduction between one data line to be inspected and one analog buffer corresponding thereto is conducted. it can.

本発明の電気光学装置の他の態様では、アナログバッファ選択手段は、前記アナログバッファ毎に設けられており、前記アナログバッファと前記画素部の良否を検査するための検査回路とを電気的に接続する複数の第2切換スイッチと、前記第2切換スイッチのオンオフを切り換える第2切換手段とを有する。   In another aspect of the electro-optical device of the present invention, an analog buffer selection unit is provided for each analog buffer, and electrically connects the analog buffer and an inspection circuit for inspecting the quality of the pixel unit. A plurality of second changeover switches, and second changeover means for turning on and off the second changeover switch.

この態様によれば、例えば画素部の良否を検査する際に、第2切換スイッチをオン状態に切り換えることによって、アナログバッファと検査回路とを導通させることが可能である。この際、複数の第2切換スイッチは夫々、例えばシフトレジスタを含んで構成される第2切換手段によって、例えば端から順番にオンオフが切り換えられる。第2切換手段によって、例えば検査すべき一のデータ線と電気的に接続された一のアナログバッファに対応する第2切換スイッチをオン状態にすることで、検査すべき一のデータ線及び検査回路間を導通させることができる。   According to this aspect, for example, when inspecting the quality of the pixel portion, the analog buffer and the inspection circuit can be made conductive by switching the second changeover switch to the ON state. At this time, each of the plurality of second change-over switches is turned on and off sequentially from the end, for example, by a second change-over means including a shift register, for example. One data line and inspection circuit to be inspected by turning on a second changeover switch corresponding to one analog buffer electrically connected to, for example, one data line to be inspected by the second switching means It is possible to conduct between them.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた装置としてDLP(Digital Light Processing)等を実現することも可能である。加えて、このような電子機器は、上述した電気光学装置を含んでいるため、歩留まりが向上されている。   Since the electronic apparatus of the present invention includes the above-described electro-optical device of the present invention, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, a view capable of performing high-quality image display. Various electronic devices such as a finder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and a Conduction Electron-Emitter Display), an electrophoretic device, and a device using the electron emission device, DLP (Digital Light Processing) and the like can also be realized. In addition, since such an electronic apparatus includes the above-described electro-optical device, the yield is improved.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

(第1実施形態)
先ず、図1及び図2を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図1は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図2は、図1のH−H’線での断面図である。
(First embodiment)
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the liquid crystal device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「画素アレイ領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are included in an image display region 10a as an example of the “pixel array region” according to the present invention. They are bonded to each other by a sealing material 52 provided in a surrounding sealing region.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、X−ドライバ回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路110が額縁遮光膜53に覆われるようにして設けられている。また、Y−ドライバ回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 52 is disposed. An X-driver circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the seal region where the seal material 52 is disposed in the peripheral region. The sampling circuit 110 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. The Y-driver circuit 104 is provided so as to be covered with the frame light-shielding film 53 inside the seal region along two sides adjacent to the one side. On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

TFTアレイ基板10上には、外部回接続端子102と、X−ドライバ回路101、Y−ドライバ回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, a lead wiring 90 is formed for electrically connecting the external circuit connection terminal 102 to the X-driver circuit 101, the Y-driver circuit 104, the vertical conduction terminal 106, and the like. .

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用のTFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which wiring such as a pixel switching TFT (Thin Film Transistor) as a driving element, a scanning line, and a data line is formed. In the image display area 10a, a pixel electrode 9a is provided in an upper layer of wiring such as a pixel switching TFT, a scanning line, and a data line. An alignment film is formed on the pixel electrode 9a. On the other hand, on the counter substrate 20, in addition to the counter electrode 21, a lattice-shaped or striped light-shielding film 23 and an alignment film are formed on the uppermost layer portion. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

図1及び図2に示したように、本実施形態では特に、TFTアレイ基板10上において画像表示領域10aを挟んで、X−ドライバ回路101の反対側に、検査スイッチ駆動用シフトレジスタ220が、次に詳述する不図示のテストイネーブルスイッチ、テストイネーブル回路、配線等と共に設けられている。   As shown in FIGS. 1 and 2, in this embodiment, in particular, the inspection switch driving shift register 220 is provided on the opposite side of the X-driver circuit 101 across the image display region 10a on the TFT array substrate 10. A test enable switch (not shown), a test enable circuit, wiring, etc., which will be described in detail below, are provided.

次に、図3から図7を参照して、本実施形態に係る液晶装置の回路構成について説明する。ここに図3は、本実施形態に係る液晶装置の電気的構成を示す回路図である。図4は、画素部の電気的な構成を示す回路図である。図5は、アナログバッファの電気的な構成を示す回路図である。図6は、テストイネーブル回路の電気的な構成を示す回路図である。図7は、プルダウン回路の電気的な構成を示す回路図である。尚、図3は、図1に示した平面図に対して、上下が逆転した回路図を示している。   Next, the circuit configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. FIG. 3 is a circuit diagram showing the electrical configuration of the liquid crystal device according to this embodiment. FIG. 4 is a circuit diagram showing an electrical configuration of the pixel portion. FIG. 5 is a circuit diagram showing an electrical configuration of the analog buffer. FIG. 6 is a circuit diagram showing an electrical configuration of the test enable circuit. FIG. 7 is a circuit diagram showing an electrical configuration of the pull-down circuit. 3 shows a circuit diagram in which the top and bottom are reversed with respect to the plan view shown in FIG.

図3において、本実施形態に係る液晶装置は、TFTアレイ基板10上に、複数の走査線Gj(j=1、2、・・・n)、複数のデータ線Si(i=1、2、・・・、m)、Y−ドライバ回路104、X−ドライバ回路101、サンプリング回路110及び複数の画素部70を備えている。   3, the liquid crystal device according to the present embodiment includes a plurality of scanning lines Gj (j = 1, 2,... N) and a plurality of data lines Si (i = 1, 2,...) On the TFT array substrate 10. , M), a Y-driver circuit 104, an X-driver circuit 101, a sampling circuit 110, and a plurality of pixel units 70 are provided.

複数の走査線Gj及び複数のデータ線Siは、画像表示領域10aに互いに交差するように配線されている。   The plurality of scanning lines Gj and the plurality of data lines Si are wired so as to intersect the image display region 10a.

Y−ドライバ回路104は、画素部70の検査時において、スイッチング信号を走査線毎に順次供給する。ここで、スイッチング信号とは、画像を表示する際に画素部70に供給される画像表示用の走査信号とは異なる信号であり、後述する検査出力信号を画素部70から出力させるために画素部70が備えるTFTをオン状態に切り換えるための信号である。   The Y-driver circuit 104 sequentially supplies a switching signal for each scanning line when the pixel unit 70 is inspected. Here, the switching signal is a signal different from an image display scanning signal supplied to the pixel unit 70 when displaying an image, and the pixel unit 70 outputs an inspection output signal described later from the pixel unit 70. This is a signal for switching on the TFT included in 70.

X−ドライバ回路101は、サンプリング回路110を構成するサンプリングスイッチ111にサンプリング信号を供給し、これらサンプリングスイッチ111をオン状態に切り換える。ここで、「サンプリング信号」とは、検査する際に、データ線Siに後述するリフレッシュ信号、検査信号等を、画像信号線112を介して供給するために、X−ドライバ回路101からサンプリング回路110に供給される信号である。   The X-driver circuit 101 supplies a sampling signal to the sampling switch 111 that constitutes the sampling circuit 110, and switches the sampling switch 111 to an on state. Here, the “sampling signal” refers to the sampling circuit 110 from the X-driver circuit 101 in order to supply a refresh signal, an inspection signal, etc., which will be described later, to the data line Si through the image signal line 112 when inspecting. Is a signal supplied to.

サンプリング回路110は、複数のサンプリングスイッチ111からなり、サンプリングスイッチ111は、X−ドライバ回路101から供給されるサンプリング信号に応じて、オンオフが切り換えられる。   The sampling circuit 110 includes a plurality of sampling switches 111, and the sampling switch 111 is switched on / off according to the sampling signal supplied from the X-driver circuit 101.

図4に示すように、画素部70は、TFT71、画素電極9a及び蓄積容量73を備えている。   As shown in FIG. 4, the pixel unit 70 includes a TFT 71, a pixel electrode 9 a, and a storage capacitor 73.

TFT71は、ソースがデータ線Siに電気的に接続されており、ゲートが走査線Gjに電気的に接続されている。TFT71は、Y−ドライバ回路104から供給されるスイッチング信号によってオンオフが切り換えられる。画素部70は、検査出力信号をデータ線Siに出力する。画素電極9aは、対向基板20上に設けられた対向電極21との間に液晶を挟持する。蓄積容量73は、画像表示が行われる際に画素部70に供給された画像信号を一時的に保持し、複数の画素部70のアクティブマトリクス駆動を可能にする。   The TFT 71 has a source electrically connected to the data line Si and a gate electrically connected to the scanning line Gj. The TFT 71 is switched on and off by a switching signal supplied from the Y-driver circuit 104. The pixel unit 70 outputs an inspection output signal to the data line Si. The pixel electrode 9 a sandwiches the liquid crystal between the pixel electrode 9 a and the counter electrode 21 provided on the counter substrate 20. The storage capacitor 73 temporarily holds an image signal supplied to the pixel unit 70 when image display is performed, and enables active matrix driving of the plurality of pixel units 70.

再び図3において、本実施形態では特に、TFTアレイ基板10上に、アナログバッファ230、本発明の「第1切換スイッチ」の一例としてのテストイネーブルスイッチ241及び242、本発明の「第1切換手段」の一例としてのテストイネーブル回路210、プルダウン回路35、本発明の「第2切換スイッチ」の一例としての検査スイッチ250、本発明の「第2切換手段」の一例としての検査スイッチ駆動用シフトレジスタ220及びPAD(パッド或いは電極パッド)60を更に備える。   Referring back to FIG. 3, particularly in the present embodiment, on the TFT array substrate 10, the analog buffer 230, test enable switches 241 and 242 as examples of the “first changeover switch” of the present invention, and the “first switcher” of the present invention. The test enable circuit 210 as an example, the pull-down circuit 35, the inspection switch 250 as an example of the “second changeover switch” of the present invention, and the shift register for driving the inspection switch as an example of the “second changeover means” of the present invention. 220 and PAD (pad or electrode pad) 60 are further provided.

尚、PAD60は、図1及び図2において、外部回路接続端子102の一つとして構成されてもよいし、これとは別に専用のパッドとしてTFTアレイ基板10上における検査スイッチ駆動用シフトレジスタ220に隣接する位置等に設けられてもよい。   1 and 2, the PAD 60 may be configured as one of the external circuit connection terminals 102. Alternatively, the PAD 60 may be used as a dedicated pad in the inspection switch driving shift register 220 on the TFT array substrate 10. It may be provided at an adjacent position or the like.

アナログバッファ230は、複数のデータ線Siのうち相隣接する2本のデータ線からなるデータ線群Grk(k=1、2、・・・、m/2)毎に対応して1つずつ設けられている。アナログバッファ230は、液晶装置の動作時に先立って行われる検査時に、例えば、検査信号を増幅するために用いられる。   One analog buffer 230 is provided corresponding to each data line group Grk (k = 1, 2,..., M / 2) composed of two adjacent data lines among a plurality of data lines Si. It has been. The analog buffer 230 is used, for example, to amplify an inspection signal at the time of inspection performed prior to the operation of the liquid crystal device.

図5に示すようにアナログバッファ230は、インバータ回路231、232及び233から構成されている。インバータ回路231、232及び233は、カスケード接続されている。アナログバッファ入力端子238は、TFT231a及びTFT231bのゲートに電気的に接続されている。アナログバッファ出力端子239は、TFT233a及び233bのドレインに電気的に接続されている。尚、アナログバッファは、オペアンプ(差動増幅回路)を利用した構造であってもよいし、ソースフォロワ型であってもよい。その他の公知の構成の回路を自由に用いてもよい。   As shown in FIG. 5, the analog buffer 230 includes inverter circuits 231, 232 and 233. The inverter circuits 231, 232 and 233 are cascaded. The analog buffer input terminal 238 is electrically connected to the gates of the TFT 231a and the TFT 231b. The analog buffer output terminal 239 is electrically connected to the drains of the TFTs 233a and 233b. The analog buffer may have a structure using an operational amplifier (differential amplifier circuit) or may be a source follower type. Other known circuit configurations may be used freely.

再び図3において、テストイネーブルスイッチ241及び242は、TFTアレイ基板上の基板面における画素部70からみてアナログバッファ230に近い側の領域に設けられている。テストイネーブルスイッチ241及び242は、データ線群Grkを構成する2本のデータ線の夫々に対応して設けられており、後述するテストイネーブル回路210から供給されるテストイネーブル信号に応じてオン状態に切り換えられる。テストイネーブルスイッチ241及び242がオン状態に切り換えられることによって、データ線群Grk毎に、後述する検査すべき一のデータ線Si及びこれに対応する一のアナログバッファ230間が導通することになる。   In FIG. 3 again, the test enable switches 241 and 242 are provided in a region nearer to the analog buffer 230 when viewed from the pixel unit 70 on the substrate surface on the TFT array substrate. The test enable switches 241 and 242 are provided corresponding to each of the two data lines constituting the data line group Grk, and are turned on according to a test enable signal supplied from a test enable circuit 210 described later. Can be switched. By switching the test enable switches 241 and 242 to the ON state, for each data line group Grk, one data line Si to be inspected, which will be described later, and one analog buffer 230 corresponding thereto are brought into conduction.

テストイネーブル回路210は、テストイネーブルスイッチ241及び242のゲートに、テストイネーブル配線T1及びT2を夫々介して電気的に接続されており、テストイネーブル信号を出力する。   The test enable circuit 210 is electrically connected to the gates of the test enable switches 241 and 242 via test enable wirings T1 and T2, respectively, and outputs a test enable signal.

図6に示すように、テストイネーブル回路210は、TFT211、212及び213、インバータ215、並びに外部接続端子219を備えている。   As shown in FIG. 6, the test enable circuit 210 includes TFTs 211, 212 and 213, an inverter 215, and an external connection terminal 219.

TFT213は、そのドレインがTFT211及び212のドレインに電気的に接続されており、検査時にはTFT211及び212をオン状態にし、検査をしない時にはTFT211及び212をオフ状態にするために用いられる。   The drain of the TFT 213 is electrically connected to the drains of the TFTs 211 and 212. The TFT 213 is used to turn on the TFTs 211 and 212 when inspecting, and to turn off the TFTs 211 and 212 when not inspecting.

TFT211及びTFT212は、ドレインが、テストイネーブル配線T1及びT2に夫々電気的に接続されている。また、ソースは、外部接続端子219に夫々電気的に接続されており、検査時には、外部電源回路と夫々電気的に接続される。   The drains of the TFTs 211 and 212 are electrically connected to the test enable wirings T1 and T2, respectively. The sources are electrically connected to the external connection terminals 219, respectively, and are electrically connected to the external power supply circuit at the time of inspection.

インバータ215は、外部接続端子219とTFT212のソースの途中に設けられている。このため、TFT211及び212のソースには互いに反転した電位が供給されることになる。即ち、検査時には、テストイネーブル配線T1及びT2のいずれか一方にだけ電源が供給され、上述したテストイネーブルスイッチ241及び242のいずれか一方だけがオン状態とされる。よって、テストイネーブル配線T1及びT2のいずれか一方にだけテストイネーブル信号が供給される。   The inverter 215 is provided in the middle of the external connection terminal 219 and the source of the TFT 212. For this reason, inverted potentials are supplied to the sources of the TFTs 211 and 212. That is, at the time of inspection, power is supplied to only one of the test enable wirings T1 and T2, and only one of the above-described test enable switches 241 and 242 is turned on. Therefore, the test enable signal is supplied to only one of the test enable wirings T1 and T2.

再び図3において、プルダウン回路35は、テストイネーブル配線T1及びT2を介してテストイネーブルスイッチ241及び242に夫々供給されるテストイネーブル信号が変動しないようにテストイネーブル配線T1及びT2の電位を安定化させる。   In FIG. 3 again, the pull-down circuit 35 stabilizes the potentials of the test enable lines T1 and T2 so that the test enable signals supplied to the test enable switches 241 and 242 via the test enable lines T1 and T2 do not fluctuate. .

図7に示すように、プルダウン回路35は、電源VDDに電気的に接続されたゲート、アースされたソース、及びテストイネーブル配線T1又はT2に電気的に接続されたドレインを備えたTFT135を備えており、テストイネーブル信号が供給される際にテストイネーブル配線T1及びT2の電位が変動することを低減する。   As shown in FIG. 7, the pull-down circuit 35 includes a TFT 135 having a gate electrically connected to the power supply VDD, a grounded source, and a drain electrically connected to the test enable wiring T1 or T2. Thus, fluctuations in the potentials of the test enable lines T1 and T2 when the test enable signal is supplied are reduced.

再び図3において、検査スイッチ250は、アナログバッファ230毎に設けられており、該アナログバッファ230と後述する検査用のPAD60とを、後述する検査スイッチ駆動用シフトレジスタ220から出力される検査スイッチ駆動信号に応じて、電気的に接続する。
検査時には、PAD60を介して、アナログバッファ230と画素部70の良否を検査するための検査回路300とを電気的に接続することで検査が可能となる。
In FIG. 3 again, a test switch 250 is provided for each analog buffer 230, and the analog buffer 230 and a test PAD 60 described later are driven by a test switch driven from a test switch drive shift register 220 described later. Electrical connection is made according to the signal.
At the time of inspection, the inspection can be performed by electrically connecting the analog buffer 230 and the inspection circuit 300 for inspecting the quality of the pixel unit 70 via the PAD 60.

検査スイッチ駆動用シフトレジスタ220は、検査時に、検査スイッチ250に検査スイッチ駆動信号を順次出力する。   The inspection switch driving shift register 220 sequentially outputs inspection switch driving signals to the inspection switch 250 at the time of inspection.

PAD60は、検査時に、外部の検査回路300と接続するために設けられており、上述したように、検査スイッチ250と電気的に接続されている。   The PAD 60 is provided to connect to the external inspection circuit 300 at the time of inspection, and is electrically connected to the inspection switch 250 as described above.

次に、図3及び図4を参照して、本実施形態に係る液晶装置の画素部の検査手順について説明する。尚、画素部の検査は、液晶装置でTFTアレイ基板10及び対向基板20が貼り合わされる前段階で好ましくは実施される。   Next, with reference to FIG. 3 and FIG. 4, a procedure for inspecting the pixel portion of the liquid crystal device according to the present embodiment will be described. The inspection of the pixel portion is preferably performed before the TFT array substrate 10 and the counter substrate 20 are bonded to each other in the liquid crystal device.

図3及び図4において、この検査時には、例えば、先ず、画素部70の蓄積容量73に検査信号が供給される。   3 and 4, at the time of this inspection, for example, first, an inspection signal is supplied to the storage capacitor 73 of the pixel unit 70.

次に、画素部70毎に設けられた画素スイッチング用のTFT71がオフ状態にされる。   Next, the pixel switching TFT 71 provided for each pixel unit 70 is turned off.

次に、複数のデータ線Siの電位が0Vにされる、即ち電位が0Vであるリフレッシュ信号が供給され、リフレッシュされる。この際、画素スイッチング用のTFT71はオフ状態であるので、画素部70の蓄積容量73に供給された検査信号はそのまま保持されている。   Next, a refresh signal is supplied to refresh the potential of the plurality of data lines Si to 0V, that is, the potential is 0V. At this time, since the pixel switching TFT 71 is in the OFF state, the inspection signal supplied to the storage capacitor 73 of the pixel unit 70 is held as it is.

次に、データ線群Grk毎に、テストイネーブル回路210から供給されるテストイネーブル信号に応じてテストイネーブルスイッチ241又は242がオンオフされることによって、複数のアナログバッファ230は、2本のデータ線のうち検査すべき一のデータ線Siとだけ夫々電気的に接続される。本実施形態では、データ線群Grk毎に、2本のデータ線が、データ線Siの並び順に順次、検査すべき一のデータ線Siとして対応する一のアナログバッファ230に接続される。尚、この際、画素スイッチング用のTFT71は、すべてオフ状態のままである。   Next, for each data line group Grk, the test enable switch 241 or 242 is turned on / off according to the test enable signal supplied from the test enable circuit 210, so that the plurality of analog buffers 230 have two data lines. Of these, only one data line Si to be inspected is electrically connected. In the present embodiment, for each data line group Grk, two data lines are sequentially connected to one analog buffer 230 corresponding to one data line Si to be inspected in the order of arrangement of the data lines Si. At this time, all the pixel switching TFTs 71 remain in the OFF state.

次に、複数のアナログバッファ230のうち一のアナログバッファ230が、検査すべき一のデータ線Siを介して画素部70の検査を行うアナログバッファ230として、検査スイッチ駆動用シフトレジスタ220から供給される検査スイッチ駆動信号に応じて検査スイッチ250がオンオフされることによって、PAD60と電気的に接続される。本実施形態では、複数のアナログバッファ230が当該複数のアナログバッファ230或いは複数のデータ線Siの並び順に順次PAD60と電気的に接続される。この際、検査スイッチ駆動用シフトレジスタ220によるアナログバッファ230の選択手順としては、(i)TE回路の出力T1により奇数番目のテストイネーブルスイッチ241をオン状態にして、検査スイッチ駆動用シフトレジスタ220によって、奇数番目のデータ線Siを順次選択し、その後、TE回路の出力T2により偶数番目のテストイネーブルスイッチ242をオン状態にして、検査スイッチ駆動用シフトレジスタ220によって、偶数番目のデータ線Siを順次選択するという手順と、(ii)一つのデータ線の組Grに対して順次テストイネーブルスイッチ241、242をオン状態とした後検査スイッチ駆動用シフトレジスタ220によるシフト動作を行う、つまり各データ線の組Grに対して順次検査スイッチ駆動用シフトレジスタ220によるシフト動作を行う手順と、の二つの方法が適用できる。そして、検査すべき一のデータ線Siが、TFTアレイ基板10上のPAD60を介して、TFTアレイ基板10の外部に設けられた検査回路300と電気的に接続にされる。この際、検査すべき一のデータ線Siから基準出力信号が検査回路300に出力される。尚、基準出力信号は、データ線Siに予め供給されたリフレッシュ信号が、例えばデータ線Siの配線容量の影響により変化した電位信号であり、通常0Vと僅かに異なる電位を有する。   Next, one of the plurality of analog buffers 230 is supplied from the inspection switch driving shift register 220 as the analog buffer 230 for inspecting the pixel unit 70 through one data line Si to be inspected. When the inspection switch 250 is turned on / off according to the inspection switch drive signal, the PAD 60 is electrically connected. In the present embodiment, the plurality of analog buffers 230 are electrically connected to the PAD 60 sequentially in the arrangement order of the plurality of analog buffers 230 or the plurality of data lines Si. At this time, as a selection procedure of the analog buffer 230 by the inspection switch driving shift register 220, (i) the odd-numbered test enable switch 241 is turned on by the output T1 of the TE circuit, and the inspection switch driving shift register 220 The odd-numbered data lines Si are sequentially selected, and then the even-numbered test enable switches 242 are turned on by the output T2 of the TE circuit, and the even-numbered data lines Si are sequentially switched by the inspection switch driving shift register 220. (Ii) The test enable switches 241 and 242 are sequentially turned on for one data line set Gr, and then the shift operation by the test switch driving shift register 220 is performed. For sequential inspection switch drive for set Gr A step of performing a shift operation by the shift register 220 can be applied two methods of. Then, one data line Si to be inspected is electrically connected to the inspection circuit 300 provided outside the TFT array substrate 10 via the PAD 60 on the TFT array substrate 10. At this time, a reference output signal is output to the inspection circuit 300 from one data line Si to be inspected. The reference output signal is a potential signal obtained by changing the refresh signal supplied in advance to the data line Si due to the influence of the wiring capacity of the data line Si, for example, and usually has a potential slightly different from 0V.

次に、このように出力された基準出力信号の電位Vroと基準電位V0の電位差ΔVro’(即ちVro−V0)が、検査回路300によって出力され、メモリ310に記憶される。尚、基準電位V0は検査において基準となる任意の電位である。   Next, the potential difference ΔVro ′ (that is, Vro−V0) between the reference output signal potential Vro and the reference potential V0 output in this way is output by the inspection circuit 300 and stored in the memory 310. The reference potential V0 is an arbitrary potential that serves as a reference in the inspection.

次に、画素スイッチング用のTFT71がオン状態にされ、蓄積容量73に検査出力信号がデータ線Siに出力される。尚、検査出力信号とは、検査信号が蓄積容量73等において放電等された結果を反映して出力される信号をいう。この際、検査出力信号はアナログバッファ230を介して検査回路300へ出力される。出力された検査出力信号の電位Vinsoと基準電位V0の電位差ΔVinso’(即ちVinso−V0)が、検査回路300によって出力され、メモリ310に記憶される。ここで、アナログバッファ230は、図5を参照して上述したように複数のインバータ回路231、232及び233から構成される増幅回路であり、検査出力信号を増幅する。尚、アナログバッファ230は、オペアンプ(差動増幅回路)を利用した構造であってもよいし、ソースフォロワ型であってもよい。その他の公知の構成の回路を自由に用いてもよい。   Next, the pixel switching TFT 71 is turned on, and an inspection output signal is output to the storage capacitor 73 to the data line Si. The inspection output signal is a signal that is output reflecting the result of discharge of the inspection signal in the storage capacitor 73 or the like. At this time, the inspection output signal is output to the inspection circuit 300 via the analog buffer 230. A potential difference ΔVinso ′ (that is, Vinso−V0) between the potential Vinso of the output inspection output signal and the reference potential V0 is output by the inspection circuit 300 and stored in the memory 310. Here, the analog buffer 230 is an amplifier circuit composed of a plurality of inverter circuits 231, 232, and 233 as described above with reference to FIG. 5, and amplifies the test output signal. The analog buffer 230 may have a structure using an operational amplifier (differential amplifier circuit) or may be a source follower type. Other known circuit configurations may be used freely.

次に、基準出力信号の電位Vroと基準電位V0の電位差ΔVro’及び検査出力信号の電位Vinsoと基準電位V0の電位差ΔVinso’に基づいて、検査回路によって、画素部の良否が判定される。例えば、基準出力信号の電位と基準電位の電位差ΔVro’及び検査出力信号の電位と基準電位の電位差ΔVinso’が同じ電位差(即ちΔVro’=ΔVinso’)であれば、例えば画素部70の蓄積容量73或いは画素スイッチング用のTFT71にリークが生じていると判定される。ここで、本実施形態では、上述したように検査出力信号はアナログバッファ230によって増幅されているので、例えば画素部70の蓄積容量73或いは画素スイッチング用のTFT71に生じたリークが微小であったとしても検出が可能である。   Next, based on the potential difference ΔVro ′ between the reference output signal potential Vro and the reference potential V0, and the potential difference ΔVinso ′ between the inspection output signal potential Vinso and the reference potential V0, the inspection circuit determines the quality of the pixel portion. For example, if the potential difference ΔVro ′ between the potential of the reference output signal and the reference potential and the potential difference ΔVinso ′ between the potential of the test output signal and the reference potential are the same potential difference (that is, ΔVro ′ = ΔVinso ′), for example, the storage capacitor 73 of the pixel unit 70. Alternatively, it is determined that a leak occurs in the pixel switching TFT 71. Here, in this embodiment, since the inspection output signal is amplified by the analog buffer 230 as described above, it is assumed that, for example, a leak generated in the storage capacitor 73 of the pixel unit 70 or the TFT 71 for pixel switching is very small. Can also be detected.

以上のような検査は走査線Gj毎及びデータ線Si毎に行われる。   The above inspection is performed for each scanning line Gj and each data line Si.

図3において、本実施形態では特に、複数のアナログバッファ230は、複数のデータ線Siのうち相隣接する2本のデータ線を1群とするデータ線Grk群毎に対応して1つずつ設けられている。そして、検査時において、複数のアナログバッファ230は、2本のデータ線のうち検査すべき一のデータ線Siとだけ夫々電気的に接続され、複数のアナログバッファ230のうち一のアナログバッファ230が、画素部70の検査を行うアナログバッファ230として、PAD60と電気的に接続される。検査すべき一のデータ線Siが、PAD60を介して、TFTアレイ基板10の外部に設けられた検査回路300と電気的に接続にされることにより、画素部70の検査が可能となっている。即ち、複数のアナログバッファ230は、2本のデータ線Siに夫々共有されており、検査すべき一のデータ線Siとだけ電気的に接続されると共に、検査を行うアナログバッファ230として一つずつ順次に選択することにより画素部70の検査が可能となっている。このため、データ線Si毎に1つのアナログバッファ230を設けた場合と比較して、必要なアナログバッファ230の個数が少なくて済む。よって、アナログバッファ230を設けるために必要なTFTアレイ基板10上の領域の面積が小さくて済む。即ち、本実施形態では、データ線毎に1つのアナログバッファ230を設けた場合と比較して、アナログバッファ230を設けるために必要なTFT基板上の領域の面積は1/2で済む。従って、TFTアレイ基板上の領域の面積が小さい場合であってもアナログバッファ230による検査をすることができ、液晶装置を小型化することも可能となる。或いは、TFTアレイ基板10上の領域の面積はそのままで、1つのアナログバッファ230を設けるために必要なTFTアレイ基板10上の領域の面積を大きくすることができる。例えば、対角10インチ以下、更に対角数インチ以下の小型の液晶装置の場合にも、基板の大型化を防ぎつつアナログバッファ230を設ける領域を確保できる。よって、例えば、アナログバッファ230を構成するTFTのゲートの面積を大きくすることにより、複数のアナログバッファ230の各々の増幅能力を高めることができる。尚、アナログバッファ230は、相隣接する3本或いは4本以上のデータ線を1群とするデータ線群Grk毎に設けてもよい。そのようにすれば、データ線Si毎に1つのアナログバッファ230を設けた場合と比較して、アナログバッファ230を設けるために必要なTFT基板10上の領域の面積は1/3或いは1/4以下で済む。   In FIG. 3, in the present embodiment, in particular, the plurality of analog buffers 230 are provided one by one for each data line Grk group in which two adjacent data lines among a plurality of data lines Si are taken as one group. It has been. At the time of inspection, the plurality of analog buffers 230 are electrically connected to only one data line Si to be inspected among the two data lines, and one of the plurality of analog buffers 230 has one analog buffer 230. The analog buffer 230 for inspecting the pixel unit 70 is electrically connected to the PAD 60. One data line Si to be inspected is electrically connected to an inspection circuit 300 provided outside the TFT array substrate 10 via the PAD 60, whereby the pixel portion 70 can be inspected. . That is, the plurality of analog buffers 230 are respectively shared by the two data lines Si, and are electrically connected to only one data line Si to be inspected, and one analog buffer 230 for performing inspection. By sequentially selecting, the pixel portion 70 can be inspected. Therefore, the number of necessary analog buffers 230 can be reduced as compared with the case where one analog buffer 230 is provided for each data line Si. Therefore, the area of the region on the TFT array substrate 10 necessary for providing the analog buffer 230 can be small. That is, in this embodiment, the area of the region on the TFT substrate necessary for providing the analog buffer 230 is ½ compared to the case where one analog buffer 230 is provided for each data line. Therefore, even when the area of the region on the TFT array substrate is small, the inspection by the analog buffer 230 can be performed, and the liquid crystal device can be downsized. Alternatively, the area of the region on the TFT array substrate 10 necessary for providing one analog buffer 230 can be increased without changing the area of the region on the TFT array substrate 10. For example, even in the case of a small liquid crystal device having a diagonal size of 10 inches or less and a diagonal number of inches or less, it is possible to secure a region where the analog buffer 230 is provided while preventing an increase in the size of the substrate. Therefore, for example, by increasing the area of the gate of the TFT constituting the analog buffer 230, the amplification capability of each of the plurality of analog buffers 230 can be increased. The analog buffer 230 may be provided for each data line group Grk having three or four or more adjacent data lines as one group. By doing so, compared to the case where one analog buffer 230 is provided for each data line Si, the area of the region on the TFT substrate 10 necessary for providing the analog buffer 230 is 1/3 or 1/4. The following is enough.

また、アナログバッファを形成する面積を大きく取れれば、アナログバッファを230を構成するトランジスタを形成する際に半導体層へのイオン注入のばらつきを減少させることができるので、性能にばらつきのないトランジスタを形成することができる。   In addition, if the area for forming the analog buffer can be increased, variation in ion implantation into the semiconductor layer can be reduced when forming the transistor constituting the analog buffer 230, so that a transistor with no variation in performance is formed. can do.

以上説明したように、本実施形態の液晶装置によれば、小型の液晶パネルを有する液晶装置においても欠陥画素の発見を容易に行うことができる。しかも製造諸工程における比較的早い段階で、画素部70の良否を判定することができるので、液晶装置の歩留まりを高めることができ、製造コストを低減することも可能である。   As described above, according to the liquid crystal device of the present embodiment, a defective pixel can be easily found even in a liquid crystal device having a small liquid crystal panel. In addition, since the quality of the pixel unit 70 can be determined at a relatively early stage in various manufacturing processes, the yield of the liquid crystal device can be increased, and the manufacturing cost can be reduced.

(電子機器)
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
(Electronics)
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図8は、プロジェクタの構成例を示す平面図である。この図8に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   First, a projector using this liquid crystal device as a light valve will be described. FIG. 8 is a plan view showing a configuration example of the projector. As shown in FIG. 8, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図9は、このパーソナルコンピュータの構成を示す斜視図である。図9において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。   Next, an example in which the liquid crystal device is applied to a mobile personal computer will be described. FIG. 9 is a perspective view showing the configuration of this personal computer. In FIG. 9, the computer 1200 includes a main body 1204 having a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the liquid crystal device 1005 described above.

さらに、液晶装置を、携帯電話に適用した例について説明する。図10は、この携帯電話の構成を示す斜視図である。図10において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。   Further, an example in which the liquid crystal device is applied to a mobile phone will be described. FIG. 10 is a perspective view showing the configuration of this mobile phone. In FIG. 10, a cellular phone 1300 includes a reflective liquid crystal device 1005 together with a plurality of operation buttons 1302. In the reflective liquid crystal device 1005, a front light is provided on the front surface thereof as necessary.

尚、図8から図10を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 8 to 10, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Examples include a station, a videophone, a POS terminal, a device equipped with a touch panel, and the like. Needless to say, the present invention can be applied to these various electronic devices.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. An electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of a liquid crystal device. 図1のH−H'の断面図である。It is sectional drawing of HH 'of FIG. 液晶装置の電気的構成を示す回路図である。It is a circuit diagram which shows the electrical constitution of a liquid crystal device. 画素部の電気的な構成を示す回路図である。It is a circuit diagram which shows the electrical structure of a pixel part. アナログバッファの電気的な構成を示す回路図である。It is a circuit diagram which shows the electrical structure of an analog buffer. テストイネーブル回路の電気的な構成を示す回路図である。It is a circuit diagram which shows the electrical structure of a test enable circuit. プルダウン回路の電気的な構成を示す回路図である。It is a circuit diagram which shows the electric constitution of a pull-down circuit. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied. 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。1 is a perspective view showing a configuration of a personal computer as an example of an electronic apparatus to which an electro-optical device is applied. 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。It is a perspective view which shows the structure of the mobile telephone which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、21…対向電極、60…メモリ、70…画素部、101…X−ドライバ回路、102…外部回路接続端子、104…Y−ドライバ回路、210…テストイネーブル回路、220…検査スイッチ駆動用シフトレジスタ、230…アナログバッファ、241、242…テストイネーブルスイッチ、250…検査スイッチ、300…検査回路、310…メモリ、Gj…走査線、Grk…データ線群、Si…データ線   9a ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 20 ... Counter substrate, 21 ... Counter electrode, 60 ... Memory, 70 ... Pixel part, 101 ... X-driver circuit, 102 ... External circuit connection terminal, 104 ... Y-driver circuit, 210 ... test enable circuit, 220 ... shift switch for inspection switch drive, 230 ... analog buffer, 241,242 ... test enable switch, 250 ... inspection switch, 300 ... inspection circuit, 310 ... memory, Gj ... Scanning line, Grk ... Data line group, Si ... Data line

Claims (4)

基板上の画素アレイ領域に配線された複数の走査線及び複数のデータ線と、
前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数の画素部と、
前記複数のデータ線のうち相隣接するN本(但し、Nは2以上の自然数)のデータ線を1群とするデータ線群毎に対応して1つずつ設けられると共に、前記画素部から前記データ線を介して供給される検査信号の電位を増幅する複数のアナログバッファと、
前記データ線群毎に、前記N本のデータ線のうち検査すべき一のデータ線を選択的に、前記複数のアナログバッファのうち対応する一のアナログバッファに電気的に接続するデータ線選択手段と、
前記一のアナログバッファからの出力を選択するアナログバッファ選択手段と
を備えることを特徴とする電気光学装置。
A plurality of scanning lines and a plurality of data lines wired in a pixel array region on the substrate;
A plurality of pixel portions provided corresponding to intersections of the plurality of data lines and the plurality of scanning lines;
One of the plurality of data lines is provided corresponding to each data line group including N data lines adjacent to each other (where N is a natural number of 2 or more). A plurality of analog buffers for amplifying the potential of the inspection signal supplied via the data line;
Data line selection means for selectively connecting one data line to be inspected among the N data lines for each data line group and electrically connecting to one corresponding analog buffer among the plurality of analog buffers. When,
An electro-optical device comprising: analog buffer selection means for selecting an output from the one analog buffer.
データ線選択手段は、
前記基板上の基板面における前記画素アレイ領域と前記アナログバッファとの間の領域に設けられており、前記複数のデータ線の途中に夫々電気的に接続された複数の第1切換スイッチと、
前記第1切換スイッチのオンオフを切り換える第1切換手段と
を有することを特徴とする請求項1に記載の電気光学装置。
Data line selection means
A plurality of first changeover switches provided in a region between the pixel array region and the analog buffer on the substrate surface on the substrate, and electrically connected respectively in the middle of the plurality of data lines;
The electro-optical device according to claim 1, further comprising: a first switching unit that switches on and off of the first switch.
アナログバッファ選択手段は、
前記アナログバッファ毎に設けられており、前記アナログバッファと前記画素部の良否を検査するための検査回路とを電気的に接続する複数の第2切換スイッチと、
前記第2切換スイッチのオンオフを切り換える第2切換手段と
を有することを特徴とする請求項1又は2に記載の電気光学装置。
Analog buffer selection means
A plurality of second changeover switches that are provided for each analog buffer and electrically connect the analog buffer and an inspection circuit for inspecting the quality of the pixel unit;
The electro-optical device according to claim 1, further comprising: a second switching unit that switches on and off the second switch.
請求項1から3のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 3.
JP2005186156A 2005-06-27 2005-06-27 Electrooptical apparatus and electronic equipment Withdrawn JP2007003982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005186156A JP2007003982A (en) 2005-06-27 2005-06-27 Electrooptical apparatus and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005186156A JP2007003982A (en) 2005-06-27 2005-06-27 Electrooptical apparatus and electronic equipment

Publications (1)

Publication Number Publication Date
JP2007003982A true JP2007003982A (en) 2007-01-11

Family

ID=37689649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005186156A Withdrawn JP2007003982A (en) 2005-06-27 2005-06-27 Electrooptical apparatus and electronic equipment

Country Status (1)

Country Link
JP (1) JP2007003982A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492218A (en) * 2017-07-25 2017-12-19 百富计算机技术(深圳)有限公司 Test the method, apparatus and computer-readable recording medium, terminal device of POS
CN108182895A (en) * 2017-12-12 2018-06-19 武汉华星光电技术有限公司 It is a kind of to be used to detect the circuit of pixel potential and method, display panel in display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492218A (en) * 2017-07-25 2017-12-19 百富计算机技术(深圳)有限公司 Test the method, apparatus and computer-readable recording medium, terminal device of POS
CN108182895A (en) * 2017-12-12 2018-06-19 武汉华星光电技术有限公司 It is a kind of to be used to detect the circuit of pixel potential and method, display panel in display panel
CN108182895B (en) * 2017-12-12 2020-06-30 武汉华星光电技术有限公司 Circuit and method for detecting pixel potential in display panel and display panel

Similar Documents

Publication Publication Date Title
KR101562394B1 (en) Electro-optical device and electronic apparatus
JP4600147B2 (en) Inspection circuit, electro-optical device and electronic apparatus
US7532295B2 (en) Electro-optical device and electronic apparatus including the same
JP2007079541A (en) Electro-optical device, method for testing the same, and electronic apparatus
KR100612630B1 (en) Electro-optical panel driving circuit, electro-optical device provided with electro-optical panel and driving circuit, and electronic apparatus provided with electro-optical device
JP5233080B2 (en) Electro-optical device and electronic apparatus
JP5949213B2 (en) Shift register circuit, electro-optical device, and electronic apparatus
KR20090100272A (en) Inspection circuit, electro-optic device, and electronic apparatus
JP2010223690A (en) Flexible substrate, electro-optical device, and electronic apparatus
JP2009092752A (en) Electro-optical device and electronic apparatus
JP4945930B2 (en) Mother board, substrate for electro-optical device and method for manufacturing the same, electro-optical device and electronic apparatus
JP3520756B2 (en) Driving circuit of electro-optical device, electro-optical device, and electronic apparatus
JP4385967B2 (en) Electro-optical device drive circuit, electro-optical device including the same, and electronic apparatus
JP2007003982A (en) Electrooptical apparatus and electronic equipment
JP2000304796A (en) Method for inspecting substrate for electro-optical device, substrate for electro-optical device, electro- optical device, electronic equipment
JP4466185B2 (en) Electro-optical device and electronic apparatus
JP4207768B2 (en) Electro-optical device and electronic apparatus
KR100827261B1 (en) Electro-optical device and electronic apparatus including the same
JP4935326B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2007183192A (en) Testing method, testing circuit, electrooptic device-use substrate, and electrooptic device
JP2006343617A (en) Electrooptical device and electronic appliance
JP2007219354A (en) Electro-optical device and its driving method, and electronic equipment
JP2007249134A (en) Electro-optical device and electronic apparatus provided with the same
JP2007072249A (en) Electro-optical device and electronic equipment
JP5076741B2 (en) Electro-optical device, drive circuit for electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902