JP2006339643A - ドープされた分離構造体側壁を有するピクセル・センサ - Google Patents

Abstract

【課題】 選択的にドープされた側壁を含む、ピクセル・センサ・デバイスを分離するために用いられる分離構造体を提供すること。
【解決手段】 第１の導電型の基板上に形成された新規なピクセル・センサ構造体は、第２の導電型の感光デバイスと、第１の導電型の表面ピニング層１８０ａとを含む。感光デバイス・ピニング層に隣接して、分離構造体１０１ａが形成される。分離構造体は、表面ピニング層を下にある基板１５０に電気的に結合するように適合されている、分離構造体の側壁１０５ａ，１０５ｂに沿って選択的に形成された、第１の導電型の材料を含んだドーパント領域を含む。分離構造体の側壁に沿って選択的に形成されたドーパント領域を形成するための、対応する方法は、分離構造体の選択された部分に沿って形成されドープされた材料層に存在するドーパント材料が、アニールの間に、下にある基板の中へ追いやられるという、外方拡散プロセスを含む。
【選択図】 図４

Description

本発明は、一般に、半導体ピクセル・センサ・アレイの製造に関し、より具体的には、選択的にドープされた側壁を含む新規なピクセル・センサ・セル構造体及びそのためのプロセスに関する。

図１に示されたように、現在のＣＭＯＳイメージ・センサは、ピクセル・センサ・セルのアレイ１００を含み、図１にはそのうちの１１０ａ，・・・，１１０ｄと表記された４つのピクセル・センサ・セルが図示されている。セル１１０ａ，・・・，１１０ｄの各々は、光エネルギーを集めて、読み取り可能な電気信号に変換するために用いられる。各ピクセル・センサ・セル１１０は、基板のドープ領域の上に重なって、下にある部分に光により発生した電荷を蓄積するための、フォト・ダイオード、光ゲート、又は光コンダクタといった感光要素を含む。図１に図示された４つのピクセル・セル１１０ａ，・・・，１１０ｄの群は、それぞれ、コレクション・ウェル即ちフォト・ダイオード・デバイス構造体１２０ａ，・・・，１２０ｄのような感光要素を含む。リードアウト回路は、各ピクセル・セルに接続され、リードアウト時に感光要素から電荷を受け取るための拡散領域を含むことがしばしばである。このことは、通例、浮動拡散領域に電気結合されたゲートを有するトランジスタ・デバイスによって達成される。図１に図示された４つのピクセル・セル１１０ａ，・・・，１１０ｄの群は、それぞれの感光要素１２０ａ，・・・，１２０ｄからの電荷を、表面チャネルを通してそれぞれの浮動拡散領域１３０ａ，・・・，１３０ｄに移送するための、ポリシリコン移送ゲート構造体１２５ａ，・・・，１２５ｄをそれぞれ含み、それぞれの浮動拡散領域１３０ａ，・・・，１３０ｄは、ピクセル出力信号を選択しゲーティングするための、又は電荷移送に先立ち、浮動拡散領域を所定の電荷レベルにリセットするための、１つ又はそれ以上のトランジスタ、例えば、細いＦＥＴゲート領域１４０を有するＣＭＯＳ ＦＥＴデバイスを含む。

図２は、図１の線Ａ−Ａに沿って見た典型的なピクセル・センサ・セル１１０を、より詳細に図示する。図２に示されたように、イメージ・センサ・セル１１０は、ｐ＋型にドープされたピニング層１８を有するピニングフォト・ダイオード２０と、下にある軽度にドープされたｎ型領域１７を含む。ピニング・ダイオード２０は、通例、ｐ型基板１５か、或いはｐ型エピタキシャル層、又はダイオード・ピニング層１８より低いｐ型濃度を有しているｐウェル表面層の上部に形成される。公知のように、表面ピニング層１８は、基板１５（或いはｐ型エピタキシャル層又はｐウェル表面層）と電気的に接触している。従って、フォト・ダイオード２０は、同一のポテンシャルを有する２つのｐ型領域１８及び１５を有し、それにより、ｎ型ドープされた領域１７が、ピニング電圧（Ｖｐ）において完全に空乏状態になる。即ち、表面ピニング層１８は、暗電流をカットダウンするために、基板と電気的に接触している。ピニングフォト・ダイオードは、フォト・ダイオードが完全に空乏状態になった時に、そのフォト・ダイオードのポテンシャルが一定値Ｖｐにピニングされることから、「ピニング」と呼ばれる。

図２に更に図示されているように、フォト・ダイオード２０のｎ型ドープされた領域１７及びｐ＋領域１８は、例えば浅いトレンチ・アイソレーション（ＳＴＩ）などの分離構造体４０と、薄型スペーサ構造体２３ａ、２３ｂによって囲まれている電荷移送トランジスタ・ゲート２５との間に設置される。ＳＴＩ領域４０は、セルを隣接するピクセル・セルから分離するために、ピクセル・イメージャ・セルの近傍に配置される。作動中に、ピクセルから発せられた光が、フォト・ダイオード上に合焦され、電子がｎ型領域１７に集まる。移送ゲート２５が作動する時、即ち、例えばｎ型ドープされたポリシリコン層７０を含む移送ゲート２５に電圧をかけることによってオンにされた時には、光により発生した電荷２４が、電荷が蓄積しているドープされたｎ型ドープ領域１７から、移送デバイス表面チャネル１６を経由して、例えばｎ型にドープされた浮動拡散領域３０へと移送される。

上記のように、各ピクセル・イメージ・セルにおいては、表面ピニング層１８は、同じ導電型の基板１５に電気的に接触する。現在のところ、ピクセル・センサ・コレクション・ダイオードの（例えばｐ型ドープされた）表面ピニング層は、コレクション・ダイオード２０の一方の縁部に配置された（例えばｐ型ドープされた）ウェル注入構造体１５０を経由して基板に接続される。実施の際には、下にある基板ウェル構造体（例えばｐ−ウェル１５０）は、フォト・ダイオード及びピニング層構造体と同様にマスク注入技術によって作成され、各々は独立したプロセス・ステップにおいて形成される。

ピクセル・センサの暗電流を最小化するためには、コレクション・ダイオードに隣接するＳＴＩ側壁上にドープすることも有益である。ｎ型コレクション・ダイオードがＳＴＩ側壁と接触した場合には、基板−ＳＴＩ界面に沿ったいかなる表面状態も、コレクション・ダイオードがリセット状態にある時には、空乏状態になったシリコンによってカバーされない。このことは、表面が発生するのに最適な状態であり、ピクセル・センサにおける暗電流に寄与するであろう。コレクション・ダイオードに隣接するＳＴＩ側壁がｐ型にドープされた場合には、正孔が表面をシールドし、表面の発生をなくすことになる。

導電性材料の位置合わせの向上、及び、コレクション・ウェル・デバイスの上方の表面ピニング層と下にある基板との間の適切な電気的接触を保証するための１つの技術は、隣接した分離構造体に側壁注入領域を設けることである。

ＳＴＩ側壁及び底部をドープして、ピクセル・イメージャ・セルに、基板から表面ピニング層への電気的接続を提供するための角度をつけた注入技術は、例えば、特許文献１において説明されたように、当該技術分野において公知である。フォトレジストの角部を丸めることにより、そのような角度をつけた注入を、精密な配置規則を伴ってマスキングできるようにする更なる方法は、上記の本出願人に譲渡された出願継続中の特許文献２に説明されている。

ＳＴＩの側壁をドープすることは、フォト・ダイオードを囲むＳＴＩの部分のピクセル・センサにおいては有用であるが、アレイの他の部分においては有害な影響を持ちうる。それは、細い電界効果トランジスタ（ＦＥＴ）のＳＴＩ側壁におけるより高いドープは、顕著に閾値電圧を上げ、駆動電流強度を下げ、トランジスタの基板電圧の敏感さを増大しかねないからである。更に、拡散部の側壁のドープは、これらのトランジスタのソース−ドレイン拡散を、部分的にカウンタードープすることになる。最終的なドープ量が十分に低い場合には、このことは、電流生成を生じさせかねない。これら全ての影響は、イメージング・セルにおいて望ましいことに反する。よって、従来技術において説明された角度をつけた注入技術によって、細いＦＥＴゲート１４０の近傍の側壁のドープがもたらされた時には、特に寸法が重要視されるイメージ・センサにおいては細いＦＥＴのみに注入されることから、全く許容できない状態に至る。

従って、ＦＥＴの近傍の分離構造体側壁領域の注入ドープを引き起こす従来技術を実施した時にもたらされうる不利益な影響を避ける目的で、選択的にドープされた側壁を含む、ピクセル・センサ・デバイスを分離するために用いられる分離構造体を提供することが、非常に望ましいであろう。

米国特許出願第２００４／０１７８４３０号 米国特許出願第１０／９０５，０４３号

本発明は、特に、ピクセル・センサ構造体、及び、分離構造体側壁内に与えられるドープを調整して、ＦＥＴ近傍の分離構造体側壁をドープする時にもたらされるような潜在的に有害な影響を避けるための改良された技術を含む製造方法に対処するものである。

本発明の１つの態様により、特定の側壁及び底部の特定の部分のみをドープされた隣接するピクセル・センサ・セルを離間する、分離構造体が提供される。これは、ピクセル・センサフォト・ダイオードの側壁をドープする一方で、他の構造体の側壁をドープしないことを可能にする。本発明のこの態様により、分離構造体側壁は、堆積された材料からのドーパントが外方拡散されて選択位置における側壁をドープするという拡散プロセスによってドープされる。そうした材料は、側壁の表面上に堆積することが可能である。更なるマスク及びエッチング処理は、ドープが望ましい箇所にのみ材料を残すことが可能である。次いで、アニール・ステップが、いかなる注入が行われることもなしに、シリコンへのドーパントの拡散を生じさせることになる。

したがって、本発明の１つの態様によれば、ピクセル・センサ・セル構造体を形成するための方法であって、ａ）第１の導電型の基板を提供するステップと、ｂ）第１の導電型の表面ピニング層を有する感光デバイスの位置に隣接して、側壁を有する分離構造体を定めるトレンチを形成するステップと、ｃ）形成されたピニング層を基板に電気的に結合するようにされたトレンチの第１の側壁に沿って、第１の導電型のドーパント材料領域を選択的に形成するステップと、を含む方法が提供される。

１つの実施形態においては、ドーパント材料領域を選択的に形成するステップは、トレンチの内側にドープされた材料層を形成するステップと、ドーパント材料をドープされた材料層から分離構造体の第１の側壁内に外方拡散させて、第１の導電型のドーパント材料領域を形成するステップとを含む。

或いは又はそれに加えて、ドーパント材料領域を選択的に形成するステップは、基板の表面の上にパターン状にフォトレジスト層を形成して、分離構造体の第１の側壁を露出させるステップと、パターン状に形成されたフォトレジスト層の寸法を調整して、分離構造体の露出された第１の側壁におけるドーパント材料のイオン注入を助長するステップと、露出された第１の側壁に沿って、第１の導電型の注入されたドーパント材料を含むドーパント領域を形成するステップと、を含む。

本発明の別の態様によれば、少なくとも２つのピクセル・セルを含むピクセル・セル・アレイであって、第２のピクセル・セルに隣接する第１のピクセル・セルと、第１のピクセル・セルと第２のピクセル・セルとを分離し、かつ、側壁を有する第１の分離構造体と、を含み、第１のピクセル・セルに隣接する第１の側壁が、ドーパント材料により選択的にドープされ、第２のピクセル・セルに隣接する第２の側壁が、ドーパント材料により選択的にドープされていない、ピクセル・セル・アレイが提供される。

この態様によるピクセル・セル・アレイは、第１のピクセル・セルに隣接する第３のピクセル・セルと、第１のピクセル・セルと第３のピクセル・セルとを分離し、かつ、側壁を有する第２の分離構造体と、をさらに含み、第１のピクセル・セルに隣接する第２の分離構造体の第１の側壁が、ドーパント材料によりドープされ、第３のピクセル・セルに隣接する第２の分離構造体の第２の側壁が、ドーパント材料によりドープされている。

本発明の更なる態様によれば、ピクセル・セル・アレイを形成するための方法であって、ａ）第２のピクセル・セルに隣接する第１のピクセル・セルを形成するステップと、ｂ）第１のピクセル・セルと第２のピクセル・セルとの間に、側壁を有する第１の分離構造体を形成して、第１のピクセル・セルと第２のピクセル・セルとを分離するステップと、ｃ）第１の分離構造体の第１の側壁に沿って、第１の導電型のドーパント材料領域を選択的に形成するステップと、を含む方法が提供される。

本発明のこの更なる態様によれば、ドーパント材料領域を選択的に形成するステップは、第１の分離構造体の内側にドープされた材料層を形成するステップと、ドーパント材料をドープされた材料層から第１の分離構造体の第１の側壁内に外方拡散させて、第１の側壁に沿って第１の導電型のドーパント材料領域を形成するステップと、を含む。

或いは又はそれに加えて、ドーパント材料領域を選択的に形成するステップは、基板表面上にパターン状にフォトレジスト層を形成して、第１の分離構造体の第１の側壁を露出させるステップと、パターン状に形成されたフォトレジスト層の寸法を調整して、第１の分離構造体の露出された第１の側壁におけるドーパント材料のイオン注入を助長するステップと、第１の分離構造体の露出された第１の側壁に沿って、第１の導電型の注入されたドーパント材料を含むドーパント領域を形成するステップと、を含む。

この更なる態様によれば、ピクセル・セル・アレイを形成する方法は、第１のピクセル・セルに隣接する第３のピクセル・セルを形成するステップと、第１のピクセル・セルと第３のピクセル・セルとの間に、側壁を有する第２の分離構造体を形成して、第１のピクセル・セルと第３のピクセル・セルとを分離するステップと、第１のピクセル・セルに隣接する第２の分離構造体の第１の側壁に沿って、第１の導電型のドーパント材料領域を形成するステップと、第３のピクセル・セルに隣接する第２の分離構造体の第２の側壁に沿って、第１の導電型のドーパント材料領域を形成するステップと、を更に含む。

コレクション・ウェル・デバイスの表面ピニング層と、本発明の方法により形成された、下にある基板との間に、電気的結合を提供することは、整合の許容度を不要にし、コレクション・ダイオードをより大型にすること、及び光学的効率を増大させることを可能にするという利点を持つ。

本発明の目的、特徴、及び利点は、以下の詳細な説明を添付の図面と共に参照することで、当業者には明らかとなるであろう。

本発明の１つの態様により、ピクセル・センサ・セルを製造する方法において、分離構造体の角度をつけた注入ドープを行った時に得られる潜在的に有害な影響を回避する一方で、コレクション・ウェル・デバイスの表面ピニング層と下にある基板との間の適切な電気的接続を保証する、改良されたドープ技術が提供される。

図３は、本発明により選択的にドープされた側壁を有する分離構造体１０１ａ、ｂによって離間されているピクセル・センサ・セル１１０ａ、・・・、１１０ｄのアレイ１００を含んだ、図１に図示される例示的な現在のピクセル・センサ・デバイスの一部を示す。図３においては、本発明による、それぞれの隣接するコレクション・ウェル・デバイスの表面ピニング層と下にある基板とが確実に適切に電気的に接触するように有益にドープされる、分離構造体１０１ａ、ｂのそれぞれの側壁１０５ａ、・・・、１０５ｄと、側壁ドープが回避される分離構造体１０１ａ、ｂのそれぞれの側壁１１５ａ、・・・、１１５ｄとが図示されている。

図４は、図３の線Ｂ−Ｂに沿って見た断面を通じて、ピクセル・センサ・セル１１０ａ及び１１０ｂを離間するドープされた分離構造体１０１ａを示す。図４に図示されたように、ドープされた側壁を有する分離構造体１０１ａは、隣接するセル１１０ａ及び１１０ｂの２つのフォト・ダイオード領域１２０ａ及び１２０ｂを離間する。フォト・ダイオード領域１２０ａのドープされた表面ピニング層１８０ａ及びフォト・ダイオード領域１２０ｂのドープされた表面ピニング層１８０ｂと、下にある基板１５０とが確実に適切に電気的に接続する必要があることから、分離構造体側壁１０５ｂ及び１０５ａと構造体１０１ａの分離構造体底部１４６との両方にドーパント材料を与えることは有益である。分離構造体側壁１０５ａ及び１０５ｂ、及び底部１４６のドーピングは、例えば、本出願人に譲渡された出願継続中の特許文献２に説明されるような角度をつけた注入技術を用いて、又はここにより詳細に説明されるドーパント外方拡散法によって達成することができる。

図５は、図３の線Ｃ−Ｃに沿って見た断面を通じて、ピクセル・センサ・セル１１０ｂ及び１１０ｄを離間する部分的にドープされた分離構造体１０１ｂを示す。図５に図示されたように、分離構造体１０１ｂは、隣接するセル１１０ｂのフォト・ダイオード領域１２０ｂと、ピクセル・センサ・セル１１０ｄに関連付けられた細いＦＥＴデバイスのポリシリコン・ゲート１４０とを離間する。この実施形態においては、フォト・ダイオード領域１２０ｂのドープされた表面ピニング層１８０ｂと、下にある基板１５０との間に適切な電気的接続が確実に存在することのみが必要とされる。その結果として、分離構造体側壁１０５ｂと、分離構造体１０１ｂの下にある底部領域の一部１４８にのみドーパント材料が与えられることが有益である。分離構造体側壁１０５ｂ及び底部領域１４８のドープは、角度をつけた注入技術か、又はここにより詳細に説明されるドーパント外方拡散法によって達成することができる。ここに説明されるように、潜在的に有害な影響を避ける目的で、ドーパント材料は、領域１１５ｄに示された分離構造体側壁へは、意図的に与えられない。

図６−図１０は、ドープされた層から不純物（例えばドーパント材料）を外方拡散させて、ピニングフォト・ダイオード１２０を有するセル１１０に関連付けられた形成分離構造体の１つ又はそれ以上の側壁にドーパント領域を形成するというステップを含む、センサ・ピクセル・セル製造プロセスにおける方法ステップを示す。外方拡散ステップはまた、分離構造体の底部にドーパント領域を形成するために用いることができる。先で詳細に説明されるように、方法ステップは、トランジスタが形成される区域に近接する分離構造体側壁領域及び底部領域にドーパント材料を選択的に外方拡散しないことにより、潜在的に有害な影響を回避する一方で、ドーパント材料を選択的に分離構造体側壁及び底部領域の中に外方拡散させて、ピニングフォト・ダイオード１２０の最終的に形成された表面ピニング層が下にある基板１５０と確実に電気的に接触するようにするステップを含む。このようなプロセスを用いて、図４に図示されたドープされた分離構造体１０１ａ、及び図５に図示されたドープされた分離構造体１０１ｂのような、ドープされた分離構造体を形成することができる。

図４及び図５のピクセル・センサ・セル構造体１００を形成するプロセスにおいて、例えばＳｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、及び他の半導体か、或いはシリコン・オン・インシュレータ（ＳＯＩ）、ＳｉＣ・オン・インシュレータ（ＳｉＣＯＩ）、又はシリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）のような層状半導体を含むバルク半導体基板１５０に、最初に分離構造体１０１が形成される。説明のために、基板１５０は、例えばボロン又はインジウム（ＩＩＩ−Ｖ半導体については、ベリリウム又はマグネシウム）などのｐ型ドーパント材料により、例えば１×１０^１４ｃｍ^−３から１×１０^１６ｃｍ^−３までの標準的な濃度範囲で軽度にドープされた、第１の導電型のＳｉ含有半導体基板である。次いで、標準的なプロセス技術を用いて、側壁１０２、１０３を有する分離構造体１０１が基板１５０に形成される。即ち、フォトリソグラフィを利用して、犠牲窒化物マスク１５５（パッド−窒化物）が最初に適用され、パターン形成され、現像されて、分離構造体を形成するための開放領域１０１を露出する。その後、エッチング処理が実施されて、エッチング済み分離構造体１０１がもたらされる。図６に図示されたように、図５に示された部分的にドープされた分離構造体の実施形態のために、基板に形成されたエッチング済み分離構造体開口部１０１に隣接して、ピニングフォト・ダイオード１２０ｂが形成されるべき位置が示されている。

形成ピニングフォト・ダイオード１２０ｂの表面ピニング層が、下にある基板１５０と電気的に接触するようにする目的で、絶縁誘電体材料によりトレンチを充填することに先立ち、ドーパント材料が分離構造体の側壁内に外方拡散される。図７に図示されたように、分離構造体１０１の側壁及び底部に実質的に適合し、且つ、基板表面に形成された犠牲窒化物マスク１５５の上部に１つの層を形成する、ドーパント材料を含んだ層１６０が、このようにして堆積されて存在する。１つの実施形態においては、好ましい分離構造体側壁ドーパント材料は、ボロン又はインジウムといったｐ型ドーパントを有する、ドープされたガラス（例えばシリコン酸化物）薄膜を含むことができる。層１６０を構成する例示的なタイプの薄膜は、リンを含有するシリコン酸化物薄膜（ＰＳＧ）を含むことができ、又は、本発明により外方拡散されるドーパント材料を与えるものとして、ボロンを含有するシリコン酸化物薄膜（例えばボロン−ケイ酸化ガラス即ちＢＳＧ）を用いることができる。ドープされたガラス薄膜の堆積は、周知の化学気相堆積法（ＣＶＤ）技術によって実施することができる。半導体基板の上に薄膜を堆積するのに用いられてきた１つの技術は、低圧化学気相堆積法（ＬＰＣＶＤ）である。層１６０の厚さを正確に制御することを可能にし、同様にして、層１６０のドーパント濃度を精密に制御するプロセスが実施されることが好ましい。こうした層１６０の濃度は、低濃度から高濃度の１×１０^１８原子／ｃｍ^３までの範囲である。

次のステップにおいて、図８に図示されたように、リソグラフィ・マスク（例えばパターン状に形成されたフォトレジスト層を含む）及び指向性即ち非等方性エッチング処理（例えば反応性イオン・エッチング）ステップが実施されて、分離構造体側壁をドープすることが望ましくない領域において、ドープされた材料層１６０を選択的に除去し、且つ、分離構造体側壁におけるドープが望ましい領域において、ドープされた材料層１６０のうちの選択部分を残す。次いで、図９に図示されたように、ドープされた層１６０の選択的に残存する部分を含む図８の構造体は、高温のアニールを十分に受けて、層１６０の中のドーパント材料を、下にあるシリコン形成外方拡散ドープされた分離構造体側壁１０５ｂ及び分離構造体底部部分１４８に追いやる。構造体全体にわたって「キャッピング層」（例えばドープされていない酸化物）が形成され、ドープされた材料層１６０を閉じ込め、そのことにより、アニール・ステップの間に、ドーパントは、周辺の炉環境に拡散することを防止され、基板に拡散するようにされると理解される。パッド窒化物層１５５は、拡散障壁として作用する。アニール処理の温度及び時間は、例えばボロンなどのドーパント材料濃度が、選択された分離構造体側壁及び底部領域へ妥当に外方拡散することを保証して、フォト・ダイオード１２０ｂの形成された表面ピニング層の上部から下にある軽度にドープされた基板１５０への導電性を保証するようなものであることが好ましい。例示として、アニール処理は、酸化Ｎ_２環境（例えば約２％以下の酸素と約９８％の窒素）において、１−２分間にわたって１１２０°Ｃを適用するものとすることができる。付加的に、炉アニールを用いることができる。窒素（ＳｉＯ生成を避けるために酸素含有量のパーセンテージを下げることを伴う）環境においても、酸化環境においても、１０００°Ｃ−１０５０°Ｃの範囲の条件が効果的である。所望の外方拡散の程度、及びこのプロセスと拡散の分離との統合によって、８００°Ｃから１１００°Ｃの炉内で１０分−３００分間という条件、又は９００°Ｃから１２００°Ｃまでの範囲の温度において約１２分を下回る時間での急速アニール熱アニールが効果的であろう。ドープされた領域１０５ｂ及び１４８の厚さ及びドーパント濃度は、アニール・ステップの温度及び持続時間によって、非常に精密に制御することが可能であると理解される。最後に、図１０に図示されたように、周知の技術を用いて、ドープされた材料層１６０の残余の部分が除去（剥離）され、図５に示された、部分的にドープされた分離構造体が形成される。図４に示された、ドープされた分離構造体を形成するためには、ドープされた材料層１６０を選択的に除去するステップ（図８参照）がなくなり、図７に示されたように、ドープされた材料層１６０上に高温アニールが実施される。

ピクセル・センサ・セルフォト・ダイオードのピニング層及びコレクション・ウェルは、分離構造体側壁ドープ形成の前後どちらにおいても形成することができ、また、誘電酸化物（例えばＳｉＯ_２）又は同様の絶縁体材料により分離構造体を充填する前に形成することもできると理解される。

図６−図１０に関してここで説明される技術を用いて、図３に図示された分離構造体１０１ａ、ｂの両方のための、選択的にドープされた分離構造体側壁を形成することができると更に理解される。加えて、代替的に、又は上記の方法論と組み合わせて、本出願人に譲渡された出願継続中の特許文献２のような、側壁及び底部部分におけるドーパント原子の角度をつけた注入と組み合わせてフォトマスクが適用されるという、分離構造体を選択的にドープするための方法を利用することができる。より具体的には、図１１に図示されたように、基板表面の、後でピクセル・センサ・セル支持デバイスが形成される活性シリコン即ちデバイス領域５５の上に形成されている犠牲窒化物マスク層５０の上部において、初めは鋭い縁部（図示せず）を持った状態で形成されていたフォトレジスト・マスク７５が、パターン形成されエッチングされる。図１１に図示されたように、表面ピニング層１８と下にある基板１５の間に最終的な電気コンタクトを形成するための適切なドーパント注入濃度を保証するためには、注入レジスト・マスク７５の高さと間隔が重要であることが理解される。従って、例えば図１１に図示されたような１つのやり方で、１つのエッチング処理が実施されて、フォトレジスト層７５のトポグラフィを調整し、角度をつけた注入を行うことが可能になるように、それを低減する。次いで角度をつけた注入６０を実施して、分離構造体４１の側壁４５にドーパント材料を堆積する。ｐ型ドープされた基板を想定すると、好ましい分離構造体側壁注入ドーパント材料は、ボロン又はインジウムのようなｐ型ドーパントを含む。

レジスト・ブロック・マスクを越えた側壁縁部への角度をつけた注入を容易にする目的で、１）イメージ形成されたフォトレジストへのスペーサ型エッチングか、又は２）イメージ形成されたフォトレジストへの角部スパッタ・プロセス、の２通りの方法が提示される。第１のエッチング技術によれば、スペーサ型エッチングは、イメージ形成された材料を引き下げ、同時に、垂直方向のエッチング成分及び水平方向のエッチング成分を持つことにより角部７６が両方向から腐食されて、角部の縁が丸められるように実施される。例えば、純粋に物理的であってもよく（例えばスパッタ・エッチング）、又は化学成分を有してもよい（例えば反応性イオン・エッチング即ちＲＩＥ）、指向性プロセス又は非等方性プロセスを含むスペーサ型エッチングである。どちらの場合においても、エッチング処理は、垂直方向エッチング成分を含んで、パターン状に形成されたフォトレジスト層をエッチングし、所望のレジスト層高さをもたらすように、且つ、Ｓｉ領域の底部及び上部における水平方向即ち横方向エッチング成分を含んで、図１１に図示されたような丸められたプロファイル７６を有するフォトレジスト・パターン構造体７５をもたらすように選択される。

フォトレジスト・マスク７５をエッチングする代替的な方法は、パターン状に形成されたレジスト角部を面取りして同様な結果を達成するスパッタ・エッチング技術を提供することである。そうした代替的なプロセスにおいては、フォトレジスト層は、例えばＲＦスパッタ・エッチングのような非ケミカル・スパッタ・エッチング処理によって形成されて、図１１に見られる丸められたプロファイルをもたらし、分離構造体の側壁へ角度をつけた注入ができるようにする。好ましいプロセスは、フォトレジスト層の水平方向部分及び垂直方向部分を除去することが好ましく、また丸められた角部プロファイルを与えることが好ましい。スパッタ・エッチングを用いて、角部におけるレジストの傾きを増加させ、例えば水平軸に対して角度６０°又はそれ以下にすることができる。この角部の傾きは、本発明の目的を達成するための角度をつけた注入を可能にするのに十分な程度にされる。

本発明の好ましい実施形態と見なされるものが図示され、説明されたが、当然ながら、本発明の精神を逸脱することなしに、形態又は詳細における種々の修正及び変更を容易に為し得ることが理解されるであろう。従って、本発明は、説明され図示された形態そのものに限定されることを意図されず、添付の特許請求の範囲内に入るような全ての修正を網羅するように構築されている。

従来技術による、ピクセル・センサ・セルのアレイ１００を含む例示的な現在のピクセル・センサの一部を示す。 図１の線Ａ−Ａに沿って見た断面を通じて、ピニングフォト・ダイオード２０を含む１つのピクセル・センサ・セル１１０を示す。 本発明による、選択的にドープされた側壁を有する分離構造体１０１ａ、ｂによって離間されたピクセル・センサ・セルのアレイ１００を含む例示的な現在のイメージ・センサの一部を示す。 図３の線Ｂ−Ｂに沿って見た断面を通じて、本発明により形成され、ピクセル・センサ・セル１１０ａ及び１１０ｂを離間する、ドープされた分離構造体１０１ａを示す。 図３の線Ｃ−Ｃに沿って見た断面を通じて、本発明により形成され、ピクセル・センサ・セル１１０ｂ及び１１０ｄを離間する、部分的にドープされた分離構造体１０１ｂを示す。 本発明による分離構造体のドープされた側壁部分を選択的に形成するための例示的なプロセスを断面図で示す。 本発明による分離構造体のドープされた側壁部分を選択的に形成するための例示的なプロセスを断面図で示す。 本発明による分離構造体のドープされた側壁部分を選択的に形成するための例示的なプロセスを断面図で示す。 本発明による分離構造体のドープされた側壁部分を選択的に形成するための例示的なプロセスを断面図で示す。 本発明による分離構造体のドープされた側壁部分を選択的に形成するための例示的なプロセスを断面図で示す。 分離構造体の側壁内に所望の角度をつけた注入ができるようにパターン形成され、エッチングされた、結果として得られるフォトレジスト層構造体７５を断面図で示す。

符号の説明

１０１：分離構造体
１０５：側壁
１１０：ピクセル・センサ・セル
１１５：側壁
１２０：フォト・ダイオード領域
１４８：底部領域の一部
１５０：基板
１５５：犠牲窒化物マスク
１６０：ドープされた材料層

Claims (28)

1. ピクセル・センサ・セル構造体であって、
   第１の導電型の基板と、
   前記基板の一表面の下に形成された、第２の導電型のコレクション・ウェル層と、
   前記基板の前記表面において、前記コレクション・ウェル層の上に形成された、前記第１の導電型のピニング層と、
   第１の側壁及び第２の側壁を有し、前記第１の側壁が前記ピニング層及び前記コレクション・ウェル層に隣接して形成された分離構造体と、
   第１の導電型の材料を含み、前記ピニング層を前記基板に電気的に結合させるように前記分離構造体の前記第１の側壁に沿って選択的に形成されたドーパント領域と、
   を含む構造体。
2. 前記第２の側壁がドーパント領域を持たない、請求項１に記載のピクセル・センサ・セル構造体。
3. 前記第２の側壁が隣接するピクセル・センサ・セルのトランジスタ・デバイスの近傍に形成された、請求項２に記載のピクセル・センサ・セル構造体。
4. 前記分離構造体が、絶縁体材料を含んだ浅いトレンチ・アイソレーション領域である、請求項１に記載のピクセル・センサ・セル構造体。
5. 前記基板及び前記第１の導電型の前記ピニング層がｐ型材料から成る、請求項１に記載のピクセル・センサ・セル構造体。
6. 前記ｐ型材料がボロン又はインジウムを含む、請求項５に記載のピクセル・センサ・セル構造体。
7. 前記分離構造体の第１の側壁に沿って選択的に形成された前記ドーパント領域が、ドーパント材料を、前記分離構造体の内側に形成されドープされた材料層から該分離構造体の第１の側壁内に外方拡散させることによって形成されたものである、請求項１に記載のピクセル・センサ・セル構造体。
8. 前記ドープされた材料層がドープされたガラス薄膜である、請求項７に記載のピクセル・センサ・セル構造体。
9. 前記ドープされたガラス薄膜がＢＳＧ薄膜を含む、請求項８に記載のピクセル・センサ・セル構造体。
10. 前記ドープされた材料層がドープされた酸化物を含む、請求項８に記載のピクセル・センサ・セル構造体。
11. 前記分離構造体の第１の側壁に沿って選択的に形成された前記ドーパント領域が、第１の導電型の前記材料をイオン注入することによって形成されたものである、請求項１に記載のピクセル・センサ・セル構造体。
12. ピクセル・センサ・セルを形成するための方法であって、
    ａ）第１の導電型の基板を提供するステップと、
    ｂ）前記第１の導電型の表面ピニング層を有する感光デバイスの位置に隣接して、側壁を有する分離構造体を定めるトレンチを形成するステップと、
    ｃ）形成された前記ピニング層を前記基板に電気的に結合するようにされた前記トレンチの第１の側壁に沿って、第１の導電型のドーパント材料領域を選択的に形成するステップと、
    を含む方法。
13. 前記トレンチの前記第１の側壁がドーパント領域を持たない、請求項１２に記載の方法。
14. 前記ドーパント材料領域が前記トレンチの底部の一部に沿って形成される、請求項１２に記載の方法。
15. 前記ドーパント材料領域を選択的に形成する前記ステップが、
    前記トレンチの内側にドープされた材料層を形成するステップと、
    ドーパント材料を前記ドープされた材料層から前記トレンチの前記第１の側壁内に外方拡散させて、第１の導電型の前記ドーパント材料領域を形成するステップと、
    を含む、請求項１２に記載の方法。
16. 前記ドーパント材料が、前記トレンチの底部の一部内に外方拡散されて、前記トレンチの底部に沿って第１の導電型の前記ドーパント材料領域を形成する、請求項１５に記載の方法。
17. 前記ドーパント材料を前記外方拡散させるのに先立ち、前記ドープされた材料層のうち、前記外方拡散されたドーパント材料領域が対応するトレンチ側壁に形成されることは望ましくない部分を選択的に除去するステップが行われる、請求項１５に記載の方法。
18. 前記外方拡散させるステップが、前記トレンチ及びドープされた材料層にアニール処理を受けさせることを含む、請求項１５に記載の方法。
19. 前記ドーパント材料領域を前記トレンチの前記第１の側壁に沿って選択的に形成する前記ステップが、
    前記基板の前記表面の上にパターン状にフォトレジスト層を形成して、前記第１の側壁を露出させるステップと、
    前記パターン状に形成されたフォトレジスト層の寸法を調整して、前記露出された第１の側壁におけるドーパント材料のイオン注入を助長するステップと、
    前記露出された第１の側壁に沿って、第１の導電型の注入されたドーパント材料を含むドーパント領域を形成するステップと、
    を含む、請求項１２に記載の方法。
20. 前記パターン状に形成されたフォトレジスト層の寸法を調整する前記ステップが、レジスト・エッチング処理を実施することにより、前記フォトレジスト層のパターンの寸法を減少させるステップを含む、請求項１９に記載の方法。
21. 前記レジスト・エッチング処理が、横方向エッチング成分及び垂直方向エッチング成分を有する化学エッチングからなる、請求項２０に記載の方法。
22. 前記化学エッチングが、前記パターン状に形成されたレジスト層の角部に丸みを与え、そのことにより、ドーパント領域を形成するためのドーパント材料のイオン注入を助長するようにされる、請求項２１に記載の方法。
23. 前記レジスト・エッチング処理が、スパッタ型エッチング処理からなる、請求項２０に記載の方法。
24. 前記スパッタ型エッチングが、指向性プラズマを使用する、請求項２３に記載の方法。
25. 前記スパッタ型エッチング処理が、前記パターン状に形成されたレジスト層の角部を面取りし、そのことにより、ドーパント領域を形成するためのドーパント材料のイオン注入を助長するようにされる、請求項２４に記載の方法。
26. 前記パターン状に形成されたレジスト層の前記面取りされた角部が、水平軸に対して減少された角度でドーパント材料をイオン注入することを可能にする、請求項２５に記載の方法。
27. 少なくとも２つのピクセル・セルを含んだピクセル・セル・アレイであって、
    第２のピクセル・セルに隣接する第１のピクセル・セルと、
    前記第１のピクセル・セルと前記第２のピクセル・セルとを分離し、かつ、側壁を有する第１の分離構造体と、
    を含み、前記第１のピクセル・セルに隣接する第１の側壁が、ドーパント材料により選択的にドープされ、第２のピクセル・セルに隣接する第２の側壁が、前記ドーパント材料により選択的にドープされていない、ピクセル・セル・アレイ。
28. ピクセル・セル・アレイを形成する方法であって、
    ａ）第２のピクセル・セルに隣接する第１のピクセル・セルを形成するステップと、
    ｂ）前記第１のピクセル・セルと前記第２のピクセル・セルとの間に、側壁を有する第１の分離構造体を形成して、前記第１のピクセル・セルと前記第２のピクセル・セルとを分離するステップと、
    ｃ）前記第１の分離構造体の第１の側壁に沿って、第１の導電型のドーパント材料領域を選択的に形成するステップと、
    を含む方法。
    

Images