CN111048541A - 减少背照式图像传感器暗电流的方法及背照式图像传感器 - Google Patents

Abstract

本发明提供一种用于减少背照式图像传感器暗电流的方法，不采用通过P型重掺杂通孔方式连接衬底方式，而采用深层P型掺杂区域连接相邻的像素单元的P型掺杂阱区域，从而减少像素单元间的连通电阻，实现像素阵列上下行的连通，进而得以取消阵列中部的衬底连接，免除像素阵列中接地接触的暗电流影响，经试验数据验证优化了成像质量，提高了图像传感器的整体性能。

Description

减少背照式图像传感器暗电流的方法及背照式图像传感器

技术领域

本发明涉及半导体领域，尤其涉及一种减少背照式图像传感器暗电流的方法及背照式图像传感器。

背景技术

CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。因此，随着技术发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置（例如胃镜）、车用摄像装置等。

CMOS图像传感器根据光照射经过的器件层的顺序不同可划分为前照式图像传感器和背照式图像传感器，在现有的背照式图像传感器中暗电流是影响像素单元性能的重要因素。

在图像传感器中，像素阵列是器件的核心单元。现有的背照式图像传感器为了隔离MOS管器件，一种方式会选择在器件周围区域做出浅沟槽隔离结构（STI）。但STI表面隔离导致电阻较大，若在阵列外接入接地电压，会在像素阵列中产生明显的接地压降，从而在成像图案会体现为随像素离阵列边界距离而变化的“黑锅”现象，为此现有技术在STI表面隔离的基础上，采用像素阵列中制作衬底接触的方式可缓解或消除“黑锅”现象。除此之外，STI区域填充氧化硅作为绝缘隔离层，虽然能较好的隔离器件电流，但随着像素尺寸的逐渐减小，对光吸收的利用要求也逐渐提高。设计上去除STI，转而使用共接地的p型掺杂区域用于隔离，可以提高硅的面积利用率。然而过大的衬底电阻使阵列中的接地电极无法去除，因此传感器性能会受接地电极所产生的暗电流影响。此暗电流的大小随接地电极的真实电压而变动，因此会给成像带来区域分布不均匀的“白锅”现象，请继续参考图1、图2，图1为本发明现有技术CMOS图像传感器的像素结构的示意图，图2为图1沿A-A方向的侧面剖视图。

图1为四个分别由4个感光单元共用一个浮置扩散区（FD）130的像素单元结构，图示的像素阵列结构在设计中不采用STI方式，而是在中间区域采用共接地的P型掺杂区域131进行隔离，图2显示为P型掺杂区域的侧面剖视图。如上所述，过大的衬底电阻会导致像素阵列的接地电极无法去除，带来严重的暗电流现象，进而影响图像传感器的成像效果。

发明内容

本发明的目的在于提供一种用于减少背照式图像传感器暗电流的方法，

背照式图像传感器取消接地的P型掺杂通孔，采用深层P型掺杂区域连接相邻的像素单元的P型掺杂阱区域，减少像素单元间的连通电阻，实现像素阵列上下行的连通；进而得以取消像素阵列的衬底连接，消除或减少像素阵列中接地接触的暗电流影响优选的，根据权利要求1所述的用于减少背照式图像传感器暗电流的方法，其特征在于，采用表面P型掺杂区连通相邻像素单元的钉扎层区域，从而减少像素单元间的连通电阻，降低暗电流；

优选的，其特征在于，所述方案应用于有STI隔离，或无STI隔离结构；

优选的，在像素结构无STI结构时，于像素单元之间的隔离MOS管上提供负电压，使MOS管沟道进入积累状态，从而降低沟道电阻，增强隔离管两侧衬底连通能力；

优选的，所述深层P型掺杂区的深度为0.05um– 1 um；

优选的，所述表面P型掺杂区的深度不超过0.1 um

优选的，所述负电压所述负电压视隔离MOS管两侧电场强度而定，为0至-3.3 V；

一种背照式图像传感器，

所述背照式图像传感器包括：具有若干像素单元的像素阵列；

所述像素单元之间具有深层P型掺杂区，所述深层P型掺杂区连接相邻像素单元的P型阱区域；

表面P型掺杂区，适于连通相邻像素单元的钉扎层区域；

优选的，所述像素阵列还包括：提供具有负压的像素单元之间的隔离MOS管；

优选的，所述负压视隔离MOS管两侧电场强度而定，为0至-3.3 V；

优选的，所述深层P型掺杂区的深度为0.05um至1 um。

本发明不采用通过P型重掺杂通孔方式连接衬底方式，而采用深层P型掺杂区域连接相邻的像素单元的P型掺杂阱区域，实现像素阵列上下行的连通；采用表面P型掺杂区域连通相邻像素单元的钉扎层结构；在像素结构无STI结构时，于像素单元之间的隔离MOS管上提供负电压，使MOS管沟道进入积累状态从而减少像素单元间的连通电阻，免除阵列中接地接触的暗电流影响，经试验数据验证优化了成像质量，提高了图像传感器的整体性能。

附图说明

通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。

图1为现有技术CMOS图像传感器的像素结构的示意图；

图2为图1沿A-A方向的侧面剖视图；

图3为根据本发明一个实施例的CMOS图像传感器的像素结构的示意图；

图4为图3中230沿竖直方向的侧面剖视图；

图5为图3中250沿水平方向的侧面剖视图；

图6为图3中240沿水平方向的侧面剖视图；

图7为图3方案中相邻像素单元连通电阻值与现有技术比较图。

在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。

具体实施方式

为解决上述现有技术中的问题，本发明提供一种用于减少背照式图像传感器暗电流的方法，背照式图像传感器取消接地的P型掺杂通孔，采用深层P型掺杂区域连接相邻的像素单元的P型掺杂阱区域，减少像素单元间的连通电阻，实现像素阵列上下行的连通；进而得以取消像素阵列的衬底连接，消除或减少像素阵列中接地接触的暗电流影响。

在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。

图3为根据本发明一个实施例的CMOS图像传感器的像素结构的示意图；

如图3所示，图中所示四个像素单元，其中四个像素单元分别具有感光单元260和转移晶体管270，在像素单元的布局设计中，上下像素单元之间具有N型阱（NWELL）210、220；请同时参考图4，图4为图3中230沿竖直方向的侧面剖视图；在像素单元之间的部分边界上，常放置有源跟随晶体（SF）管或者复位晶体（RST）管，以及对应的源漏电极n+区。这些MOS管通道由于阈值电压的调整需要，常呈n型掺杂。为了保护这些器件的性能，像素之间的p型导电430连接需要绕过表面的n掺杂区。因此，在此处使用深层p型掺杂区域（PWELL）230来对两侧像素区域进行连通。本实施例绕开原有n型掺杂区域，以进行深层p型掺杂阱区域的连通，因此也可能用于连通任意n型掺杂区两侧，本实施例中减少像素单元间的连通电阻，实现像素阵列上下行的连通；进而得以取消像素阵列的衬底连接，深层P型掺杂区域的深度为0.05um-1 um。图4中其中410为MOS管（垂直沟道方向截面），420为MOS管沟道中的n型区，430为像素表面的p型钝化区，440为本实施例中的深层P型掺杂区域PWELL掺杂通道。

请继续参考图3与图5，图5为图3中250沿水平方向的侧面剖视图。图5 为本发明中另一实施例减少背照式图像传感器暗电流的方法，图5为像素单元中位于感光单元270表面区域的钉扎层。为了避免硅片表面缺陷在像素读取过程产生暗电流，工艺中会对浅表面进行较浓的表面p型掺杂区域钝化。借助这个表面p型掺杂区域钝化，也可以在相邻的像素之间进行导电连接，表面P型掺杂区域连通相邻像素单元的钉扎层结构，从而减少像素单元间的电阻，降低暗电流。本方案主要用于没有器件分隔的相邻像素的连接。图5是该方案的示意图，图中510是像素表面原有的p型钉扎层结构，520是本实施例中的表面p型掺杂区域，所述表面P型掺杂区的深度不超过0.1 um。由于该掺杂与两侧没有深度差，设计上可以直接使用表面p型掺杂区域钝化掺杂一次同时完成连接。

需要指出的是，图4、图5中具体的实施方式可应用于STI隔离的设计，也可应用于无STI隔离的设计中。

请继续参考图3与图6，图6位图3中240沿水平方向的侧面剖视图。图6为本发明中再一实施例减少背照式图像传感器暗电流的方法，图6中在像素中，应用于无STI设计的像素阵列结构中，由于像素单元中存在未经阈值电压调节掺杂的N型MOS隔离管240，沟道为p型掺杂。此类MOS管一般用于隔离不同信号电极。N型MOS隔离管240，在其栅极上加上负电压，负压视N型MOS隔离管两侧电场强度而定，在本实施例中为0至-3.3 V，过大电压会导致噪声的剧烈增强；在采用本实施例中范围内的负压就可以使沟道进入积累状态，提高p型掺杂程度，从而降低沟道电阻，增强N型MOS隔离管两侧衬底连通能力。图6是该方案的示意图，图中610为N型MOS隔离管（垂直沟道方向截面），620为N型MOS隔离管两侧的p型掺杂区。在610的栅极处加上负电压之后，沟道就会诱生出积累的空穴层。空穴层降低了这个位置的电阻，因此两边p型掺杂区之间的电阻随之下降。N型MOS隔离管中积累的空穴对两侧形成了连通。

请继续参考图7，图7为图3方案中相邻像素单元连通电阻值与现有技术比较图。

在像素阵列中，图4、图5、图6设计方案综合使用，可以大幅降低像素阵列的连通电阻。图7为使用计算机辅助半导体工艺模拟所得到的相邻像素连通电阻值。本方案的运用使相邻像素电阻大幅降低至十分之一左右，显著有利于像素阵列外围接地的性能，降低由于接地距离所带来的工作状态不均匀性。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (12)

1.一种用于减少背照式图像传感器暗电流的方法，其特征在于，

背照式图像传感器取消接地的P型掺杂通孔，采用深层P型掺杂区域连接相邻的像素单元的P型掺杂阱区域，减少像素单元间的连通电阻，实现像素阵列上下行的连通；进而取消像素阵列的衬底连接，消除或减少像素阵列中接地接触的暗电流影响。

2.根据权利要求1所述的用于减少背照式图像传感器暗电流的方法，其特征在于，采用表面P型掺杂区域连通相邻像素单元的钉扎层结构，从而减少像素单元间的电阻，降低暗电流。

3.根据权利要求1或2中任意一项所述的用于减少背照式图像传感器暗电流的方法，其特征在于，所述方案应用于有STI隔离，或无STI隔离结构。

4.根据权利要求1所述的用于减少背照式图像传感器暗电流的方法，其特征在于，在像素结构无STI结构时，于像素单元之间的隔离MOS管上提供负电压，使隔离MOS管沟道进入积累状态；从而降低沟道电阻，增强隔离管两侧衬底连通能力。

5.根据权利要求1所述的用于减少背照式图像传感器暗电流的方法，其特征在于，所述深层P型掺杂区域的深度为0.05um-1 um。

6.根据权利要求2所述的用于减少背照式图像传感器暗电流的方法，其特征在于，所述表面P型掺杂区域的深度不超过0.1 um。

7.根据权利要求4所述的用于减少背照式图像传感器暗电流的方法，其特征在于，所述负电压视隔离MOS管两侧电场强度而定，为0至-3.3 V。

8.一种背照式图像传感器，其特征在于，

所述背照式图像传感器包括：具有若干像素单元的像素阵列；

所述像素单元之间具有深层P型掺杂区域，所述深层P型掺杂区域连接相邻像素单元的P型阱区域；

表面P型掺杂区域，适于连通相邻像素单元的钉扎层结构。

9.根据权利要求8所述的背照式图像传感器，其特征在于，

所述像素阵列还包括：提供具有负压的像素单元之间的隔离MOS管。

10.根据权利要求9所述的背照式图像传感器，其特征在于，所述负压视隔离MOS管两侧电场强度而定，为0至-3.3 V。

11.根据权利要求8所述的背照式图像传感器，其特征在于，所述深层P型掺杂区域的深度为0.05um至1 um。

12.根据权利要求8所述的背照式图像传感器，其特征在于，所述表面P型掺杂区域的深度不超过0.1 um。

Images