JP2006337268A - 接触抵抗の測定方法および半導体素子の電気特性の測定方法 - Google Patents
接触抵抗の測定方法および半導体素子の電気特性の測定方法 Download PDFInfo
- Publication number
- JP2006337268A JP2006337268A JP2005164455A JP2005164455A JP2006337268A JP 2006337268 A JP2006337268 A JP 2006337268A JP 2005164455 A JP2005164455 A JP 2005164455A JP 2005164455 A JP2005164455 A JP 2005164455A JP 2006337268 A JP2006337268 A JP 2006337268A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- resistance
- semiconductor element
- measuring
- electrical characteristics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】 半導体素子の回路構成にかかわらず接触抵抗を測定することができ、かつ接触抵抗の測定に要する手間を削減することができる接触抵抗の測定方法を提供する。
【解決手段】 第1のリード端子3に第1および第2コンタクトピン11,12を接触させ、第2のリード端子4に第3および第4コンタクトピン13,14を接触させておく。この状態で、第1および第4コンタクトピン11,14間の抵抗、第2および第3コンタクトピン12,13間の抵抗ならびに第2および第4コンタクトピン12,14間の抵抗についてそれぞれ計測し、第1および第2コンタクトピン11,12間の抵抗ならびに第3および第4コンタクトピン13,14間の抵抗についてそれぞれ計測する。そして、前記計測によって得られた各コンタクトピン11〜14間の抵抗に基づいて、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を算出する。
【選択図】 図1
Description
本発明は、半導体素子に設けられる複数のリード端子に接触子を接触させて、各リード端子と接触子との間の接触抵抗を測定する接触抵抗の測定方法に関する。
また本発明は、半導体素子に設けられる複数のリード端子に接触子を接触させて、接触子を介して半導体素子の電気特性を測定する半導体素子の電気特性の測定方法に関する。
半導体素子の検査の1つに、電気特性検査がある。この電気特性検査では、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、接触子を介して電気特性を測定する。この測定の結果に基づいて、半導体素子の良否を判定する。このような電気特性検査では、リード端子と接触子との間の接触抵抗によって、電気特性の測定精度が低下し、これによって誤判定が生じてしまうことがある。
このような誤判定は、後述の第1〜第4の従来技術を用いれば、防ぐことができる。第1〜第4の従来技術を用いれば、リード端子と接触子との間の接触抵抗を小さくすることができ、これによって電気特性の測定精度を向上させ、誤判定を防ぐことができる。
第1の従来技術は、特許文献1に開示される。この従来技術では、半導体ウェハの電気試験にあたって、半導体ウェハの電極パッドにプローブ針を接触させる。このとき、電極パッドに対するプローブ針の接触圧を自動的に調整する。これによって、電極パッドとプローブ針との間の接触抵抗を小さくする。
第2の従来技術は、特許文献2に開示される。この従来技術では、プローブ針に電流を流すことによって、プローブ針に付着した異物を焼却して除去する。これによって半導体ウェハとプローブ針との間の接触抵抗を小さくする。
第3の従来技術は、特許文献3に開示される。この従来技術では、半導体素子の電気的特性を測定する前に、ローラーによって、半導体素子の外部リードを磨く。これによって、外部リードと測子との間の接触抵抗を小さくする。
第4の従来技術は、特許文献4に開示される。この従来技術では、電子部品の電極に探針を接触させた状態で、前記電極表面を擦るように前記探針を振動させる。これによって、電極面に形成されていた酸化膜を削り取り、電極と探針との間の接触抵抗を小さくする。
以上のような第1〜第4の従来技術を用いれば、リード端子と接触子との間の接触抵抗を小さくすることができるけれども、このように接触抵抗を小さくしたとしても、接触抵抗が電気特性の測定精度に与える影響を無視することはできない。
第5の従来技術は、特許文献5に開示される。この従来技術では、半導体装置の端子と測定用端子との間の接触抵抗を含む寄生抵抗を考慮して、電気特性の測定時に実際に印加する電圧を補正する。これによって寄生抵抗の影響を除去して正確な電気特性の測定を行うことができる。
このような第5の従来技術では、電気特性の測定前に、寄生抵抗を測定する。寄生抵抗を測定するにあたっては、予備テスト電圧値の電圧を半導体装置に印加して、半導体装置に流れる電流を測定する。そして、予備テスト電圧値と、測定された電流値と、半導体装置内の2端子間の理論抵抗値とに基づいて、寄生抵抗値を算出する。前記理論抵抗値は、寄生抵抗の測定前に、予め測定しておく必要がある。したがって第5の従来技術では、手間を要するという問題がある。
第6の従来技術として、接触抵抗を測定する技術が、特許文献6に開示される。この従来技術では、接触抵抗の測定時に、半導体チップの内部回路と電極とを電気的に分離する。これによってプローブと電極とを接触させた状態で、電極に対するプローブの接触抵抗の測定を行うことができる。
このような第6の従来技術を用いれば、リード端子と接触子との間の接触抵抗を測定することができるけれども、このような接触抵抗の測定のためには、半導体素子の内部回路とリード端子とを電気的に分離するためのスイッチング回路が、半導体素子に設けられる必要がある。換言すれば、半導体素子に前記スイッチング回路がなければ、接触抵抗を測定することができない。したがって第6の従来技術では、半導体素子の回路構成に対して制約があるという問題がある。
本発明の目的は、半導体素子の回路構成にかかわらず接触抵抗を測定することができ、かつ接触抵抗の測定に要する手間を削減することができる接触抵抗の測定方法を提供することである。
本発明の他の目的は、電気特性の測定精度を向上させることができ、かつ電気特性の測定に要する手間を削減することができる半導体素子の電気特性の測定方法を提供することである。
本発明は、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、各リード端子と接触子との間の接触抵抗を測定する接触抵抗の測定方法であって、
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させておき、
第1および第3接触子間の抵抗、第1および第4接触子間の抵抗、第2および第3接触子間の抵抗ならびに第2および第4接触子間の抵抗のうちから選んだ3つについてそれぞれ計測するとともに、第1および第2接触子間の抵抗ならびに第3および第4接触子間の抵抗についてそれぞれ計測し、
前記計測によって得られた各接触子間の抵抗に基づいて、各リード端子と接触子との間の接触抵抗を算出することを特徴とする接触抵抗の測定方法である。
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させておき、
第1および第3接触子間の抵抗、第1および第4接触子間の抵抗、第2および第3接触子間の抵抗ならびに第2および第4接触子間の抵抗のうちから選んだ3つについてそれぞれ計測するとともに、第1および第2接触子間の抵抗ならびに第3および第4接触子間の抵抗についてそれぞれ計測し、
前記計測によって得られた各接触子間の抵抗に基づいて、各リード端子と接触子との間の接触抵抗を算出することを特徴とする接触抵抗の測定方法である。
また本発明は、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する半導体素子の電気特性の測定方法であって、
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
前記接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定するとともに、接触子を介して半導体素子の電気特性を計測し、
前記半導体素子の電気特性の計測によって得られた半導体素子の電気特性を、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗に基づいて補正することを特徴とする半導体素子の電気特性の測定方法である。
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
前記接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定するとともに、接触子を介して半導体素子の電気特性を計測し、
前記半導体素子の電気特性の計測によって得られた半導体素子の電気特性を、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗に基づいて補正することを特徴とする半導体素子の電気特性の測定方法である。
また本発明は、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する半導体素子の電気特性の測定方法であって、
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
前記接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定し、
半導体素子の電気特性を計測するときの計測条件を、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗に基づいて補正し、
補正した計測条件で、接触子を介して半導体素子の電気特性を計測することを特徴とする半導体素子の電気特性の測定方法である。
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
前記接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定し、
半導体素子の電気特性を計測するときの計測条件を、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗に基づいて補正し、
補正した計測条件で、接触子を介して半導体素子の電気特性を計測することを特徴とする半導体素子の電気特性の測定方法である。
また本発明は、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する半導体素子の電気特性の測定方法であって、
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
前記接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定し、
前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗が予め定める許容範囲内であるか否かを判定し、
許容範囲内であるときは、接触子を介して半導体素子の電気特性を計測し、許容範囲内でないときは、各リード端子または各接触子に超音波振動を与えた後、接触子を介して半導体素子の電気特性を計測することを特徴とする半導体素子の電気特性の測定方法である。
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
前記接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定し、
前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗が予め定める許容範囲内であるか否かを判定し、
許容範囲内であるときは、接触子を介して半導体素子の電気特性を計測し、許容範囲内でないときは、各リード端子または各接触子に超音波振動を与えた後、接触子を介して半導体素子の電気特性を計測することを特徴とする半導体素子の電気特性の測定方法である。
本発明によれば、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、各リード端子と接触子との間の接触抵抗を測定する。具体的には、第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させておく。この状態で、各接触子間の抵抗を計測する。そして、前記計測によって得られた各接触子間の抵抗に基づいて、各リード端子と接触子との間の接触抵抗を算出する。
以下、第1のリード端子と第1接触子との間の接触抵抗をr1と記載し、第1のリード端子と第2接触子との間の接触抵抗をr2と記載し、第2のリード端子と第3接触子との間の接触抵抗をr3と記載し、第2のリード端子と第4接触子との間の接触抵抗をr4と記載する。
各接触子間の抵抗の計測では、第1および第3接触子間の抵抗、第1および第4接触子間の抵抗、第2および第3接触子間の抵抗ならびに第2および第4接触子間の抵抗のうちから選んだ3つについてそれぞれ計測する。これらの計測によって得られた各抵抗からは、r1とr2との差を算出するとともに、r3とr4との差を算出することができる。これらの各差は、未知数である半導体素子の抵抗を含まない。
また各接触子間の抵抗の計測では、第1および第2接触子間の抵抗ならびに第3および第4接触子間の抵抗についてそれぞれ計測する。これらの計測によって得られた各抵抗は、r1とr2との和であり、またr3とr4との和である。これらの各和は、未知数である半導体素子の抵抗を含まない。
したがってr1〜r4は、前記計測によって得られた各接触子間の抵抗から導くことができる。換言すれば、前記計測によって得られた各接触子間の抵抗に基づいて、r1〜r4を算出することができる。
このように各接触子間の抵抗に基づいて、各リード端子と接触子との間の接触抵抗を算出することができるので、前記第6の従来技術のように、半導体素子の回路構成に対して制約がない。したがって、半導体素子の回路構成にかかわらず接触抵抗を測定することができる。
また各接触子間の抵抗に基づいて、各リード端子と接触子との間の接触抵抗を算出することができるので、前記第5の従来技術のように、理論抵抗値を予め測定しておく必要がない。したがって接触抵抗の測定に要する手間を削減することができる。
以上のように本発明では、半導体素子の回路構成にかかわらず接触抵抗を測定することができ、かつ接触抵抗の測定に要する手間を削減することができる。
また本発明によれば、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する。具体的には、まず、第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させる。この状態で、各リード端子と接触子との間の接触抵抗を測定するとともに、接触子を介して半導体素子の電気特性を計測する。そして、前記半導体素子の電気特性の計測によって得られた半導体素子の電気特性を、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗に基づいて補正する。
前記補正によって、電気特性の測定精度を向上させることができる。しかも補正に用いられる各接触抵抗は、前述のようにして測定するので、接触抵抗の測定に要する手間を削減することができ、延いては電気特性の測定に要する手間を削減することができる。
また本発明によれば、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する。具体的には、まず、第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させる。この状態で、各リード端子と接触子との間の接触抵抗を測定する。次に、半導体素子の電気特性を計測するときの計測条件を、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗に基づいて補正する。そして、補正した計測条件で、接触子を介して半導体素子の電気特性を計測する。
このように補正した計測条件で、接触子を介して半導体素子の電気特性を計測するので、電気特性の測定精度を向上させることができる。しかも補正に用いられる各接触抵抗は、前述のようにして測定するので、接触抵抗の測定に要する手間を削減することができ、延いては電気特性の測定に要する手間を削減することができる。
また本発明によれば、半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する。具体的には、まず、第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させる。この状態で、各リード端子と接触子との間の接触抵抗を測定する。次に、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗が予め定める許容範囲内であるか否かを判定する。許容範囲内であるときは、接触子を介して半導体素子の電気特性を計測し、許容範囲内でないときは、各リード端子または各接触子に超音波振動を与えた後、接触子を介して半導体素子の電気特性を計測する。
このように各接触抵抗が許容範囲内でないときは、前述のように各リード端子または各接触子に超音波振動を与える。これによって各接触抵抗を小さくし、この上で、接触子を介して半導体素子の電気特性を計測する。したがって電気特性の測定精度を向上させることができる。また各接触抵抗が許容範囲内であるときは、超音波振動を与えることなく、接触子を介して半導体素子の電気特性を計測することによって、無駄を省くことができる。しかも判定に用いられる各接触抵抗は、前述のようにして測定するので、接触抵抗の測定に要する手間を削減することができ、延いては電気特性の測定に要する手間を削減することができる。
図1は、本発明の実施の第1形態である測定方法によって半導体素子1の電気特性を測定する測定装置2の構成を簡略化して示す回路図である。図2は、半導体素子1のリード端子3,4にコンタクトピン11〜14を接触させた状態を模式的に示す模式図である。
本実施の形態の測定方法は、半導体素子の電気特性の測定方法である。電気特性は、DC特性であり、詳しくは電圧電流特性である。本実施の形態では、半導体素子1に予め定める電流値の印加電流を印加したときに半導体素子1にかかる電圧を、電気特性として測定する。
本実施の形態では、半導体素子1に設けられる複数のリード端子3,4に、接触子であるコンタクトピン11〜14をそれぞれ接触させる。この状態で、コンタクトピン11〜14を介して半導体素子1の電気特性を測定する。
被測定デバイス(Device Under Test、略称DUT)である半導体素子1は、内部回路である半導体回路と、半導体回路に接続される複数のリード端子3,4とを含む。本実施の形態では、測定対象となる半導体回路に接続される2つのリード端子3,4のうち、一方のリード端子3を第1のリード端子3といい、他方のリード端子4を第2のリード端子4という。
測定装置2は、たとえば半導体素子1の検査装置に備えられる。大略的に述べると、検査装置は、前記測定装置2とハンドラとを備える。ハンドラは、測定装置2による測定結果に基づいて半導体素子1の良否を判定し、判定結果に基づいて半導体素子1を、良品と不良品とに分類して、指定された場所に収納する。
測定装置2は、第1〜第4コンタクトピン11〜14と、定電流を供給する定電流源6と、電圧を計測する直流電圧計7と、リレー回路8と、制御部9とを含む。
第1および第2コンタクトピン11,12は、第1のリード端子3に接触し、第3および第4コンタクトピン13,14は、第2のリード端子4に接触する。このように本実施の形態では、ケルビンコンタクト方式、すなわち1つのリード端子に対して2つのコンタクトピンを接触させる方式が採用される。
リレー回路8は、第1〜第4コンタクトピン11〜14と定電流源6とを電気的に、導通および遮断するとともに、第1〜第4コンタクトピン11〜14と直流電圧計7とを電気的に、導通および遮断する。リレー回路8は、第1〜第9リレー21〜29を有する。第1〜第9リレー21〜29は、導通状態と遮断状態とに切り換わる。
第1〜第4リレー21〜24は、第1〜第4コンタクトピン11〜14と定電流源6との間に介在する。第1リレー21は、定電流源6の一方の端子6aと第1コンタクトピン11との間に介在する。第2リレー22は、定電流源6の一方の端子6aと第2コンタクトピン12との間に介在する。第3リレー23は、定電流源6の他方の端子6bと第3コンタクトピン13との間に介在する。第4リレー24は、定電流源6の他方の端子6bと第4コンタクトピン14との間に介在する。
第5〜第8リレー25〜28は、第1〜第4コンタクトピン11〜14と直流電圧計7との間に介在する。第5リレー25は、直流電圧計7の一方の端子7aと第1コンタクトピン11との間に介在する。第6リレー26は、直流電圧計7の一方の端子7aと第2コンタクトピン12との間に介在する。第7リレー27は、直流電圧計7の他方の端子7bと第3コンタクトピン13との間に介在する。第8リレー28は、直流電圧計7の他方の端子7bと第4コンタクトピン14との間に介在する。
第9リレー29は、第2および第6リレー22,26と第3コンタクトピン13との間に介在するとともに、第3および第7リレー23,27と第2コンタクトピン12との間に介在する。
制御部9は、本実施の形態の測定方法に係る制御プログラムを実行する。制御部9は、たとえば中央演算処理装置(Central Processing Unit、略称CPU)によって実現される。制御部9は、リレー回路8を制御するとともに、定電流源6を制御する。また制御部9は、直流電圧計7の計測値を取得する。
各リード端子3,4の表面および各コンタクトピン11〜14の表面には、酸化膜がそれぞれ形成される。これらの酸化膜によって、各リード端子3,4とコンタクトピン11〜14との間には、接触抵抗が生じる。
本実施の形態では、第1のリード端子3と第1コンタクトピン11との間の接触抵抗をr1と記載し、第1のリード端子3と第2コンタクトピン12との間の接触抵抗をr2と記載し、第2のリード端子4と第3コンタクトピン13との間の接触抵抗をr3と記載し、第2のリード端子4と第4コンタクトピン14との間の接触抵抗をr4と記載する。
図3は、半導体素子の電気特性の測定方法を説明するためのフローチャートである。まず、ステップa1で、第1のリード端子3に第1および第2コンタクトピン11,12を接触させるとともに、第2のリード端子4に第3および第4コンタクトピン13,14を接触させ、ステップa2に進む。ステップa2では、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を測定し、ステップa3に進む。ステップa3では、第1〜第4コンタクトピン11〜14を介して半導体素子1の電気特性を計測し、ステップa4に進む。ステップa4では、前記ステップa3の計測によって得られた半導体素子1の電気特性を、前記ステップa2の測定によって得られた各接触抵抗r1〜r4に基づいて補正する。このようにして、半導体素子1の電気特性を測定する。
各リード端子3,4とコンタクトピン11〜14とを離反させるのは、ステップa2およびa3を実行した後であればよく、したがってステップa4を実行する前でもよく、あるいはステップa4を実行した後でもよい。またステップa2およびa3を実行する順序は逆であってもよい。
図4は、図3のステップa2に係る接触抵抗の測定方法を説明するためのフローチャートである。まず、ステップb1で、各コンタクトピン11〜14間の抵抗を計測し、ステップb2に進む。ステップb2では、前記ステップb1の計測によって得られた各コンタクトピン11〜14間の抵抗に基づいて、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を算出する。このようにして、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を測定する。
前記ステップb1では、第1および第3コンタクトピン11,13間の抵抗、第1および第4コンタクトピン11,14間の抵抗、第2および第3コンタクトピン12,13間の抵抗ならびに第2および第4コンタクトピン12,14間の抵抗のうちから選んだ3つについてそれぞれ計測する。本実施の形態では、前記3つとして、第1および第4コンタクトピン11,14間の抵抗、第2および第3コンタクトピン12,13間の抵抗ならびに第2および第4コンタクトピン12,14間の抵抗についてそれぞれ計測する。また前記ステップb1では、第1および第2コンタクトピン11,12間の抵抗ならびに第3および第4コンタクトピン13,14間の抵抗についてもそれぞれ計測する。
第1および第4コンタクトピン11,14間の抵抗を計測するにあたって、制御部9は、第1〜第9リレー21〜29のうち、第1および第4リレー21,24ならびに第5および第8リレー25,28を導通状態とし、残余のリレー22,23,26,27,29を遮断状態とするように、リレー回路8を制御する。また制御部9は、予め定める第1電流値Is1の印加電流を供給するように、定電流源6を制御する。前述のようにリレー回路8および定電流源6が制御された状態で、直流電圧計7によって電圧が計測される。このときの直流電圧計7の計測値をVm1とする。
第2および第3コンタクトピン12,13間の抵抗を計測するにあたって、制御部9は、第1〜第9リレー21〜29のうち、第2および第3リレー22,23ならびに第6および第7リレー26,27を導通状態とし、残余のリレー21,24,25,28,29を遮断状態とするように、リレー回路8を制御する。また制御部9は、前記第1電流値Is1の印加電流を供給するように、定電流源6を制御する。前述のようにリレー回路8および定電流源6が制御された状態で、直流電圧計7によって電圧が計測される。このときの直流電圧計7の計測値をVm2とする。
第2および第4コンタクトピン12,14間の抵抗を計測するにあたって、制御部9は、第1〜第9リレー21〜29のうち、第2および第4リレー22,24ならびに第6および第8リレー26,28を導通状態とし、残余のリレー21,23,25,27,29を遮断状態とするように、リレー回路8を制御する。また制御部9は、前記第1電流値Is1の印加電流を供給するように、定電流源6を制御する。前述のようにリレー回路8および定電流源6が制御された状態で、直流電圧計7によって電圧が計測される。このときの直流電圧計7の計測値をVm3とする。
第1および第2コンタクトピン11,12間の抵抗を計測するにあたって、制御部9は、第1〜第9リレー21〜29のうち、第1および第3リレー21,23、第5および第7リレー25,27ならびに第9リレー29を導通状態とし、残余のリレー22,24,26,28を遮断状態とするように、リレー回路8を制御する。また制御部9は、前記第1電流値Is1の印加電流を供給するように、定電流源6を制御する。前述のようにリレー回路8および定電流源6が制御された状態で、直流電圧計7によって電圧が計測される。このときの直流電圧計7の計測値をVm4とする。
第3および第4コンタクトピン13,14間の抵抗を計測するにあたって、制御部9は、第1〜第9リレー21〜29のうち、第2および第4リレー22,24、第6および第8リレー26,28ならびに第9リレー29を導通状態とし、残余のリレー21,23,25,27を遮断状態とするように、リレー回路8を制御する。また制御部9は、前記第1電流値Is1の印加電流を供給するように、定電流源6を制御する。前述のようにリレー回路8および定電流源6が制御された状態で、直流電圧計7によって電圧が計測される。このときの直流電圧計7の計測値をVm5とする。
制御部9は、直流電圧計7による各計測値Vm1〜Vm5を取得して、以下の式(1)〜式(4)に基づいて、各接触抵抗r1〜r4を算出する。
r1=(Vm4+Vm1−Vm3)/(2・Is1) …(1)
r2=(Vm4−Vm1+Vm3)/(2・Is1) …(2)
r3=(Vm5+Vm2−Vm3)/(2・Is1) …(3)
r4=(Vm5−Vm2+Vm3)/(2・Is1) …(4)
r1=(Vm4+Vm1−Vm3)/(2・Is1) …(1)
r2=(Vm4−Vm1+Vm3)/(2・Is1) …(2)
r3=(Vm5+Vm2−Vm3)/(2・Is1) …(3)
r4=(Vm5−Vm2+Vm3)/(2・Is1) …(4)
図5は、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を測定するための測定回路を示す回路図である。この図5を参照して、前記式(1)〜式(4)の導き方を大略的に説明する。本実施の形態では、半導体素子1の抵抗をRとする。このRは、未知数である。
図5A(1)は、第1〜第9リレー21〜29のうち、第1および第4リレー21,24ならびに第5および第8リレー25,28を導通状態とし、残余のリレー22,23,26,27,29を遮断状態とした場合の図1の等価回路を示す。この場合、第1および第4コンタクトピン11,14間の抵抗、すなわちr1+R+r4を計測することができ、以下の式(5)が成り立つ。
r1+R+r4=Vm1/Is1 …(5)
r1+R+r4=Vm1/Is1 …(5)
図5A(2)は、第1〜第9リレー21〜29のうち、第2および第3リレー22,23ならびに第6および第7リレー26,27を導通状態とし、残余のリレー21,24,25,28,29を遮断状態とした場合の図1の等価回路を示す。この場合、第2および第3コンタクトピン12,13間の抵抗、すなわちr2+R+r3を計測することができ、以下の式(6)が成り立つ。
r2+R+r3=Vm2/Is1 …(6)
r2+R+r3=Vm2/Is1 …(6)
図5A(3)は、第1〜第9リレー21〜29のうち、第2および第4リレー22,24ならびに第6および第8リレー26,28を導通状態とし、残余のリレー21,23,25,27,29を遮断状態とした場合の図1の等価回路を示す。この場合、第2および第4コンタクトピン12,14間の抵抗、すなわちr2+R+r4を計測することができ、以下の式(7)が成り立つ。
r2+R+r4=Vm3/Is1 …(7)
r2+R+r4=Vm3/Is1 …(7)
図5B(4)は、第1〜第9リレー21〜29のうち、第1および第3リレー21,23、第5および第7リレー25,27ならびに第9リレー29を導通状態とし、残余のリレー22,24,26,28を遮断状態とした場合の図1の等価回路を示す。この場合、第1および第2コンタクトピン11,12間の抵抗、すなわちr1+r2を計測することができ、以下の式(8)が成り立つ。
r1+r2=Vm4/Is1 …(8)
r1+r2=Vm4/Is1 …(8)
図5B(5)は、第1〜第9リレー21〜29のうち、第2および第4リレー22,24、第6および第8リレー26,28ならびに第9リレー29を導通状態とし、残余のリレー21,23,25,27を遮断状態とした場合の図1の等価回路を示す。この場合、第3および第4コンタクトピン13,14間の抵抗、すなわちr3+r4を計測することができ、以下の式(9)が成り立つ。
r3+r4=Vm5/Is1 …(9)
前記式(5)〜式(9)から、前記式(1)〜式(4)を導くことができる。
r3+r4=Vm5/Is1 …(9)
前記式(5)〜式(9)から、前記式(1)〜式(4)を導くことができる。
まず、式(5)から式(7)を減算することによって、以下の式(10)が得られる。
r1−r2=(Vm1−Vm3)/Is1 …(10)
r1−r2=(Vm1−Vm3)/Is1 …(10)
式(8)に式(10)を加算して、2で除算することによって、前記式(1)が得られる。また式(1)を式(10)に代入することによって、前記式(2)が得られる。
次に、式(6)から式(7)を減算することによって、以下の式(11)が得られる。
r3−r4=(Vm2−Vm3)/Is1 …(11)
r3−r4=(Vm2−Vm3)/Is1 …(11)
式(9)に式(11)を加算して、2で除算することによって、前記式(3)が得られる。また式(3)を式(11)に代入することによって、前記式(4)が得られる。
図6は、半導体素子1の電気特性を測定するための測定回路を示す回路図である。半導体素子1の電気特性を測定するにあたって、制御部9は、第1〜第9リレー21〜29のうち、第2および第3リレー22,23ならびに第5および第8リレー25,28を導通状態とし、残余のリレー21,24,26,27,29を遮断状態とするように、リレー回路8を制御する。また制御部9は、予め定める第2電流値Is2の定電流を供給するように、定電流源6を制御する。第2電流値Is2は、第1電流値Is1と同一であってもよく、あるいは異なっていてもよい。前述のようにリレー回路8および定電流源6が制御された状態で、直流電圧計7によって電圧が計測される。このときの直流電圧計7の計測値をVm11とする。
制御部9は、直流電圧計7の計測値Vm11を取得して、この計測値Vm11を、前記図3のステップa2の測定によって得られた各接触抵抗r1,r4に基づいて補正する。具体的には、以下の式(12)に基づいて、計測値Vm11を補正する。式(12)において、Vxは補正値である。またroは、直流電圧計7の内部抵抗であり、既知数である。
Vx={1+(r1+r4)/ro}・Vm11 …(12)
Vx={1+(r1+r4)/ro}・Vm11 …(12)
以上のような本実施の形態によれば、各コンタクトピン11〜14間の抵抗の計測では、第1および第4コンタクトピン11,14間の抵抗、第2および第3コンタクトピン12,13間の抵抗ならびに第2および第4コンタクトピン12,14間の抵抗についてそれぞれ計測する。これらの計測によって得られた各抵抗からは、r1とr2との差を算出するとともに、r3とr4との差を算出することができる。これらの各差は、未知数である半導体素子1の抵抗Rを含まない。
また各コンタクトピン11〜14間の抵抗の計測では、第1および第2コンタクトピン11,12間の抵抗ならびに第3および第4コンタクトピン13,14間の抵抗についてそれぞれ計測する。これらの計測によって得られた各コンタクトピン間の抵抗は、r1とr2との和であり、またr3とr4との和である。これらの各和は、未知数である半導体素子1の抵抗Rを含まない。
したがってr1〜r4は、前記計測によって得られた各コンタクトピン11〜14間の抵抗から導くことができる。換言すれば、前記計測によって得られた各コンタクトピン11〜14間の抵抗に基づいて、r1〜r4を算出することができる。
このように各コンタクトピン11〜14間の抵抗に基づいて、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を算出することができるので、前記第6の従来技術のように、半導体素子1の回路構成に対して制約がない。したがって、半導体素子1の回路構成にかかわらず接触抵抗r1〜r4を測定することができる。
また各コンタクトピン11〜14間の抵抗に基づいて、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を算出することができるので、前記第5の従来技術のように、理論抵抗値を予め測定しておく必要がない。したがって接触抵抗r1〜r4の測定に要する手間を削減することができる。
このように本実施の形態では、半導体素子1の回路構成にかかわらず接触抵抗r1〜r4を測定することができ、かつ接触抵抗r1〜r4の測定に要する手間を削減することができる。
また本実施の形態によれば、図3のステップa3に係る半導体素子1の電気特性の計測によって得られた半導体素子1の電気特性を、図3のステップa2に係る各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4の測定によって得られた各接触抵抗r1〜r4に基づいて補正する。これによって電気特性の測定精度を向上させることができる。しかも補正に用いられる各接触抵抗r1〜r4は、前述のようにして測定するので、接触抵抗r1〜r4の測定に要する手間を削減することができ、延いては電気特性の測定に要する手間を削減することができる。
図7は、本発明の実施の第2形態である測定方法によって半導体素子1の電気特性を測定する測定装置42の構成を簡略化して示す回路図である。本実施の形態は、前述の第1形態に類似するので、共通する点は説明を省略する。
前述の第1形態では、半導体素子1に予め定める電流値の印加電流を印加したときに半導体素子1にかかる電圧を、電気特性として測定する。これに対して本実施の形態では、半導体素子1に予め定める電圧値の印加電圧を印加したときに半導体素子1に流れる電流を、電気特性として測定する。
測定装置42は、第1〜第4コンタクトピン11〜14と、定電圧を供給する定電圧源46と、電流を計測する直流電流計47と、リレー回路48と、制御部49とを含む。
第1および第2コンタクトピン11,12は、第1のリード端子3に接触し、第3および第4コンタクトピン13,14は、第2のリード端子4に接触する。このように本実施の形態でも、ケルビンコンタクト方式が採用される。
定電圧源46と直流電流計47とは、直列に接続される。詳しくは、定電圧源46の一方の端子46aと直流電流計47の他方の端子47bとが接続される。
リレー回路48は、第1〜第4コンタクトピン11〜14と定電圧源46および直流電流計47とを電気的に、導通および遮断する。リレー回路48は、第1〜第5リレー51〜55を有する。第1〜第5リレー51〜55は、導通状態と遮断状態とに切り換わる。
第1リレー51は、直流電流計47の一方の端子47aと第1コンタクトピン11との間に介在する。第2リレー52は、直流電流計47の一方の端子47aと第2コンタクトピン12との間に介在する。第3リレー53は、定電圧源46の他方の端子46bと第3コンタクトピン13との間に介在する。第4リレー54は、定電圧源46の他方の端子46bと第4コンタクトピン14との間に介在する。第5リレー55は、直流電流計47の一方の端子47aと第3コンタクトピン13との間に介在するとともに、定電圧源46の他方の端子46bと第2コンタクトピン12との間に介在する。
制御部49は、本実施の形態の測定方法に係る制御プログラムを実行する。制御部49は、たとえば中央演算処理装置によって実現される。制御部49は、リレー回路48を制御するとともに、定電圧源46を制御する。また制御部49は、直流電流計47の計測値を取得する。
図8は、半導体素子の電気特性の測定方法を説明するためのフローチャートである。まず、ステップc1で、第1のリード端子3に第1および第2コンタクトピン11,12を接触させるとともに、第2のリード端子4に第3および第4コンタクトピン13,14を接触させ、ステップc2に進む。ステップc2では、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を測定し、ステップc3に進む。
ステップc3では、カウンタを初期化して、すなわちカウンタ値をゼロにして、ステップc4に進む。ステップc4では、半導体素子1の電気特性を計測するときの計測条件を、前記ステップc2の測定によって得られた各接触抵抗r1〜r4に基づいて補正し、ステップc5に進む。ステップc5では、カウンタ値に1を加算して、ステップc6に進む。
ステップc6では、補正した計測条件で、第2および第3コンタクトピン12,13を介して半導体素子1の電気特性を計測し、ステップc7に進む。ステップc7では、カウンタ値が10以上か否かを判定する。10というのは一例であり、これに限定されない。カウンタ値が10以上でないと判定すると、ステップc8に進み、カウンタ値が10以上であると判定すると、ステップc10に進む。
ステップc8では、計測条件の補正が必要であるか否かを判定する。計測条件の補正が必要であると判定すると、ステップc4に戻る。計測条件の補正が必要でないと判定すると、半導体素子1の電気特性の測定を終了する。ステップc10では、半導体素子1の電気特性の計測を中止し、半導体素子1の電気特性の測定を終了する。このようにして、半導体素子1の電気特性を測定する。
前記ステップc2に係る接触抵抗の測定方法では、まず、各コンタクトピン11〜14間の抵抗を計測し、この後、前記計測によって得られた各コンタクトピン11〜14間の抵抗に基づいて、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を算出する。このようにして、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を計測する。
前記各コンタクトピン11〜14間の抵抗の計測では、第1および第3コンタクトピン11,13間の抵抗、第1および第4コンタクトピン11,14間の抵抗、第2および第3コンタクトピン12,13間の抵抗ならびに第2および第4コンタクトピン12,14間の抵抗のうちから選んだ3つについてそれぞれ計測する。本実施の形態では、前記3つとして、第1および第4コンタクトピン11,14間の抵抗、第2および第3コンタクトピン12,13間の抵抗ならびに第2および第4コンタクトピン12,14間の抵抗についてそれぞれ計測する。また前記各コンタクトピン11〜14間の抵抗の計測では、第1および第2コンタクトピン11,12間の抵抗ならびに第3および第4コンタクトピン13,14間の抵抗についてそれぞれ計測する。
第1および第4コンタクトピン11,14間の抵抗を計測するにあたって、制御部49は、第1〜第5リレー51〜55のうち、第1および第4リレー51,54を導通状態とし、残余のリレー52,53,55を遮断状態とするように、リレー回路48を制御する。また制御部49は、予め定める第1電圧値Vs1の印加電圧を供給するように、定電圧源46を制御する。前述のようにリレー回路48および定電圧源46が制御された状態で、直流電流計47によって電流が計測される。このときの直流電流計47の計測値をIm1とする。
第2および第3コンタクトピン12,14間の抵抗を計測するにあたって、制御部49は、第1〜第5リレー51〜55のうち、第2および第3リレー52,53を導通状態とし、残余のリレー51,54,55を遮断状態とするように、リレー回路48を制御する。また制御部49は、前記第1電圧値Vs1の印加電圧を供給するように、定電圧源46を制御する。前述のようにリレー回路48および定電圧源46が制御された状態で、直流電流計47によって電流が計測される。このときの直流電流計47の計測値をIm2とする。
第2および第4コンタクトピン12,14間の抵抗を計測するにあたって、制御部49は、第1〜第5リレー51〜55のうち、第2および第4リレー52,54を導通状態とし、残余のリレー51,53,55を遮断状態とするように、リレー回路48を制御する。また制御部49は、前記第1電圧値Vs1の印加電圧を供給するように、定電圧源46を制御する。前述のようにリレー回路48および定電圧源46が制御された状態で、直流電流計47によって電流が計測される。このときの直流電流計47の計測値をIm3とする。
第1および第2コンタクトピン11,12間の抵抗を計測するにあたって、制御部49は、第1〜第5リレー51〜55のうち、第1および第3リレー51,53ならびに第5リレー55を導通状態とし、残余のリレー52,54を遮断状態とするように、リレー回路48を制御する。また制御部49は、前記第1電圧値Vs1の印加電圧を供給するように、定電圧源46を制御する。前述のようにリレー回路48および定電圧源46が制御された状態で、直流電流計47によって電流が計測される。このときの直流電流計47の計測値をIm4とする。
第3および第4コンタクトピン13,14間の抵抗を計測するにあたって、制御部49は、第1〜第5リレー51〜55のうち、第2および第4リレー52,54ならびに第5リレー55を導通状態とし、残余のリレー51,53を遮断状態とするように、リレー回路48を制御する。また制御部49は、前記第1電圧値Vs1の印加電圧を供給するように、定電圧源46を制御する。前述のようにリレー回路48および定電圧源46が制御された状態で、直流電流計47によって電流が計測される。このときの直流電流計47の計測値をIm5とする。
制御部49は、直流電流計47の各計測値Im1〜Im5を取得して、以下の式(13)〜式(16)に基づいて、各接触抵抗r1〜r4を算出する。
r1={(1/Im4)+(1/Im1)−(1/Im3)}・Vs1/2
…(13)
r2={(1/Im4)−(1/Im1)+(1/Im3)}・Vs1/2
…(14)
r3={(1/Im5)+(1/Im2)−(1/Im3)}・Vs1/2
…(15)
r4={(1/Im5)−(1/Im2)+(1/Im3)}・Vs1/2
…(16)
r1={(1/Im4)+(1/Im1)−(1/Im3)}・Vs1/2
…(13)
r2={(1/Im4)−(1/Im1)+(1/Im3)}・Vs1/2
…(14)
r3={(1/Im5)+(1/Im2)−(1/Im3)}・Vs1/2
…(15)
r4={(1/Im5)−(1/Im2)+(1/Im3)}・Vs1/2
…(16)
図9は、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を測定するための測定回路を示す回路図である。この図9を参照して、前記式(13)〜式(16)の導き方を大略的に説明する。
図9A(1)は、第1〜第5リレー51〜55のうち、第1および第4リレー51,54を導通状態とし、残余のリレー52,53,55を遮断状態とした場合の図7の等価回路を示す。この場合、第1および第4コンタクトピン11,14間の抵抗、すなわちr1+R+r4を計測することができ、以下の式(17)が成り立つ。
r1+R+r4=Vs1/Im1 …(17)
r1+R+r4=Vs1/Im1 …(17)
図9A(2)は、第1〜第5リレー51〜55のうち、第2および第3リレー52,53を導通状態とし、残余のリレー51,54,55を遮断状態とした場合の図7の等価回路を示す。この場合、第2および第3コンタクトピン12,14間の抵抗、すなわちr2+R+r3を計測することができ、以下の式(18)が成り立つ。
r2+R+r3=Vs1/Im2 …(18)
r2+R+r3=Vs1/Im2 …(18)
図9A(3)は、第1〜第5リレー51〜55のうち、第2および第4リレー52,54を導通状態とし、残余のリレー51,53,55を遮断状態とした場合の図7の等価回路を示す。この場合、第2および第4コンタクトピン12,14間の抵抗、すなわちr2+R+r4を計測することができ、以下の式(19)が成り立つ。
r2+R+r4=Vs1/Im3 …(19)
r2+R+r4=Vs1/Im3 …(19)
図9A(4)は、第1〜第5リレー51〜55のうち、第1および第3リレー51,53ならびに第5リレー55を導通状態とし、残余のリレー52,54を遮断状態とした場合の図7の等価回路を示す。この場合、第1および第2コンタクトピン11,12間の抵抗、すなわちr1+r2を計測することができ、以下の式(20)が成り立つ。
r1+r2=Vs1/Im4 …(20)
r1+r2=Vs1/Im4 …(20)
図9A(5)は、第1〜第5リレー51〜55のうち、第2および第4リレー52,54ならびに第5リレー55を導通状態とし、残余のリレー51,53を遮断状態とした場合の図7の等価回路を示す。この場合、第3および第4コンタクトピン13,14間の抵抗、すなわちr3+r4を計測することができ、以下の式(21)が成り立つ。
r3+r4=Vs1/Im5 …(21)
前記式(17)〜式(21)から、前記式(13)〜式(16)を導くことができる。
r3+r4=Vs1/Im5 …(21)
前記式(17)〜式(21)から、前記式(13)〜式(16)を導くことができる。
まず、式(17)から式(19)を減算することによって、以下の式(22)が得られる。
r1−r2={(1/Im1)−(1/Im3)}・Vs1 …(22)
r1−r2={(1/Im1)−(1/Im3)}・Vs1 …(22)
式(20)に式(22)を加算して、2で除算することによって、前記式(13)が得られる。また式(13)を式(22)に代入することによって、前記式(14)が得られる。
次に、式(18)から式(19)を減算することによって、以下の式(23)が得られる。
r3−r4={(1/Im2)−(1/Im3)}・Vs1 …(23)
r3−r4={(1/Im2)−(1/Im3)}・Vs1 …(23)
式(21)に式(23)を加算して、2で除算することによって、前記式(15)が得られる。また式(15)を式(23)に代入することによって、前記式(16)が得られる。
図10は、図8のステップc4における計測条件の補正を説明するための回路図である。本実施の形態では、計測条件は、定電圧源46が供給する定電圧の電圧値である。
前記計測条件の補正に必要な電流値を計測するにあたって、制御部49は、第1〜第5リレー51〜55のうち、第2および第3リレー52,53を導通状態とし、残余のリレー51,54,55を遮断状態とするように、リレー回路48を制御する。
図10A(1)は、1回目の補正のための計測回路を示す。制御部49は、半導体素子1の各リード端子3,4間に印加すべき印加電圧の所望の電圧値である第2電圧値Vs11の定電圧を供給するように、定電圧源46を制御する。第2電圧値Vs11は、第1電圧値Vs1と同一であってもよく、あるいは異なっていてもよい。前述のようにリレー回路48および定電圧源46が制御された状態で、直流電流計47によって電流が計測される。このときの直流電流計47の計測値をIm11とする。
この場合、半導体素子1の各リード端子3,4間にかかる電圧は、以下の式(24)のように表される。式(24)において、Vx11は半導体素子1の各リード端子3,4間にかかる電圧の電圧値である。
Vx11=Vs11−(r2+r3)・Im11 …(24)
Vx11=Vs11−(r2+r3)・Im11 …(24)
この点を考慮して、制御部49は、直流電流計47の計測値Im11を取得して、この計測値Im11を用いて、計測条件を補正する。具体的には、以下の式(25)に基づいて、計測条件を補正する。式(25)において、Vs12は補正値である。
Vs12=Vs11+(r2+r3)・Im11 …(25)
Vs12=Vs11+(r2+r3)・Im11 …(25)
図10A(2)は、2回目の補正のための計測回路を示す。制御部49は、式(25)で表される補正値Vs12の定電圧を供給するように、定電圧源46を制御する。前述のようにリレー回路48および定電圧源46が制御された状態で、直流電流計47によって電流が計測される。このときの直流電流計47の計測値をIm12とする。
この場合、半導体素子1の各リード端子3,4間にかかる電圧は、以下の式(26)のように表される。式(26)において、Vx12は半導体素子1の各リード端子3,4間にかかる電圧の電圧値である。
Vx12=Vs12−(r2+r3)・Im12
=Vs11−(r2+r3)・(Im12−Im11) …(26)
Vx12=Vs12−(r2+r3)・Im12
=Vs11−(r2+r3)・(Im12−Im11) …(26)
式(26)で表されるVx12と、式(24)で表されるVx11とを比較すると、Vx12は、Vx11に比べて、所望の電圧値である第2電圧値Vs11に近づいていることが判る。
半導体素子1の各リード端子3,4間にかかる電圧の電圧値をさらに、所望の電圧値である第2電圧値Vs11に近づけるために、制御部49は、直流電流計47の計測値Im12を取得して、この計測値Im12を用いて、計測条件を補正する。具体的には、以下の式(27)に基づいて、計測条件を補正する。式(27)において、Vs13は補正値である。
Vs13=Vs12+(r2+r3)・(Im12−Im11)
=Vs11+(r2+r3)・Im12 …(27)
Vs13=Vs12+(r2+r3)・(Im12−Im11)
=Vs11+(r2+r3)・Im12 …(27)
図10B(3)は、3回目の補正のための計測回路を示す。制御部49は、式(27)で表される補正値Vs13の定電圧を供給するように、定電圧源46を制御する。前述のようにリレー回路48および定電圧源46が制御された状態で、直流電流計47によって電流が計測される。このときの直流電流計47の計測値をIm13とする。
この場合、半導体素子1の各リード端子3,4間にかかる電圧は、以下の式(28)のように表される。式(28)において、Vx13は半導体素子1の各リード端子3,4間にかかる電圧の電圧値である。
Vx13=Vs13−(r2+r3)・Im13
=Vs11−(r2+r3)・(Im13−Im12) …(28)
Vx13=Vs13−(r2+r3)・Im13
=Vs11−(r2+r3)・(Im13−Im12) …(28)
式(28)で表されるVx13と、式(26)で表されるVx12とを比較すると、Vx13は、Vx12に比べて、所望の電圧値である第2電圧値Vs11に近づいていることが判る。
半導体素子1の各リード端子3,4間にかかる電圧の電圧値をさらに、所望の電圧値である第2電圧値Vs11に近づけるために、制御部49は、直流電流計47の計測値Im13を取得して、この計測値Im13を用いて、計測条件を補正する。具体的には、以下の式(29)に基づいて、計測条件を補正する。式(29)において、Vs14は補正値である。
Vs14=Vs13+(r2+r3)・(Im13−Im12)
=Vs11+(r2+r3)・Im13 …(29)
Vs14=Vs13+(r2+r3)・(Im13−Im12)
=Vs11+(r2+r3)・Im13 …(29)
図11は、N回目の補正のための計測回路を示す回路図である。計測条件の補正をN回、繰り返したとき、半導体素子1の各リード端子3,4間にかかる電圧の電圧値は、以下の式(30)のように表される。式(30)において、Nは2以上の自然数である。Vx1Nは、半導体素子1の各リード端子3,4間にかかる電圧の電圧値である。Im1Nは、Vx1Nの定電圧が供給されるときの直流電流計47の計測値である。
Vx1N=Vs11−(r2+r3)・{Im1N−Im1(N−1)}
…(30)
Vx1N=Vs11−(r2+r3)・{Im1N−Im1(N−1)}
…(30)
補正回数Nが大きくなるほど、半導体素子1の各リード端子3,4間にかかる電圧の電圧値が、所望の電圧値である第2電圧値Vs11に近づく。また、補正回数が大きくなるほど、電気特性の測定に要する時間が増大する。これらの点を考慮して、本実施の形態では、式(30)の右辺の第2項(r2+r3)・{Im1N−Im1(N−1)}が、式(30)の右辺の第1項Vs11に比べて充分小さくなると、繰り返しを止め、そのときの直流電流計47の計測値を、半導体素子1の電気特性とする。具体的には、(r2+r3)・{Im1N−Im1(N−1)}がVs11の1%未満になると、繰り返しを止める。
以上のような本実施の形態によれば、前述の第1形態と同様、半導体素子1の回路構成にかかわらず接触抵抗r1〜r4を測定することができ、かつ接触抵抗r1〜r4の測定に要する手間を削減することができる。
また本実施の形態によれば、半導体素子1の電気特性を計測するときの計測条件を、図8のステップc2に係る各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4の測定によって得られた各接触抵抗r1〜r4に基づいて補正する。そして、補正した計測条件で、第2および第3コンタクトピン12,13を介して半導体素子1の電気特性を計測する。
このように補正した計測条件で、第2および第3コンタクトピン12,13を介して半導体素子1の電気特性を計測するので、電気特性の測定精度を向上させることができる。しかも補正に用いられる各接触抵抗r1〜r4は、前述のようにして測定するので、接触抵抗r1〜r4の測定に要する手間を削減することができ、延いては電気特性の測定に要する手間を削減することができる。
図12は、本発明の実施の第3形態である測定方法によって半導体素子1の電気特性を測定する測定装置62の構成を簡略化して示す回路図である。本実施の形態は、前述の第2形態に類似するので、共通する点は説明を省略する。本実施の形態では、リモートセンシングフィードバック電源が用いられる。図12では、理解を容易にするために、リモートセンシングフィードバック電源に関連する構成だけを示す。
本実施の形態の測定装置62は、前述の第2形態の測定装置42における各構成に加えて、オペアンプ63と、第1および第2保護ダイオード64,65とを含む。
オペアンプ63は、ボルテージフォロワ回路を構成する。オペアンプ63の非反転入力端子には、半導体素子1にかかる電圧が入力される。オペアンプ63の反転入力端子には、オペアンプ63の出力端子の出力電圧が入力される。オペアンプ63の出力端子の出力電圧は、定電圧源46に与えられる。定電圧源46は、オペアンプ63の出力端子の出力電圧に基づいて、供給する定電圧を調整する。これによって、半導体素子1に所望の電圧値の印加電圧を印加することができる。
第1保護ダイオード64のアノードは、第2コンタクトピン12と直流電流計47との間のライン66に接続され、第1保護ダイオード64のカソードは、半導体素子1の第1のリード端子3とオペアンプ63の非反転入力端子との間のライン67に接続される。第2保護ダイオード65のアノードは、半導体素子1の第1のリード端子3とオペアンプ63の非反転入力端子との間のライン67に接続され、第2保護ダイオード65のカソードは、第2コンタクトピン12と直流電流計47との間のライン66に接続される。
これらの第1および第2保護ダイオード64,65によって、フィードバック電圧が制限される。フィードバック電圧は、第2コンタクトピン12と直流電流計47との間のライン66と、半導体素子1の第1のリード端子3とオペアンプ63の非反転入力端子との間のライン67との間の電位差である。このフィードバック電圧が、第1および第2保護ダイオード64,65の順方向電圧VFを超えないように、制限される。これによって、定電圧源46の出力電圧VNFが、Vs+VFを超えることを防止し、Vs+VFを超える電圧が半導体素子1に印加されることを防止することができる。したがって半導体素子1を保護することができる。
図13は、接触抵抗r2による電圧降下ΔVと定電圧源46の出力電圧VNFとの関係を示す図である。図13において、横軸は、第1のリード端子3と第2コンタクトピン12との間の接触抵抗r2による電圧降下ΔVを示し、縦軸は、定電圧源46の出力電圧VNFを示す。またVFは、第1保護ダイオード64の順方向電圧を示す。
リモートセンシングフィードバック電源が用いられる場合、接触抵抗r2による電圧降下ΔVがゼロ以上VF未満であるとき、定電圧源の出力電圧は、線68で示すように、Vs+ΔVとなる。接触抵抗r2による電圧降下ΔVがVF以上であるとき、定電圧源46の出力電圧は、線69で示すように、Vs+VFとなる。
このように接触抵抗r2による電圧降下ΔVがVF未満であるときは、正しく負帰還がかかり、半導体素子1に所望の電圧値の印加電圧を印加することができ、電気特性の測定精度を向上させることができる。これに対して、接触抵抗r2による電圧降下ΔVがVF以上であるときは、正しく負帰還がかからないので、半導体素子1に所望の電圧値の印加電圧を印加することができず、電気特性の測定精度が低下する。
図14は、半導体素子の電気特性の測定方法を説明するためのフローチャートである。前述のように接触抵抗r2による電圧降下ΔVがVF以上であるときは電気特性の測定精度が低下することを考慮して、本実施の形態では、図14に示す測定方法によって、半導体素子1の電気特性を測定する。本実施の形態の測定方法に係る制御プログラムは、制御部49によって実行される。
まず、ステップd1で、カウンタを初期化して、すなわちカウンタ値をゼロにして、ステップd2に進む。ステップd2では、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を測定して、ステップd3に進む。ステップd3では、前記ステップd2の測定によって得られた各接触抵抗r1〜r4が予め定める許容範囲内であるか否かを判定する。本実施の形態では、第1のリード端子3と第2コンタクトピン12との間の接触抵抗r2による電圧降下ΔVがVF未満であるか否かを判定する。
許容範囲内であるとき、すなわち接触抵抗r2による電圧降下ΔVがVF未満であると判定すると、ステップd4に進む。ステップd4では、半導体素子1の電気特性を計測する。すなわち所望の電圧値の印加電圧を半導体素子1に印加して、このときに半導体素子1に流れる電流を計測する。
許容範囲内でないとき、すなわち接触抵抗r2による電圧降下ΔVがVF未満でないと判定すると、ステップd6に進む。ステップd6では、カウンタ値に1を加算して、ステップd7に進む。ステップd7では、カウンタ値が5未満であるか否かを判定する。カウンタ値が5未満でないと判定すると、ステップd8に進む。ステップd8では、接触抵抗が大きいとして、半導体素子1の電気特性の計測は行わずに、新たな半導体素子の測定に移る。カウンタ値が5未満であると判定すると、ステップd9に進む。ステップd9では、各リード端子3,4または各コンタクトピン11〜14に超音波振動を与えてワイピングを行い、ステップd2に戻る。
図15は、測定装置62の構成を簡略化して示す模式図である。図15では、理解を容易にするために、ワイピングに関連する構成だけを示す。測定装置62は、デバイス台71と、デバイス押えピン72と、第1〜第4コンタクトピン11〜14と、測子取付ブロック73と、コンタクトチューブ74と、ワイピング手段75とを含む。
デバイス台71には、半導体素子1が載置される。デバイス押えピン72は、デバイス台71に載置された半導体素子1を、動かないように押え付ける。測子取付ブロック73には、第1〜第4コンタクトピン11〜14が固定される。この測子取付ブロック73は、ハンドラ本体に固定されている。コンタクトチューブ74は、図15の矢符76方向に移動され、これによって第1のリード端子3に第1および第2コンタクトピン11,12を接触させるとともに、第2のリード端子4に第3および第4コンタクトピン13,14を接触させる。測子取付ブロック73およびコンタクトチューブ74は、電気絶縁性を有する材質から成る。
ワイピング手段75は、超音波振動子77と、コイル78と、超音波振動発生器79とを含む。超音波振動子77は、コンタクトチューブ74に接触する。超音波振動子77には、コイル78が巻回される。コイル78には、超音波振動発生器79が接続される。超音波振動発生器79は、コイル78によって、超音波振動子77を超音波振動させる。
このようなワイピング手段75によって、コンタクトチューブ74を介して各コンタクトピン11〜14に、超音波振動を与えることができる。これによって、ワイピングを行うことができる。
以上のような本実施の形態によれば、前述の第1形態と同様、半導体素子1の回路構成にかかわらず接触抵抗r1〜r4を測定することができ、かつ接触抵抗r1〜r4の測定に要する手間を削減することができる。また電気特性の測定に要する手間を削減することができる。
また本実施の形態によれば、接触抵抗r2による電圧降下ΔVがVFよりも大きい場合は、超音波振動によるワイピングを行う。これによって各リード端子3,4の表面に形成される酸化膜および各コンタクトピン11〜14の表面に形成される酸化膜を除去し、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を小さくする。そして、再度、各接触抵抗r1〜r4を測定し、接触抵抗r2による電圧降下ΔVが第1保護ダイオードの順方向電圧VFよりも大きいか否かを判定する。
このように、接触抵抗r2による電圧降下ΔVがVF未満になるまで、接触抵抗r1〜r4の測定と、ワイピングと、接触抵抗r2による電圧降下ΔVがVF未満であるか否かの判定とを繰り返し、接触抵抗r2による電圧降下ΔVがVF未満であると判定すると、半導体素子1の電気特性を計測する。したがって電気特性の測定精度を向上させることができる。
接触抵抗r2による電圧降下ΔVがVF未満であると判定すると、ワイピングを行うことなく、半導体素子1の電気特性を計測することによって、無駄を省くことができる。ワイピングを5回、行っても、接触抵抗r2による電圧降下ΔVがVF未満とならない場合は、接触抵抗が大きいとして、半導体素子1の電気特性の計測は行わずに、新たな半導体素子の測定に移る。これによっても無駄を省くことができる。
本実施の形態では、超音波振動子77の超音波振動を各コンタクトピン11〜14に与えるけれども、超音波振動子77の超音波振動を、デバイス台71に与え、さらにこの超音波振動を、デバイス台71から半導体素子1のモールド樹脂を介して各リード端子3,4に与えるようにしてもよい。この場合でも、各リード端子3,4の表面に形成される酸化膜および各コンタクトピン11〜14の表面に形成される酸化膜を除去し、各リード端子3,4とコンタクトピン11〜14との間の接触抵抗r1〜r4を小さくすることができる。
前述の実施の各形態は、本発明の例示に過ぎず、本発明の範囲内において構成を変更することができる。たとえば前述の第1形態では、図3のステップa2においてr1〜r4を測定するけれども、このステップa2では、図3のステップa4の補正で必要なr1およびr4だけを測定してもよい。また前述の第2形態でも、図8のステップc2においてr1〜r4を測定するけれども、このステップc2では、図8のステップc3の補正で必要なr2およびr3だけを測定してもよい。
1 半導体素子
2,42,62 測定装置
3 第1のリード端子
4 第2のリード端子
6 定電流源
7 直流電圧計
8,48 リレー回路
9,49 制御部
11 第1コンタクトピン
12 第2コンタクトピン
13 第3コンタクトピン
14 第4コンタクトピン
46 定電圧源
47 直流電流計
75 ワイピング手段
2,42,62 測定装置
3 第1のリード端子
4 第2のリード端子
6 定電流源
7 直流電圧計
8,48 リレー回路
9,49 制御部
11 第1コンタクトピン
12 第2コンタクトピン
13 第3コンタクトピン
14 第4コンタクトピン
46 定電圧源
47 直流電流計
75 ワイピング手段
Claims (4)
- 半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、各リード端子と接触子との間の接触抵抗を測定する接触抵抗の測定方法であって、
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させておき、
第1および第3接触子間の抵抗、第1および第4接触子間の抵抗、第2および第3接触子間の抵抗ならびに第2および第4接触子間の抵抗のうちから選んだ3つについてそれぞれ計測するとともに、第1および第2接触子間の抵抗ならびに第3および第4接触子間の抵抗についてそれぞれ計測し、
前記計測によって得られた各接触子間の抵抗に基づいて、各リード端子と接触子との間の接触抵抗を算出することを特徴とする接触抵抗の測定方法。 - 半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する半導体素子の電気特性の測定方法であって、
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
請求項1記載の接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定するとともに、接触子を介して半導体素子の電気特性を計測し、
前記半導体素子の電気特性の計測によって得られた半導体素子の電気特性を、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗に基づいて補正することを特徴とする半導体素子の電気特性の測定方法。 - 半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する半導体素子の電気特性の測定方法であって、
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
請求項1記載の接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定し、
半導体素子の電気特性を計測するときの計測条件を、前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗に基づいて補正し、
補正した計測条件で、接触子を介して半導体素子の電気特性を計測することを特徴とする半導体素子の電気特性の測定方法。 - 半導体素子に設けられる複数のリード端子に接触子をそれぞれ接触させて、前記接触子を介して半導体素子の電気特性を測定する半導体素子の電気特性の測定方法であって、
第1のリード端子に第1および第2接触子を接触させるとともに、第2のリード端子に第3および第4接触子を接触させ、
請求項1記載の接触抵抗の測定方法によって各リード端子と接触子との間の接触抵抗を測定し、
前記各リード端子と接触子との間の接触抵抗の測定によって得られた各接触抵抗が予め定める許容範囲内であるか否かを判定し、
許容範囲内であるときは、接触子を介して半導体素子の電気特性を計測し、許容範囲内でないときは、各リード端子または各接触子に超音波振動を与えた後、接触子を介して半導体素子の電気特性を計測することを特徴とする半導体素子の電気特性の測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005164455A JP2006337268A (ja) | 2005-06-03 | 2005-06-03 | 接触抵抗の測定方法および半導体素子の電気特性の測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005164455A JP2006337268A (ja) | 2005-06-03 | 2005-06-03 | 接触抵抗の測定方法および半導体素子の電気特性の測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006337268A true JP2006337268A (ja) | 2006-12-14 |
Family
ID=37557949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005164455A Pending JP2006337268A (ja) | 2005-06-03 | 2005-06-03 | 接触抵抗の測定方法および半導体素子の電気特性の測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006337268A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009093323A1 (ja) * | 2008-01-24 | 2009-07-30 | Advantest Corporation | 電子部品の試験方法及び電子部品試験装置 |
JP2014182005A (ja) * | 2013-03-19 | 2014-09-29 | Fuji Electric Co Ltd | 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法 |
CN108983671A (zh) * | 2018-08-07 | 2018-12-11 | 中国石油大学(华东) | 一种用于交流干扰腐蚀实验的恒流控制装置 |
CN114184841A (zh) * | 2021-11-11 | 2022-03-15 | 中国电子科技集团公司第五十五研究所 | 一种封装外壳引线电阻的测量方法 |
JP2023031729A (ja) * | 2021-08-25 | 2023-03-09 | 株式会社 東京ウエルズ | 電子部品の電気的計測装置 |
-
2005
- 2005-06-03 JP JP2005164455A patent/JP2006337268A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009093323A1 (ja) * | 2008-01-24 | 2009-07-30 | Advantest Corporation | 電子部品の試験方法及び電子部品試験装置 |
JPWO2009093323A1 (ja) * | 2008-01-24 | 2011-05-26 | 株式会社アドバンテスト | 電子部品の試験方法及び電子部品試験装置 |
JP2014182005A (ja) * | 2013-03-19 | 2014-09-29 | Fuji Electric Co Ltd | 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法 |
CN108983671A (zh) * | 2018-08-07 | 2018-12-11 | 中国石油大学(华东) | 一种用于交流干扰腐蚀实验的恒流控制装置 |
CN108983671B (zh) * | 2018-08-07 | 2020-11-06 | 中国石油大学(华东) | 一种用于交流干扰腐蚀实验的恒流控制装置 |
JP2023031729A (ja) * | 2021-08-25 | 2023-03-09 | 株式会社 東京ウエルズ | 電子部品の電気的計測装置 |
CN114184841A (zh) * | 2021-11-11 | 2022-03-15 | 中国电子科技集团公司第五十五研究所 | 一种封装外壳引线电阻的测量方法 |
CN114184841B (zh) * | 2021-11-11 | 2023-11-24 | 中国电子科技集团公司第五十五研究所 | 一种封装外壳引线电阻的测量方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283707B2 (ja) | 静電チャックの検査方法及び静電チャック装置 | |
CN104950182B (zh) | 电阻测定装置、基板检查装置、检查方法以及维护方法 | |
JP2006337268A (ja) | 接触抵抗の測定方法および半導体素子の電気特性の測定方法 | |
WO2011151856A1 (ja) | 測定装置および測定方法 | |
WO2008041678A1 (fr) | Appareil de test de carte et procédé de test de carte | |
CN108107369B (zh) | 电池监视电路 | |
CN113138341A (zh) | 蓄电设备的测定装置及测定方法 | |
JP2014106220A (ja) | 検査装置および検査方法 | |
JP2013213787A (ja) | 検査用データ作成装置および回路基板検査装置 | |
CN101246830A (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
JP7479498B2 (ja) | 半導体試験装置および半導体試験方法 | |
JP5897393B2 (ja) | 抵抗測定装置 | |
KR20160004263A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JP6221281B2 (ja) | 絶縁検査方法及び絶縁検査装置 | |
JP6986910B2 (ja) | 電圧印加装置および出力電圧波形の形成方法 | |
JP6008493B2 (ja) | 基板検査装置および基板検査方法 | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
CN221039311U (zh) | 晶体管参数量测装置 | |
WO2024009894A1 (ja) | 測定装置および測定方法 | |
JP2004165611A (ja) | 半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法 | |
JP3319078B2 (ja) | 半導体素子測定方法 | |
TW202409515A (zh) | 測定裝置及測定方法 | |
JP2010139243A (ja) | 半導体装置の試験方法及び半導体装置の試験システム、半導体装置 | |
JP2007085735A (ja) | 半導体装置の検査方法 | |
JP2023105474A (ja) | 検査装置、電池監視装置の検査方法 |