JP2004165611A - 半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法 - Google Patents
半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2004165611A JP2004165611A JP2003144202A JP2003144202A JP2004165611A JP 2004165611 A JP2004165611 A JP 2004165611A JP 2003144202 A JP2003144202 A JP 2003144202A JP 2003144202 A JP2003144202 A JP 2003144202A JP 2004165611 A JP2004165611 A JP 2004165611A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pad
- semiconductor device
- measured
- probe needle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】半導体デバイス1が、この半導体デバイス1の検査のために外部から電圧が印加される被測定パッド2と、この被測定パッド2に導電体11を介して接続されたダミーパッド12とを有する。半導体の検査装置が、電圧源6と、この電圧源6の電圧を被測定パッド2に印加するための電圧印加用プローブ針9と、電圧計7と、ダミーパッド12を電圧計7に電気的に接続させることで、被測定パッド2に印加された電圧を電圧計7によって測定させるための印加電圧測定用プローブ針10と、電圧計7の測定値を元に、電圧源6による印加電圧を調節させる補正装置8とを具備する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法に関し、特に、検査のために半導体デバイスに電圧を印加した時に発生する抵抗による電圧降下を補正して、半導体デバイスへ所望の電圧を正しく印加するための、半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法に関する。
【0002】
【従来の技術】
通常、半導体のウェハー検査では、半導体テスターの電源ユニットより電圧を発生させ、プローブカードのプローブ針を半導体デバイスのパッドへ接触させることで、上記発生電圧を半導体デバイスへ印加している。
【0003】
図3は、特許文献1に記載された従来の半導体デバイスの検査装置における半導体デバイスへの電圧印加方法を示す図である。この図3において、1は半導体デバイスで、被測定パッド2を有する。3はプローブカードである。4はプローブ針で、その先端が被測定パッド2に接している。5は電源ユニットで、電圧源6と、電圧計7と、補正装置8とを有する。電圧源6および電圧計7はプローブカード3上でプローブ針4に電気的に接続され、補正装置8は電圧源6と電圧計7との間に設けられている。
【0004】
半導体のウェハー検査の際に、半導体デバイス1へ電圧を印加するときには、プローブ針4を被測定パッド2へ接触させて、電源ユニット5より発生させた電圧を、プローブカード3とプローブ針4と被測定パッド2とを介して印加する。
電源ユニット5内の電圧源6で印加した電圧の値は、プローブカード3上で電圧源6と結線されている電圧計7にて測定することができる。また、電圧計7で測定した値を元に、補正装置8によって電圧源6による印加電圧を補正することができる。
【0005】
【特許文献1】
特開平11−345847号公報
【0006】
【発明が解決しようとする課題】
上記のように、従来の半導体のウェハー検査では、電圧源6より発生させた電圧を、プローブカード3とプローブ針4と被測定パッド2とを介して半導体デバイス1へ印加している。しかし、近年の半導体プロセスの微細化による半導体デバイスの電源電圧の低下に伴い、プローブ針4が元来持つ抵抗や、過電流などが原因で起こる針焼付けによって、プローブ針4に発生する抵抗が無視できなくなってきている。すなわち、プローブ針4が持つ抵抗による電圧降下が、半導体デバイス1の動作不安定を引き起こす原因となっている。また、半導体のウェハー検査で繰り返し使用されたプローブカード3では、プロービング時に発生するゴミなどにより、プローブ針4と被測定パッド2との接触点に発生する接触抵抗も、半導体デバイス1の動作不安定の原因となっている。つまり、電圧源6から印加する電圧は、プローブ針4の抵抗や、被測定パッド2とプローブ針4との接触抵抗によって電圧降下を起こし、このため被測定パッド2に印加される電圧は、電圧源6で印加した電位より降下することになる。
【0007】
ところが、このような従来の電圧印加方法では、電圧源6で印加した電圧を電圧計7により測定できるポイントが、プローブ針4の抵抗や、被測定パッド2とプローブ針4との接触抵抗が発生するよりも前のポイントである。このため、電圧源6で印加した電圧に対してプローブ針4および被測定パッド2で発生する電圧降下を測定することが不可能であり、所望の電圧値を半導体デバイス1へ印加できているかどうかを知ることが不可能である。
【0008】
本発明は、上記の従来の問題点を解決するもので、半導体デバイスの検査の際に、この半導体デバイスへ所望の電圧を正確に印加できるようにすることを目的とする。
【0009】
【課題を解決するための手段】
この目的を達成するために、本発明の半導体デバイスは、この半導体デバイスを検査するために外部の電圧源から電圧が印加される被測定パッドと、この被測定パッドに導電体を介して接続されるとともに、外部の電圧測定手段に電気的に接続されることで、この電圧測定手段により前記被測定パッドに印加される電圧を測定可能に構成されたダミーパッドとを有する。
【0010】
本発明の半導体デバイスによれば、半導体デバイスをダイシングするためのスクライブレーンを備え、ダミーパッドは前記スクライブレーン上に設けられているのが好適である。
【0011】
本発明の半導体デバイスの検査装置は、半導体デバイスの検査のために外部から電圧が印加される被測定パッドと、この被測定パッドに導電体を介して接続されたダミーパッドとを有した前記半導体デバイスを検査するための装置であって、電圧源と、この電圧源の電圧を前記被測定パッドに印加するための電圧印加用プローブ針と、電圧測定手段と、前記ダミーパッドを前記電圧測定手段に電気的に接続させることで、前記被測定パッドに印加された電圧を前記電圧測定手段によって測定させるための印加電圧測定用プローブ針と、前記電圧測定手段の測定値を基に、前記電圧源による印加電圧を調節させる補正装置とを具備したものである。
【0012】
本発明の半導体デバイスの検査装置によれば、半導体デバイスはこの半導体デバイスをダイシングするためのスクライブレーンを備え、ダミーパッドは前記スクライブレーン上に設けられているのが好適である。
【0013】
本発明の半導体デバイスの検査方法は、半導体デバイスに、この半導体デバイスの検査のために外部の電圧源から電圧が印加される被測定パッドと、この被測定パッドに導電体を介して接続されたダミーパッドとを設け、前記電圧源の電圧を電圧印加用プローブ針を用いて前記被測定パッドに印加し、前記電圧源によって被測定パッドに印加された電圧を、前記ダミーパッドを外部の電圧測定手段に電気的に接続させる印加電圧測定用プローブ針を用いて前記電圧測定手段により測定させ、前記電圧源より電圧印加用プローブ針を介して被測定パッドへ印加される電圧と、前記電圧測定手段により印加電圧測定用プローブ針を介してダミーパッドにおいて測定される電圧値とを比較して、前記ダミーパッドで測定される電圧が所望の電圧となるように前記電圧源による印加電圧を調節するものである。
【0014】
本発明の半導体デバイスの検査方法によれば、半導体デバイスにこの半導体デバイスをダイシングするためのスクライブレーンを設け、ダミーパッドを前記スクライブレーン上に設けるのが好適である。
【0015】
本発明の半導体デバイスの製造方法は、上記のように半導体デバイスにこの半導体デバイスをダイシングするためのスクライブレーンを設け、ダミーパッドを前記スクライブレーン上に設けたうえで、半導体デバイスの検査方法を実施した後における、この半導体デバイスのダイシング時に、スクライブレーン上に設けたダミーパッドを除去するものである。
【0016】
したがって本発明によると、被測定パッドの電圧値を電圧測定手段により測定することができ、電圧源より印加した電圧値と、被測定パッドでの電圧値を比較することで、所望の印加電圧値より降下した電圧値分を補正して、所望の印加電圧を正確に半導体デバイスへ印加することができる。
【0017】
また本発明によると、ダミーパッドをスクライブレーン上に設けたため、半導体デバイスの検査が終わった後における、この半導体デバイスのダイシング時に、スクライブレーン上に設けたダミーパッドを除去することで、検査に使用したダミーパッドのために半導体デバイスの面積が増加することを防止できる。
【0018】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明の第1の実施の形態を、図1を参照しながら、図3に示したものと同一の部材には同一の参照番号を付して、詳細に説明する。
【0019】
図1は、本発明の第1の実施の形態における半導体デバイスおよびその検査装置の構成図を示す。この図1において、半導体デバイス1は被測定パッド2のほかにダミーパッド12を有し、これら被測定パッド2とダミーパッド12とは、半導体デバイス1に設けられた導電体11によって互いに接続されることで、同電位に保たれている。9は電圧印加用プローブ針で、被測定パッド2に接続されている。10は印加電圧測定用プローブ針で、ダミーパッド12に接続されている。また電圧印加用プローブ針9は電圧源6に接続され、印加電圧測定用プローブ針10は電圧計7に接続されている。3はプローブカード、8は補正装置である。
【0020】
検査方法は、次の通りである。すなわち、上記のように電圧印加用プローブ針9を被測定パッド2へ接続し、印加電圧測定用プローブ針10をダミーパッド12へ接続し、電圧源6で被測定パッド2に印加した電圧値と、電圧計7で測定したダミーパッド12の電圧値とを比較して、被測定パッド2に所望の電圧値を印加できるように、補正装置8により電圧源6での印加電圧を補正するというものである。
【0021】
さらに詳細に説明する。電圧源6から印加する電圧値は、電圧印加用プローブ針9の抵抗、および被測定パッド2と電圧印加用プローブ針9との接触抵抗により、電圧降下を起こす。これにより、被測定パッド2に印加される電圧は、電圧源6で印加した電位より降下する。このとき、導電体11により被測定パッド2と接続されているダミーパッド12は、被測定パッド2と同電位に保たれる。よって、ダミーパッド12の電圧値すなわち被測定パッド2の電圧値は、印加電圧測定用プローブ針10を介して接続されている電圧計7で測定することができる。その結果、電圧源6で印加した電圧値に対する、被測定パッド2での電圧降下値を求めることができる。そこで、その値を用いて、補正装置8により、電圧源6から印加する電圧値を調整することにより、所望の値の電圧を被測定パッド2へ印加することができる。
【0022】
以上のように、本実施の形態によれば、電圧源6より被測定パッド2へ印加する印加電圧値と、電圧計7で測定するダミーパッド12での電圧値とを比較することで、電圧印加用プローブ針9が持つ抵抗や、電圧印加用プローブ針9と被測定パッド2との接触点で発生する接触抵抗により降下する電圧を補正して、被測定パッド2へ所望の電圧を正しく印加することができる。
(第2の実施の形態)
以下、本発明の第2の実施の形態を、図2を参照しながら、図1、図3に示したものと同一の部材には同一の参照番号を付して、詳細に説明する。
【0023】
図2は、本発明の第2の実施の形態における半導体デバイスおよびその検査装置の構成図を示す。この図2において、半導体デバイス1は、被測定パッド2のほかに、スクライブレーン13上に設けられたダミーパッド12を有し、これら被測定パッド2とスクライブレーン13上に設けられたダミーパッド12とは、半導体デバイス1に設けられた導電体11によって互いに接続されることで、同電位に保たれている。9は電圧印加用プローブ針で、被測定パッド2に接続されている。10は印加電圧測定用プローブ針で、ダミーパッド12に接続されている。また電圧印加用プローブ針9は電圧源6に接続され、印加電圧測定用プローブ針10は電圧計7に接続されている。3はプローブカード、8は補正装置である。
【0024】
検査方法は、次の通りである。すなわち、上記のように電圧印加用プローブ針9を被測定パッド2へ接続し、印加電圧測定用プローブ針10をダミーパッド12へ接続し、電圧源6で被測定パッド2に印加した電圧値と、電圧計7で測定したダミーパッド12の電圧値とを比較して、被測定パッド2に所望の電圧値を印加できるように、補正装置8により電圧源6での印加電圧を補正するのである。
その効果は、既に述べた第1の実施の形態での説明のとおりである。
【0025】
ここで、ダミーパッド12は、被測定パッド2へ所望の電圧を正しく印加するために設けたものであり、半導体デバイス1を検査した後には不要となる。ところで、ダミーパッド12は、スクライブレーン13上に設けられているため、半導体デバイス1をダイシングするときに切断される。これにより、半導体デバイス1上に不必要なパッドを残すということがないという利点がある。よって、ダミーパッド12によるデバイス面積の増加を防ぐことができる。
【0026】
以上のように、本第2の実施の形態によれば、電圧源6より被測定パッド2へ印加する印加電圧値と、電圧計7で測定するダミーパッド12での電圧値とを比較することで、電圧印加用プローブ針9が持つ抵抗や、電圧印加用プローブ針9と被測定パッド2との接触点で発生する接触抵抗により降下する電圧を補正して、被測定パッド2へ所望の電圧を正しく印加することができ、しかも、検査に使用したダミーパッド12のためにデバイス面積が増加するということがないようにすることもできる。
【0027】
【発明の効果】
以上のように本発明によると、半導体デバイスの被測定パッドとダミーパッドとを導電体でつなぎ、電圧源から印加する電圧値と、被測定パッドでの電圧値とを比較して、印加電圧に適切な補正をかけることで、半導体デバイスの動作安定性と正確な測定とのために大きな効果をもたらすことができる。
【0028】
また本発明によると、ダミーパッドをスクライブレーン上に設けたため、半導体デバイスの検査が終わった後における、この半導体デバイスのダイシング時に、スクライブレーン上に設けたダミーパッドを切断除去することで、検査に使用したダミーパッドのために半導体デバイスの面積が増加することを防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体デバイスおよびその検査装置の構成図
【図2】本発明の第2の実施の形態の半導体デバイスおよびその検査装置の構成図
【図3】従来の半導体デバイスおよびその検査装置の構成図
【符号の説明】
1 半導体デバイス
2 被測定パッド
3 プローブカード
4 プローブ針
5 電源ユニット
6 電圧源
7 電圧計
8 補正装置
9 電圧印加用プローブ針
10 印加電圧測定用プローブ針
11 導電体
12 ダミーパッド
13 スクライブレーン
Claims (7)
- 半導体デバイスであって、この半導体デバイスを検査するために外部の電圧源から電圧が印加される被測定パッドと、この被測定パッドに導電体を介して接続されるとともに、外部の電圧測定手段に電気的に接続されることで、この電圧測定手段により前記被測定パッドに印加される電圧を測定可能に構成されたダミーパッドとを有する半導体デバイス。
- 半導体デバイスをダイシングするためのスクライブレーンを備え、ダミーパッドは前記スクライブレーン上に設けられている請求項1記載の半導体デバイス。
- 半導体デバイスの検査のために外部から電圧が印加される被測定パッドと、この被測定パッドに導電体を介して接続されたダミーパッドとを有した前記半導体デバイスを検査するための装置であって、電圧源と、この電圧源の電圧を前記被測定パッドに印加するための電圧印加用プローブ針と、電圧測定手段と、前記ダミーパッドを前記電圧測定手段に電気的に接続させることで、前記被測定パッドに印加された電圧を前記電圧測定手段によって測定させるための印加電圧測定用プローブ針と、前記電圧測定手段の測定値を基に、前記電圧源による印加電圧を調節させる補正装置とを具備した半導体デバイスの検査装置。
- 半導体デバイスはこの半導体デバイスをダイシングするためのスクライブレーンを備え、ダミーパッドは前記スクライブレーン上に設けられている請求項3記載の半導体デバイスの検査装置。
- 半導体デバイスを検査するための方法であって、前記半導体デバイスに、この半導体デバイスの検査のために外部の電圧源から電圧が印加される被測定パッドと、この被測定パッドに導電体を介して接続されたダミーパッドとを設け、前記電圧源の電圧を電圧印加用プローブ針を用いて前記被測定パッドに印加し、前記電圧源によって被測定パッドに印加された電圧を、前記ダミーパッドを外部の電圧測定手段に電気的に接続させる印加電圧測定用プローブ針を用いて前記電圧測定手段により測定させ、前記電圧源より電圧印加用プローブ針を介して被測定パッドへ印加される電圧と、前記電圧測定手段により印加電圧測定用プローブ針を介してダミーパッドにおいて測定される電圧値とを比較して、前記ダミーパッドで測定される電圧が所望の電圧となるように前記電圧源による印加電圧を調節する半導体デバイスの検査方法。
- 半導体デバイスにこの半導体デバイスをダイシングするためのスクライブレーンを設け、ダミーパッドを前記スクライブレーン上に設ける請求項5記載の半導体デバイスの検査方法。
- 請求項6に記載の半導体デバイスの検査方法を実施した後における、この半導体デバイスのダイシング時に、スクライブレーン上に設けたダミーパッドを除去する半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144202A JP2004165611A (ja) | 2002-09-27 | 2003-05-22 | 半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002282075 | 2002-09-27 | ||
JP2003144202A JP2004165611A (ja) | 2002-09-27 | 2003-05-22 | 半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004165611A true JP2004165611A (ja) | 2004-06-10 |
Family
ID=32827814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003144202A Pending JP2004165611A (ja) | 2002-09-27 | 2003-05-22 | 半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004165611A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010073624A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | 半導体装置およびそのテスト方法 |
JP2014007372A (ja) * | 2012-05-30 | 2014-01-16 | Denso Corp | 半導体装置の検査装置及び製造方法 |
CN108231619A (zh) * | 2018-01-22 | 2018-06-29 | 无锡昌德微电子股份有限公司 | 用于功率半导体芯片的检测方法 |
-
2003
- 2003-05-22 JP JP2003144202A patent/JP2004165611A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010073624A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | 半導体装置およびそのテスト方法 |
US8513970B2 (en) | 2008-12-26 | 2013-08-20 | Nec Corporation | Semiconductor device and method of testing the same |
JP2014007372A (ja) * | 2012-05-30 | 2014-01-16 | Denso Corp | 半導体装置の検査装置及び製造方法 |
CN108231619A (zh) * | 2018-01-22 | 2018-06-29 | 无锡昌德微电子股份有限公司 | 用于功率半导体芯片的检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7061256B2 (en) | Method and apparatus for contact resistance measurement | |
JP3727103B2 (ja) | 半導体素子の試験方法 | |
JP3424489B2 (ja) | 半導体過電流検知回路とその検査方法 | |
JP2004165611A (ja) | 半導体デバイス、半導体デバイスの検査装置、半導体デバイスの検査方法、半導体デバイスの製造方法 | |
JP2008515226A (ja) | 半導体ウエハ中の欠陥および/又は不純物の密度を測定するための方法及び装置 | |
CN115407179A (zh) | 一种利用测试焊点对应关系提高准确性的晶圆测试方法 | |
JPH0774218A (ja) | Icのテスト方法およびそのプローブカード | |
JP2011033549A (ja) | プローブカードの検査方法、半導体装置の検査方法及びプローブカード | |
JP2008187023A (ja) | 半導体ウェーハのテスト方法及びテスト装置 | |
JP2005340696A (ja) | プローブ針の位置検出方法、半導体装置および半導体検査装置 | |
JP2003194755A (ja) | 半導体パッケージの試験方法 | |
JPS63166242A (ja) | ウエハプロ−バにおける針圧調整方法 | |
JPH06140479A (ja) | 半導体集積回路テスト装置 | |
JPH05190637A (ja) | 半導体集積回路の試験方法 | |
JP3995800B2 (ja) | 半導体装置の検査方法 | |
JPH07273157A (ja) | 半導体装置の検査装置及び半導体装置の検査方法 | |
RU2258234C1 (ru) | Способ разделения полупроводниковых приборов по надежности | |
JP2005049314A (ja) | プロービングテスト法およびプローブ状態検出装置 | |
JPH11133075A (ja) | 電気的特性測定装置及び測定方法 | |
JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
JP2005043053A (ja) | プローブ検査方法 | |
JP2003172763A (ja) | 半導体装置の検査装置及び検査方法 | |
TW202436893A (zh) | 測試系統及測試裝置 | |
JP2002217254A (ja) | 半導体測定装置 | |
JPH05211219A (ja) | 半導体記憶装置のバーンイン方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060118 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Effective date: 20070910 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A02 | Decision of refusal |
Effective date: 20080513 Free format text: JAPANESE INTERMEDIATE CODE: A02 |