JP2006332612A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006332612A5 JP2006332612A5 JP2006115406A JP2006115406A JP2006332612A5 JP 2006332612 A5 JP2006332612 A5 JP 2006332612A5 JP 2006115406 A JP2006115406 A JP 2006115406A JP 2006115406 A JP2006115406 A JP 2006115406A JP 2006332612 A5 JP2006332612 A5 JP 2006332612A5
- Authority
- JP
- Japan
- Prior art keywords
- connection
- terminal
- inspection
- crimp
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 claims 23
- 239000004065 semiconductor Substances 0.000 claims 7
- 230000000875 corresponding Effects 0.000 claims 1
- 238000002788 crimping Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
Claims (10)
- 半導体集積回路に設けられた接続端子と、フレキシブルプリント配線板に設けられた圧着接続端子との接続状態を、前記フレキシブルプリント配線板に設けられ、且つ前記接続端子に電気的に接続された圧着検査端子によって検査することを特徴とする検査方法。
- 半導体集積回路に設けられた複数の接続端子の一つと、フレキシブルプリント配線板に設けられた圧着接続端子との接続状態を、前記フレキシブルプリント配線板に設けられ、且つ複数の前記接続端子に対して電気的に接続された一本の圧着検査端子によって検査することを特徴とする検査方法。
- 半導体集積回路が封止された状態で、
前記半導体集積回路に設けられた接続端子と、フレキシブルプリント配線板に設けられた圧着接続端子との接続状態を、前記フレキシブルプリント配線板に設けられ、且つ前記接続端子に電気的に接続された圧着検査端子によって検査することを特徴とする検査方法。 - 請求項1乃至請求項3のいずれか一において、
前記接続状態は、前記接続端子と前記圧着接続端子の間の抵抗値を測定することで検査されることを特徴とする検査方法。 - 半導体集積回路とフレキシブルプリント配線板との電気的接続を検査する検査方法であって、
前記半導体集積回路は複数の接続端子を有し、
前記フレキシブルプリント配線板は、複数の配線と、検査用配線とを有し、
複数の前記配線は圧着接続端子と第1の外部接続端子をそれぞれ有し、
前記検査用配線は圧着検査端子と第2の外部接続端子を有し、
複数の前記接続端子のそれぞれを、対応する複数の前記配線の前記圧着接続端子とそれぞれ電気的に接続し、
複数の前記接続端子のそれぞれを、前記圧着検査端子と電気的に接続し、
前記第1の外部接続端子と前記第2の外部接続端子との間の抵抗値を測定することによって、複数の前記接続端子のそれぞれと前記圧着接続端子との接続状態を検査することを特徴とする検査方法。 - 請求項1乃至請求項5のいずれか一において、
前記接続端子と前記圧着接続端子は、異方性導電膜を介して電気的に接続されることを特徴とする検査方法。 - 請求項1乃至請求項6のいずれか一において、
前記検査の後、前記接続端子と前記圧着検査端子との接続を切断することを特徴とする検査方法。 - 請求項1乃至請求項6のいずれか一において、
前記検査の後、前記フレキシブルプリント配線板に設けられている切り口及び開口部よりも前記半導体集積回路側に設けられている前記圧着検査端子及び前記フレキシブル配線板の一部を前記切り口及び開口部から切り離すことにより、前記接続端子と前記圧着検査端子との接続を切断することを特徴とする検査方法。 - 請求項6において、
前記検査の後、前記接続端子と前記圧着検査端子との接続を切断すると共に前記異方性導電膜の一部を除去し、
前記異方性導電膜が除去された領域に樹脂材料を充填することを特徴とする検査方法。 - 請求項1乃至請求項9のいずれか一において、
前記圧着接続端子は、前記接続端子に対し垂直に跨ぐ形状を有することを特徴とする検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006115406A JP4869770B2 (ja) | 2005-04-28 | 2006-04-19 | 検査方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005133494 | 2005-04-28 | ||
JP2005133494 | 2005-04-28 | ||
JP2006115406A JP4869770B2 (ja) | 2005-04-28 | 2006-04-19 | 検査方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006332612A JP2006332612A (ja) | 2006-12-07 |
JP2006332612A5 true JP2006332612A5 (ja) | 2009-05-28 |
JP4869770B2 JP4869770B2 (ja) | 2012-02-08 |
Family
ID=37553924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006115406A Expired - Fee Related JP4869770B2 (ja) | 2005-04-28 | 2006-04-19 | 検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4869770B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102050067B1 (ko) * | 2013-02-25 | 2019-11-29 | 삼성디스플레이 주식회사 | 표시 장치 |
CN103517563B (zh) * | 2013-10-16 | 2016-03-02 | 镇江华印电路板有限公司 | 挠性印刷线路板补强钢片粘贴方法 |
CN114200238B (zh) * | 2021-12-10 | 2023-09-01 | 苏州华星光电技术有限公司 | 测试装置、测试系统及测试方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005069945A (ja) * | 2003-08-26 | 2005-03-17 | Seiko Epson Corp | 半導体装置の検査方法 |
-
2006
- 2006-04-19 JP JP2006115406A patent/JP4869770B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101231322B (zh) | 集成电路开路/短路的测试连接方法 | |
US20160351534A1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
WO2014166242A1 (zh) | 压接头和压接装置 | |
JP2006332612A5 (ja) | ||
JP2010537187A5 (ja) | ||
WO2009031394A1 (ja) | 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法 | |
CN105388413B (zh) | 芯片失效分析仪器 | |
KR102124550B1 (ko) | 전기 특성의 검사 방법 | |
KR20170046344A (ko) | 반도체 장치 및 이를 포함하는 반도체 패키지 | |
JP2014228301A5 (ja) | ||
US20120025863A1 (en) | Solder joint inspection | |
TW200739095A (en) | Method for fabricating connecting jig, and connecting jig | |
JP2010043868A (ja) | 電気検査ジグおよび電気検査装置 | |
JP2004259750A (ja) | 配線基板、接続配線基板及びその検査方法、電子装置及びその製造方法、電子モジュール並びに電子機器 | |
TW200716994A (en) | Circuit board inspecting apparatus and circuit board inspecting method | |
JP6259254B2 (ja) | 検査装置および検査方法 | |
CN204302320U (zh) | 一种测试dut板 | |
WO2009136721A3 (ko) | 테스트용 소켓 및 그 테스트용 소켓의 제작방법 | |
CN102386144A (zh) | 芯片 | |
TWI486598B (zh) | 電性連接組件及其檢測方法 | |
KR20210060270A (ko) | 전기적 불량을 검출하는 테스트 패턴들을 포함한 반도체 패키지 및 반도체 패키지 테스트 방법 | |
KR101069523B1 (ko) | 회로보드와 회로보드에 구비된 프로브 카드 | |
JP4872468B2 (ja) | 半導体装置 | |
JP2008060162A (ja) | ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法 | |
US20150061717A1 (en) | Test carrier, defect determination apparatus, and defect determination method |