JP2006331408A - 読み出し性能を向上させることができるメモリカード - Google Patents
読み出し性能を向上させることができるメモリカード Download PDFInfo
- Publication number
- JP2006331408A JP2006331408A JP2006118309A JP2006118309A JP2006331408A JP 2006331408 A JP2006331408 A JP 2006331408A JP 2006118309 A JP2006118309 A JP 2006118309A JP 2006118309 A JP2006118309 A JP 2006118309A JP 2006331408 A JP2006331408 A JP 2006331408A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- circuit
- external
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001133 acceleration Effects 0.000 claims abstract description 29
- 230000004044 response Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 230000000977 initiatory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/04—Direct recording or reproducing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Abstract
【解決手段】メモリカードは読み出し開始情報の入力の時、プログラムの介入なく、外部アドレス及び設定されたアドレスのいずれかによって内部アドレスを発生する第1スケジューラと、内蔵プログラムを含み、読み出し命令が入力される時、内蔵プログラムを使って外部アドレスを内部アドレスに変換する第2スケジューラと、第1スケジューラ及び第2スケジューラのいずれかからの内部アドレスによって読み出し動作を実行するフラッシュメモリを含み、第2スケジューラは読み出し命令の入力の時、加速イネーブル情報を第1スケジューラに設定し、第1スケジューラは加速イネーブル情報が設定されている間、読み出し開始情報の入力に応答して内部アドレスを発生し、加速イネーブル情報が設定されている間前記第2スケジューラのアドレス変換動作は中止する。
【選択図】図3
Description
200 ホスト
310 ホストインターフェースコントローラ
320 MCU
330 内部メモリ
340 レジスタ
350 スイッチ
360 メモリインターフェースコントローラ
370 加速器
380 バッファメモリ
390 インタラプトコントローラ
Claims (24)
- メモリカードにおいて、
ホストシステムから第1命令及び第1外部アドレスを伝達されるメモリコントローラと、
第1及び第2内部アドレスに従ってデータのページにアクセスするフラッシュメモリモジュールとを含み、
前記メモリコントローラは、
貯蔵されたプログラムによって前記第1外部アドレスを前記第1内部アドレスに変換させる第1回路と、
読み出し信号と加速イネーブル信号に応答して前記第1内部アドレス及び前記第1外部アドレスを利用して前記第2内部アドレスを発生させる第2回路とを含み、
ここで、前記フラッシュメモリモジュールが前記第1内部アドレスを利用して読み出し動作のためのデータのページにアクセスした後、前記第1回路は前記第2回路でハードウエアアクセレレーションフラッグを設置し、
前記メモリコントローラが前記ホストシステムから読み出し命令を伝達される時たびに、前記第2回路は前記読み出し信号を活性化させることを特徴とするメモリカード。 - 前記メモリコントローラは、前記第1命令を伝達された後、第2命令と第2外部アドレスを伝達され、
ここで、前記第1及び第2命令は、任意の読み出し命令であることを特徴とする請求項1に記載のメモリカード。 - 前記第1回路は、前記第1外部アドレスを前記第1命令を伝達される前記第2回路に伝送し、
前記第2回路は、前記第1外部アドレスを貯蔵することを特徴とする請求項2に記載のメモリカード。 - 各々の前記第1及び第2外部アドレスは、
メモリブロックアドレス及び、
開始及び終了ページアドレスを含むことを特徴とする請求項3に記載のメモリカード。 - 前記ハードウエアアクセレレーションフラッグが設置される時、前記第2回路は前記第1及び前記第2外部アドレスが同一なメモリブロックアドレスを有するか、それとも、前記第2外部アドレスが前記第1外部アドレスの開始及び終了ページアドレスの間でページアドレスを有するかを決定することを特徴とする請求項4に記載のメモリカード。
- 前記第1及び第2外部アドレスが前記同一なメモリブロックアドレスを有し、前記第2外部アドレスが前記第1外部アドレスの前記開始及び終了アドレスとの間で、ページアドレスを有すれば、前記第2回路は前記第2内部アドレスを発生することを特徴とする請求項5に記載のメモリカード。
- 前記第1及び第2外部アドレスが前記同一なメモリブロックアドレスを有していなければ、または、前記第2外部アドレスが前記第1アドレスの前記開始及び終了ページアドレスとの間でページアドレスを有していなければ、前記第2回路は前記メモリコントローラ内にインタラプトフラッグを設置するためのインタラプト信号を活性化させ、その結果、前記第1回路は第1内部アドレスを発生させることを特徴とする請求項5に記載のメモリカード。
- 前記第1命令は、順次的読み出し命令であることを特徴とする請求項1に記載のメモリカード。
- 前記第1回路は前記第1外部及び内部アドレスを前記第2回路に伝達して、前記第2回路は基準アドレスとして前記第1外部アドレスを貯蔵し、
前記第2回路は、前記第1外部アドレスを利用して、次のアドレスを発生することを特徴とする請求項8に記載のメモリカード。 - 前記第1外部アドレスは、
メモリブロックアドレスと、
開始及び終了ページアドレスを含むことを特徴とする請求項9に記載のメモリカード。 - 前記ハードウエアアクセレレーションフラッグか設置される時、前記第2回路は新しいアドレス及び前記基準アドレスが前記同一なメモリブロックアドレスを有しているか、それとも、前記新しいアドレスが前記基準アドレスの前記開始及び終了ページアドレスとの間にページアドレスを有しているかを決定することを特徴とする請求項10に記載のメモリカード。
- 前記新しいアドレスと前記基準アドレスは前記同一なメモリブロックアドレスを有しているか、そして前記新しいアドレスが前記基準アドレスの前記開始及び終了ページアドレスとの間でページアドレスを有しているかを決定する時、前記第2回路は前記第1外部及び内部アドレスを利用して前記第2内部アドレスを発生させることを特徴とする請求項11に記載のメモリカード。
- 前記新しいアドレス及び前記基準アドレスが前記同一なメモリブロックアドレスを有せず、或いは、前記新しいアドレスが前記基準アドレスの前記スタート及びエンドページアドレスとの間でページアドレスを有しないかを決定する時、前記第2回路は前記メモリコントローラ内にインタラプトフラッグを設置するためのインタラプト信号を活性化させる。その結果、前記第1回路は第1内部アドレスを発生することを特徴とする請求項11に記載のメモリカード。
- 前記第1回路は読み出し動作で前記フラッシュメモリモジュールにアクセスした後、前記第1外部アドレスを前記第2回路に伝達し、
ここで、前記第1外部アドレスはメモリブロックアドレスと開始及び終了ページアドレスを含むことを特徴とする請求項1に記載のメモリカード。 - 前記第2回路は、
前記ハードウエアアクセレレーションフラッグと前記外部アドレスから抽出した基準アドレスを貯蔵するレジスタと、
モード信号に応答して現在の外部のアドレスと次のアドレスとの間で選択し、新しいアドレスに前記選択されたアドレスを出力する選択回路と、
前記基準アドレスと前記新しいアドレスが前記同一なメモリブロックアドレスを有しているか、そして前記新しいアドレスが前記基準アドレスの前記開始及び終了ページアドレスとの間でページアドレスを有しているかを感知するヒット信号を発生する判断回路と、
前記選択回路から前記新しいアドレスを伝達され、前記新しいアドレスを利用して前記の次のアドレスを出力するアドレス発生器と、
前記ヒット信号に応答して前記の次のアドレスを利用して前記内部アドレスを発生する状態マシンを含むことを特徴とする請求項14に記載のメモリカード。 - 前記第2内部アドレスを発生させる時、前記状態マシンはあらかじめ決定された値に従って増加する前記の次のアドレスのため、前記アドレス発生器に制御信号を送ることを特徴とする請求項15に記載のメモリカード。
- 前記の次のアドレスは前記基準アドレスとして前記レジスタに貯蔵されることを特徴とする請求項16に記載のメモリカード。
- 前記選択回路は前記モードが任意の読み動作するモードを指示する時、前記現在のアドレスを選択し、前記モード信号が順次的読み出し動作するモードを指示する時、前記の次のアドレスを選択されることを特徴とする請求項15に記載のメモリカード。
- 前記新しいアドレスが前記基準アドレスから互いに異なるメモリブロックアドレスを有しており、或いは、前記新しいアドレスが前記基準アドレスの前記開始及び終了ページアドレスとの間にない時、前記判断回路は前記メモリコントローラで設置されるインタラプトフラッグにより、インタラプト信号を発生させることを特徴とする請求項15に記載のメモリカード。
- 前記メモリカードは、
前記第1回路による選択信号出力に応答して前記フラッシュメモリモジュールに前記第1及び第2内部アドレスを伝達するスイッチをさらに含むことを特徴とする請求項1に記載のメモリカード。 - 不揮発性メモリ装置のためのメモリコントローラにおいて、
プログラムを貯蔵する内部メモリと、
第1内部アドレスを生産するために、前記プログラムを使って第1外部アドレスを処理するマイクロコントローラユニットと、
第2内部アドレスを発生させるために、前記第1外部アドレスと前記第1内部アドレスを利用して第2外部アドレスを処理する加速器と、
前記マイクロコントローラ、前記加速器及びホストシステムの間をインターフェースするホストインターフェースと、
前記マイクロコントローラ、前記加速器及び前記不揮発性メモリの間でインターフェースするメモリインターフェースとを含むことを特徴とするメモリコントローラ。 - 前記加速器は前記マイクロコントローラユニットから伝達されたハードウエアアクセレレーションフラッグに応答して動作することを特徴とする請求項21に記載のメモリコントローラ。
- メモリコントローラと、
不揮発性メモリ装置と前記メモリコントローラとの間にインターフェースするメモリインターフェースとを含み、
前記メモリコントローラは、
第1内部アドレスを生成するために貯蔵されたプログラムを使って第1外部アドレスを処理するマイクロコントローラと、
前記第1内部及び外部アドレスを利用して第2外部アドレスを処理する加速器とを含むことを特徴とする不揮発性メモリカード。 - 前記加速器は前記マイクロコントローラユニットから伝達されたハードウエアアクセレレーションフラッグに応答して動作することを特徴とする請求項23に記載の不揮発性メモリカード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050043779A KR100706246B1 (ko) | 2005-05-24 | 2005-05-24 | 읽기 성능을 향상시킬 수 있는 메모리 카드 |
KR10-2005-0043779 | 2005-05-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006331408A true JP2006331408A (ja) | 2006-12-07 |
JP4901285B2 JP4901285B2 (ja) | 2012-03-21 |
Family
ID=37387913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006118309A Active JP4901285B2 (ja) | 2005-05-24 | 2006-04-21 | 読み出し性能を向上させることができるメモリカード |
Country Status (5)
Country | Link |
---|---|
US (1) | US7555629B2 (ja) |
JP (1) | JP4901285B2 (ja) |
KR (1) | KR100706246B1 (ja) |
CN (1) | CN1869915B (ja) |
DE (1) | DE102006024655B4 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6232109B1 (ja) * | 2016-09-27 | 2017-11-15 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および連続読出し方法 |
JP2018010656A (ja) * | 2008-02-28 | 2018-01-18 | メモリー テクノロジーズ リミティド ライアビリティ カンパニー | メモリ機器のための拡張利用範囲 |
US10877665B2 (en) | 2012-01-26 | 2020-12-29 | Memory Technologies Llc | Apparatus and method to provide cache move with non-volatile mass memory system |
US10983697B2 (en) | 2009-06-04 | 2021-04-20 | Memory Technologies Llc | Apparatus and method to share host system RAM with mass storage memory RAM |
US11226771B2 (en) | 2012-04-20 | 2022-01-18 | Memory Technologies Llc | Managing operational state data in memory module |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4984666B2 (ja) * | 2006-06-12 | 2012-07-25 | ソニー株式会社 | 不揮発性メモリ |
CN101266577B (zh) * | 2008-03-27 | 2010-06-16 | 上海交通大学 | 可编程片上带有存储器接口的nor闪存读取控制方法 |
US8924661B1 (en) * | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) * | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
EP2437161A1 (en) * | 2010-10-01 | 2012-04-04 | Intel Mobile Communications Technology Dresden GmbH | Hardware accelerator module and method for setting up same |
US9633742B2 (en) | 2014-07-10 | 2017-04-25 | Sandisk Technologies Llc | Segmentation of blocks for faster bit line settling/recovery in non-volatile memory devices |
US9418750B2 (en) * | 2014-09-15 | 2016-08-16 | Sandisk Technologies Llc | Single ended word line and bit line time constant measurement |
US9318204B1 (en) | 2014-10-07 | 2016-04-19 | SanDisk Technologies, Inc. | Non-volatile memory and method with adjusted timing for individual programming pulses |
US9318210B1 (en) | 2015-02-02 | 2016-04-19 | Sandisk Technologies Inc. | Word line kick during sensing: trimming and adjacent word lines |
US9236128B1 (en) | 2015-02-02 | 2016-01-12 | Sandisk Technologies Inc. | Voltage kick to non-selected word line during programming |
JP6517549B2 (ja) * | 2015-03-13 | 2019-05-22 | 東芝メモリ株式会社 | メモリコントローラ、記憶装置、データ転送システム、データ転送方法、及びデータ転送プログラム |
TWI573033B (zh) | 2016-01-14 | 2017-03-01 | 群聯電子股份有限公司 | 資料搜尋方法、記憶體儲存裝置及記憶體控制電路單元 |
CN106991055B (zh) * | 2016-01-21 | 2021-01-12 | 群联电子股份有限公司 | 数据搜索方法、存储器存储装置及存储器控制电路单元 |
US11036633B2 (en) | 2019-08-22 | 2021-06-15 | Micron Technology, Inc. | Hierarchical memory apparatus |
US20210055882A1 (en) * | 2019-08-22 | 2021-02-25 | Micron Technology, Inc. | Hierarchical memory apparatus |
TWI717884B (zh) * | 2019-10-31 | 2021-02-01 | 創惟科技股份有限公司 | 記憶卡的讀寫控制系統及其方法 |
CN111880733B (zh) * | 2020-07-24 | 2022-03-29 | 长江存储科技有限责任公司 | 三维存储器件、三维存储器及其操作方法和三维存储器系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000122668A (ja) * | 1998-10-15 | 2000-04-28 | Yamaha Corp | デジタル音声データ処理装置およびコンピュータシステム |
JP2005025733A (ja) * | 2003-06-10 | 2005-01-27 | Tdk Corp | フラッシュメモリコントローラ、メモリ制御回路、フラッシュメモリシステム、及びホストコンピュータとフラッシュメモリとの間でのデータ交換動作を制御するための方法 |
WO2005038655A1 (ja) * | 2003-10-17 | 2005-04-28 | Matsushita Electric Industrial Co., Ltd. | 半導体メモリ装置及びコントローラ並びにその読み書き制御方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4527232A (en) * | 1982-07-02 | 1985-07-02 | Sun Microsystems, Inc. | High-speed memory and memory management system |
US5452261A (en) * | 1994-06-24 | 1995-09-19 | Mosel Vitelic Corporation | Serial address generator for burst memory |
KR100359414B1 (ko) | 1996-01-25 | 2003-01-24 | 동경 엘렉트론 디바이스 주식회사 | 데이타독출/기록방법및그를이용한메모리제어장치및시스템 |
JP3321587B2 (ja) | 1996-02-01 | 2002-09-03 | 東京エレクトロンデバイス株式会社 | フラッシュメモリシステムにおけるデータ書き換え方法及びメモリ制御装置 |
JPH1139450A (ja) | 1997-07-24 | 1999-02-12 | Mitsubishi Electric Corp | Icカード |
US6131138A (en) * | 1997-08-18 | 2000-10-10 | Stmicroelectronics N.V. | Variable speed compact disc drive including an elastic buffer |
US6167476A (en) * | 1998-09-24 | 2000-12-26 | Compaq Computer Corporation | Apparatus, method and system for accelerated graphics port bus bridges |
US6970992B2 (en) | 1999-10-04 | 2005-11-29 | Intel Corporation | Apparatus to map virtual pages to disparate-sized, non-contiguous real pages and methods relating thereto |
US6396744B1 (en) * | 2000-04-25 | 2002-05-28 | Multi Level Memory Technology | Flash memory with dynamic refresh |
KR100389867B1 (ko) * | 2001-06-04 | 2003-07-04 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
JP4294894B2 (ja) * | 2001-09-13 | 2009-07-15 | 株式会社ルネサステクノロジ | メモリカード |
US6711650B1 (en) * | 2002-11-07 | 2004-03-23 | International Business Machines Corporation | Method and apparatus for accelerating input/output processing using cache injections |
JP2004318940A (ja) | 2003-04-14 | 2004-11-11 | Renesas Technology Corp | 記憶装置 |
JP2006128830A (ja) * | 2004-10-26 | 2006-05-18 | Sony Corp | 再生装置、データ処理システム、再生方法、プログラムおよび記録媒体 |
-
2005
- 2005-05-24 KR KR1020050043779A patent/KR100706246B1/ko active IP Right Grant
- 2005-12-30 US US11/321,870 patent/US7555629B2/en active Active
-
2006
- 2006-04-21 JP JP2006118309A patent/JP4901285B2/ja active Active
- 2006-05-16 CN CN2006100803759A patent/CN1869915B/zh active Active
- 2006-05-22 DE DE102006024655A patent/DE102006024655B4/de active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000122668A (ja) * | 1998-10-15 | 2000-04-28 | Yamaha Corp | デジタル音声データ処理装置およびコンピュータシステム |
JP2005025733A (ja) * | 2003-06-10 | 2005-01-27 | Tdk Corp | フラッシュメモリコントローラ、メモリ制御回路、フラッシュメモリシステム、及びホストコンピュータとフラッシュメモリとの間でのデータ交換動作を制御するための方法 |
WO2005038655A1 (ja) * | 2003-10-17 | 2005-04-28 | Matsushita Electric Industrial Co., Ltd. | 半導体メモリ装置及びコントローラ並びにその読み書き制御方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11182079B2 (en) | 2008-02-28 | 2021-11-23 | Memory Technologies Llc | Extended utilization area for a memory device |
JP2018010656A (ja) * | 2008-02-28 | 2018-01-18 | メモリー テクノロジーズ リミティド ライアビリティ カンパニー | メモリ機器のための拡張利用範囲 |
US11907538B2 (en) | 2008-02-28 | 2024-02-20 | Memory Technologies Llc | Extended utilization area for a memory device |
US11829601B2 (en) | 2008-02-28 | 2023-11-28 | Memory Technologies Llc | Extended utilization area for a memory device |
US10540094B2 (en) | 2008-02-28 | 2020-01-21 | Memory Technologies Llc | Extended utilization area for a memory device |
US11550476B2 (en) | 2008-02-28 | 2023-01-10 | Memory Technologies Llc | Extended utilization area for a memory device |
US11494080B2 (en) | 2008-02-28 | 2022-11-08 | Memory Technologies Llc | Extended utilization area for a memory device |
US11775173B2 (en) | 2009-06-04 | 2023-10-03 | Memory Technologies Llc | Apparatus and method to share host system RAM with mass storage memory RAM |
US10983697B2 (en) | 2009-06-04 | 2021-04-20 | Memory Technologies Llc | Apparatus and method to share host system RAM with mass storage memory RAM |
US11733869B2 (en) | 2009-06-04 | 2023-08-22 | Memory Technologies Llc | Apparatus and method to share host system RAM with mass storage memory RAM |
US10877665B2 (en) | 2012-01-26 | 2020-12-29 | Memory Technologies Llc | Apparatus and method to provide cache move with non-volatile mass memory system |
US11797180B2 (en) | 2012-01-26 | 2023-10-24 | Memory Technologies Llc | Apparatus and method to provide cache move with non-volatile mass memory system |
US11226771B2 (en) | 2012-04-20 | 2022-01-18 | Memory Technologies Llc | Managing operational state data in memory module |
US11782647B2 (en) | 2012-04-20 | 2023-10-10 | Memory Technologies Llc | Managing operational state data in memory module |
JP6232109B1 (ja) * | 2016-09-27 | 2017-11-15 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および連続読出し方法 |
US10453524B2 (en) | 2016-09-27 | 2019-10-22 | Winbond Electronics Corp. | NAND flash memory device performing continuous reading operation using NOR compatible command, address and control scheme |
JP2018055737A (ja) * | 2016-09-27 | 2018-04-05 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および連続読出し方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1869915B (zh) | 2011-04-06 |
DE102006024655A1 (de) | 2006-11-30 |
US20060268609A1 (en) | 2006-11-30 |
CN1869915A (zh) | 2006-11-29 |
DE102006024655B4 (de) | 2010-07-08 |
JP4901285B2 (ja) | 2012-03-21 |
KR100706246B1 (ko) | 2007-04-11 |
KR20060121540A (ko) | 2006-11-29 |
US7555629B2 (en) | 2009-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901285B2 (ja) | 読み出し性能を向上させることができるメモリカード | |
JP2005235182A (ja) | 不揮発性メモリを制御するためのコントローラ | |
JP2019121370A (ja) | メモリ装置 | |
CN112199040B (zh) | 存储访问方法及智能处理装置 | |
TW202009936A (zh) | 快閃記憶體控制器及相關的存取方法及電子裝置 | |
JP2003317489A (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
KR102384962B1 (ko) | 반도체 메모리 장치 | |
JP2009533763A (ja) | 大蓄積容量を備えるマルチメディアカード | |
JP2005182996A (ja) | 同期式フラッシュメモリ装置及びその動作方法 | |
CN107943727B (zh) | 一种高效dma控制器 | |
CN108538332B (zh) | 与非门闪存的读取方法 | |
TW202011411A (zh) | 快閃記憶體控制器及相關的存取方法及電子裝置 | |
US8688947B1 (en) | Aligned data access | |
CN110489354B (zh) | 支持两种位宽的磨损均衡垃圾回收加速装置 | |
JPWO2009098737A1 (ja) | 外部デバイスアクセス装置、その制御方法及びシステムlsi | |
CN115048041A (zh) | 存储器设备的操作方法及包括其的电子设备的操作方法 | |
JP2007172129A (ja) | 不揮発性メモリアクセス制御装置および不揮発性メモリ制御システム | |
JP2014089758A (ja) | データ読出装置 | |
JP4071930B2 (ja) | シンクロナスdram | |
US20200348932A1 (en) | Memory control system with a sequence processing unit | |
JP2003196087A (ja) | マイクロコントローラのメモリアドレッシング方法及びページマッピング装置 | |
EP4057286A1 (en) | Operating method of memory device for extending synchronization of data clock signal, and operating method of electronic device including the same | |
JP2003203486A (ja) | 半導体記憶装置及びその制御方法 | |
US8108663B2 (en) | Micro controller and method of updating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4901285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |