JP2006321016A - Memsパッケージ - Google Patents

Memsパッケージ Download PDF

Info

Publication number
JP2006321016A
JP2006321016A JP2005146842A JP2005146842A JP2006321016A JP 2006321016 A JP2006321016 A JP 2006321016A JP 2005146842 A JP2005146842 A JP 2005146842A JP 2005146842 A JP2005146842 A JP 2005146842A JP 2006321016 A JP2006321016 A JP 2006321016A
Authority
JP
Japan
Prior art keywords
electrode
mems
mems package
substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005146842A
Other languages
English (en)
Other versions
JP5014589B2 (ja
Inventor
Yasuhiro Yoshikawa
泰弘 吉川
Hiroyuki Tajiri
浩之 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005146842A priority Critical patent/JP5014589B2/ja
Priority to US11/919,877 priority patent/US7977757B2/en
Priority to PCT/JP2006/310053 priority patent/WO2006123788A1/ja
Publication of JP2006321016A publication Critical patent/JP2006321016A/ja
Application granted granted Critical
Publication of JP5014589B2 publication Critical patent/JP5014589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

【課題】 、薄型化を図ることが可能なMEMSパッケージを提供すること。
【解決手段】 基板1と、基板1上に形成されており、かつ下層電極2およびこの下層電極2と離間しつつ対向する可動部31を有する上層電極3を具備するMEMS素子Eと、MEMS素子Eを収容する空隙部7aが形成されたパッケージ樹脂7と、実装用の外部端子8a,8b,8cと、を備えるMEMSパッケージAであって、下層電極2および上層電極3は、導体薄膜からなる。
【選択図】 図1

Description

本発明は、Micro Electro Mechanical System(以下MEMS)素子が組み込まれることにより、たとえばセンサやアクチュエータとして構成されたMEMSパッケージに関する。
従来のMEMSパッケージとしては、図7に示すものがある(たとえば、特許文献1参照)。同図に示されたMEMSパッケージXは、基板91にMEMS素子Yおよび制御部95a,95bが搭載されており、静電容量型の加速度センサとして構成されている。基板91、MEMS素子Y、および制御部95a,95bは、パッケージ樹脂96により覆われている。パッケージ樹脂96からは、実装用の複数の外部端子97が延出している。
図8は、MEMS素子Yの分解斜視図である。本図に示されるように、MEMS素子Yは、一対のガラス基板92a,92cとSi基板92bとが積層された構成とされている。Si基板92bには、可動部94aと支持部94bとからなる可動電極94が造り込まれている。このようなSi基板92bを有するMEMS素子Yは、一般にバルク方式のMEMS素子と呼ばれる。
一対のガラス基板92a,92cには、それぞれ固定電極93a,93bが形成されている。可動部94aと固定電極93a,93bとは、互いに離間しつつ対向しており、これらの間に2つの静電容量が形成されている。図中上下方向の加速度が生じると、可動電極94が上下動する。これにより、上記2つの静電容量が変化する。MEMSパッケージXは、これらの静電容量の変化を読み取ることにより、上記加速度の大きさを検出可能に構成されている。
しかしながら、MEMSパッケージXに対しては、薄型化の要請が強くなっている。たとえば、記録媒体としてHDDを備えた携帯電話機にMEMSパッケージXを搭載することが提案されている。この携帯電話機に過大な加速度が生じたことをMEMSパッケージXにより検出すれば、この携帯電話機が落とされた際の衝撃などから上記HDDを保護することができる。このような用途にMEMSパッケージXを用いるには、上記携帯電話機に搭載可能な程度に薄型化を図ることが求められる。
これに対し、MEMSパッケージXは、バルク方式のMEMS素子Yを用いているため、比較的厚いものとなっている。すなわち、MEMS素子YのSi基板92bは、比較的厚いSi材料を削り込むことにより可動電極94が造り込まれている。このため、Si基板92bとガラス基板92a,92cとが積層されたMEMS素子Yも厚いものとなる。MEMSパッケージXは、MEMS素子Yをパッケージ樹脂96により封止した構造であるため、さらに厚いものとなる。したがって、MEMSパッケージXは、上述した薄型化の要請に十分には応えられなかった。
特開2004−12327号公報
本発明は、上記した事情のもとで考え出されたものであって、薄型化を図ることが可能なMEMSパッケージを提供することをその課題とする。
上記課題を解決するため、本発明では、次の技術的手段を講じている。
本発明の第1の側面によって提供されるMEMSパッケージは、基板と、上記基板上に形成されており、かつ第1電極およびこの第1電極と離間しつつ対向する可動部を有する第2電極を具備するMEMS素子と、上記MEMS素子を収容する空隙部が形成されたパッケージ樹脂と、実装用の外部端子と、を備えるMEMSパッケージであって、上記第1電極および上記第2電極は、導体薄膜からなることを特徴としている。
このような構成によれば、上記MEMS素子をいわゆるサーフェス方式のMEMS素子として構成することが可能である。サーフェス方式のMEMS素子は、いわゆるバルク方式のMEMS素子と比べて厚さが薄い。したがって、上記MEMSパッケージの薄型化が可能であり、たとえば携帯電話機に搭載するのに適している。なお、本発明でいう導体薄膜とは、真空蒸着、イオンスパッタなどによって得られる導体からなる膜であり、その膜厚が数μm程度のものをいう。
本発明の好ましい実施の形態においては、上記基板は、セラミックスからなる。このような構成によれば、上記基板を絶縁性と機械的強度とに優れたものとすることが可能であり、上記MEMSパッケージの薄型化に有利である。
本発明の好ましい実施の形態においては、上記可動部には、複数の貫通孔が形成されている。このような構成によれば、上記MEMSパッケージに用いられた上記MEMS素子の製造において、上記第1電極と上記第2電極とを離間させることを目的として、ドライエッチングによりいわゆる犠牲層を除去することが可能である。ドライエッチングによれば、上記第2電極が上記第1電極に対して付着するおそれがない。したがって、上記第2電極の上記可動部の拡大化、および上記可動部と上記第1電極との間の隙間の縮小化に適しており、上記MEMS素子の静電容量を大きくすることができる。これは、たとえば上記MEMSパッケージが静電容量型の加速度センサとして構成された場合に、その加速度の検出精度を高めるのに適している。
本発明の好ましい実施の形態においては、上記貫通孔は、その開口幅が上記第1電極と上記第2電極の上記可動部との距離の5〜10倍である。このような構成によれば、ドライエッチングを用いて上記犠牲層を適切に除去しつつ、上記可動部の開口率が不当に大きくなることを回避することができる。
本発明の好ましい実施の形態においては、上記複数の貫通孔は、互いに同じサイズのものが一定の密度で配置されている。このような構成によれば、上記犠牲層を均一に除去するのに適している。
本発明の好ましい実施の形態においては、上記複数の貫通孔は、マトリクス状に配置されている。このような構成によれば、上記犠牲層を均一に除去するのにさらに適している。
本発明の好ましい実施の形態においては、上記複数の貫通孔は、上記第1電極と上記第2電極の上記可動部との距離の15〜25倍のピッチで配置されている。このような構成によれば、ドライエッチングを用いて上記犠牲層を均一に除去しつつ、上記可動部の開口率が不当に大きくなることを回避することができる。
本発明の好ましい実施の形態においては、上記空隙部を挟んで上記基板と対向する保護プレートをさらに備える。このような構成によれば、上記空隙部を上記MEMS素子を収容可能なサイズとするのに適している。したがって、上記MEMS素子を適切に機能させることができる。
本発明の好ましい実施の形態においては、上記保護プレートは、Siからなり、かつその一面にICが造り込まれている。このような構成によれば、上記ICを備えることにより上記MEMSパッケージの高機能化を図りつつ、上記MEMSパッケージの薄型化を達成することができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1〜図4は、本発明に係るMEMSパッケージの一例を示している。これらの図に示されたMEMSパッケージAは、基板1、MEMS素子E、保護プレート6、パッケージ樹脂7、および外部端子8a,8b,8cを備えており、静電容量型の加速度センサとして構成されている。
基板1は、MEMS素子Eを支持するためのものであり、たとえばAl23などの絶縁材料からなる。本実施形態においては、基板1は、略矩形状であり、その厚さが0.5mm程度とされている。基板1の図中上面は、グレーズ層11により覆われている。グレーズ層11は、MEMS素子Eを形成するのに適した平滑面を形成するためのものであり、たとえばガラス成分を含む液体を印刷した後に焼成することにより形成される。
図5は、MEMSパッケージAのうちMEMS素子Eを含む部分を拡大して示す要部斜視図であり、図6は、その要部断面図である。MEMS素子Eは、基板1上に形成された第1電極としての下層電極2、第2電極としての上層電極3、絶縁層4、および支持層21とを備えている。後述するように、下層電極2および上層電極3が導体薄膜からなることにより、MEMS素子Eは、いわゆるサーフェス方式のMEMS素子として構成されている。
下層電極2は、グレーズ層11上に形成されており、2mm角程度の略矩形状とされている。下層電極2は、たとえばAlの薄膜からなり、その厚さが1.2μm程度とされる。下層電極2の形成は、たとえばグレーズ層11上にAlを用いたスパッタによりAlの薄膜を形成した後に、ウエットエッチングを用いたパターニングを施すことにより行われる。下層電極2には、配線81が繋がっている。
下層電極2の両側方には、一対の支持層21が形成されている。支持層21は、上部電極3を基板1に対して固定するためのものである。支持層2は、たとえば下部電極2と同様にAlの薄膜からなり、その厚さが1.2μm程度とされる。支持層21の形成は、上述した下層電極2の形成と同時に行うことができる。一方の支持層21には配線81が繋がっている。
一対の支持層21の図中上方には、一対のバリアメタル層51を介して一対の絶縁層4が積層されている。絶縁層4は、たとえばSiからなり、その厚さが2.0μm程度とされる。バリアメタル層51は、支持層21と絶縁層4とが不当に反応することを防止するためのものである。バリアメタル層51は、たとえばTiNからなり、その厚さが250Å程度とされる。バリアメタル層51の形成は、TiNを用いたスパッタによりTiNの薄膜を形成した後に、ドライエッチングを用いたパターニングを施すことにより行われる。絶縁層4の形成については、後述する。
一対の絶縁層4の図中上方には、一対のバリアメタル層52を介して上層電極3が設けられている。バリアメタル層52は、絶縁層4と上層電極3とが不当に反応することを防止するためのものである。バリアメタル層52は、たとえばTiNからなり、その厚さが250Å程度とされる。バリアメタル層52の形成は、上述したバリアメタル層51の形成と同様の手法により行われる。
上層電極3は、駆動部31、一対の支持部32および一対のアンカー部33を有している。上層電極3は、たとえばAlの薄膜からなり、その厚さが0.6μm程度とされる。
可動部31は、下層電極2と距離dを隔てて対向しており、下層電極2との間にMEMS素子Eの静電容量を形成するためのものである。本実施形態においては、距離dは、2.0μm程度とされ、絶縁層4の厚さとほぼ同じである。可動部31は、下層電極2と同様に2mm角程度の略矩形状である。
可動部31には、複数の貫通孔31aがマトリクス状に形成されている。貫通孔31aは、断面正方形状であり、開口幅としての一辺の長さwが15μm程度とされる。一辺の長さwとしては、距離dの5〜10倍程度が好ましい。また、複数の貫通孔31aのピッチpは、40μm程度とされる。ピッチpとしては、距離dの15〜25倍程度が好ましい。可動部31は、一対の支持部32を介して一対のアンカー部33に繋がっており、いわゆる両持ち支持されている。なお、図5および図6において、長さwおよびピッチpと、距離dとは、作図の便宜上、上述した寸法関係とは異なる比率で表されている。
支持部32は、可動部31と比べて細状とされており、比較的弾性変形が容易となっている。図中上下方向の加速度が生じると、支持部32には、可動部31の質量に比例した慣性力が作用する。この慣性力により支持部32が撓むこととなり、可動部31の上下動が許容される。
一対のアンカー部33は、上層電極3を基板1に対して固定するためのものであり、バリアメタル層52を介して絶縁層4に接合されている。また、図6に示すように、図中左側のアンカー部33は、スルーホール4aを利用して、図中左側の支持層21と繋がっている。これにより、図5において支持層21から延びる配線81と上層電極3とは互いに導通している。
上層電極3の形成は、たとえば次のようにして行われる。まず、下層電極2、一対の支持層21、および一対のバリアメタル層51を形成した後に、これらを覆うようにSiからなる犠牲層を形成する。この際、上記犠牲層のうち下層電極2の上方に位置する部分の厚さを2.0μm程度とする。次いで、上記犠牲層を覆うように、TiN層およびAl層を積層させる。これらの厚さは、それぞれ250Å程度、および0.6μm程度とする。この後に、上記Al層および上記TiN層に対してパターニングを施し、上述した上層電極2およびバリアメタル層52を形成する。そして、上記犠牲層のうち一対のアンカー部33と一対の支持部21とに挟まれた部分以外をドライエッチングにより除去する。このドライエッチングにおいては、エッチングガスを可動部31の複数の貫通孔31aを通過させることにより、上記犠牲層に適切に接触させることが可能である。以上より、下層電極2と可動部31とを、距離dを隔てて互いに対向させることができる。
図2〜図4に示すように、MEMES素子Eは、枠状突起5により囲われている。枠状突起5は、保護プレート6を支持するためのものであり、たとえばSiO2などの絶縁体からなる。
枠状突起5の図中上端には、保護プレート6が接合されている。保護プレート6は、たとえばSiからなり、その厚さがたとえば0.1μm程度とされる。図2に示すように、保護プレート6の図中下面は、IC6bが造り込まれた能動面6aとされている。IC6bは、MEMS素子Eの静電容量の変化から加速度を検出するための制御部となっている。図4に示すように、IC6bの端子(図示略)と図中左側の配線81とは、枠状突起5に形成されたスルーホール5aを利用して繋がっている。これにより、図2に示す複数の外部端子8cとIC6bの上記端子(図示略)とは、互いに導通している。
パッケージ樹脂7は、MEMS素子Eを衝撃または湿気などから保護するためのものであり、たとえばエポキシ樹脂からなる。パッケージ樹脂7は、その厚さが100μm程度であり、MEMS素子Eを収容可能な空隙部7aが形成されている。パッケージ樹脂7の形成は、枠状突起5および保護プレート6を設けた後に、エポキシ系の樹脂材料を用いたモールド成型により行われる。この際、パッケージ樹脂7を形成するための樹脂材料は、枠状突起5および保護プレート6により遮断され、MEMS素子E側には、流入しない。この結果、上記樹脂材料が充填されない領域が、空隙部7aとなる。
図1および図2に示すように、基板1の両端には、外部端子8a,8b,8cが形成されている。外部端子8a,8bは、MEMS素子Eの静電容量の計測に用いられる。外部端子8cは、IC6bとの信号送受に用いられる。なお、外部端子8cのみを備え、外部端子8a,8bを備えない構成としてもよい。この場合は、MEMSパッケージA内において、MEMS素子Eの下層電極2および上層電極3とIC6とbを導通させる。
次に、MEMSパッケージAの作用について説明する。
本実施形態によれば、MEMS素子Eとして、いわゆるサーフェス方式のMEMS素子が用いられている。MEMS素子Eは、下層電極2および上層電極3がAlの薄膜からなるため、たとえば4μm程度の薄状である。それゆえ、MEMS素子Eを保護するパッケージ樹脂7の厚さを100μm程度とすることが可能である。これにより、MEMSパッケージAの厚さを、0.6mm程度とし、その薄型化を図ることができる。したがって、MEMSパッケージAは、たとえばHDDを備えた携帯電話機に搭載するのに適している。
基板1をセラミックスにより形成することにより、基板1の絶縁性を高めるとともに、基板1を比較的高強度を有するものとすることが可能である。これにより、基板1の薄型化を図った場合であっても、不当な電気導通を防止し、外力などによる破損を回避できる。したがって、MEMSパッケージAの薄型化に好適である。
また、MEMS素子Eの製造工程においては、可動部31に形成された複数の貫通孔31aを利用して、上述した犠牲層をドライエッチングにより適切に除去できる。ドライエッチングによれば、上記犠牲層を除去する処理において、可動部31が下層電極2に付着するおそれがない。このため、可動部31の拡大化、および距離dの縮小化が可能である。MEMS素子Eの静電容量は、可動部31のサイズに比例し、距離dに反比例する。したがって、MEMS素子Eの静電容量を大きくするのに適している。MEMS素子Eの静電容量が大きいほど、加速度に起因する静電容量の変化量を検出しやすいという利点がある。また、距離dが小さいほど、加速度に起因して可動部31が上下動した場合に、MEMS素子Eの静電容量の変化量が大きくなる。以上より、加速度センサとしてのMEMSパッケージAの検出精度を高めるのに適している。
複数の貫通孔31aを、1辺の長さwが15μm程度の断面正方形状とすることにより、これらの貫通孔31aを利用して上記犠牲層を除去するためのエッチングガスを適切に通過させることが可能である。1辺の長さwとしては、距離dの5〜10倍程度とすれば、上記エッチングガスを適切に通過させるとともに、可動部31の開口率を不当に大きくしてしまうおそれがない。
また、隣り合う貫通孔31aのピッチpを40μmとすれば、隣り合う貫通孔31aを通過した上記エッチングガスにより、上記犠牲層を比較的短時間で除去することができる。上記犠牲層の除去時間の短縮と、可動部31の開口率の不当な増大防止との観点から、ピッチpとしては、距離dの15〜25倍程度が好ましい。
なお、本実施形態とは異なり、MEMSパッケージAをアクチュエータとして構成した場合においても、その動作精度を高めることができる。すなわち、駆動部として機能する可動部31のサイズが大きいほど、可動部31と下層電極2との間に電圧を印加した際の可動部31の上下動を大きくすることができる。また、可動部31と下層電極2との距離dが小さいほど、可動部31と下層電極2とに印加した電圧の変動によって可動部31に作用する力も大きくなる。これらは、アクチュエータとしてのMEMSパッケージAの動作精度の向上に有利である。アクチュエータの例としては、たとえば可動部31がいわゆるミラーであるとともに、パッケージ樹脂7および保護プレート6が透光性を有する構成とされた、光路切り替え用のミラーデバイスがある。
本発明に係るMEMSパッケージは、上述した実施形態に限定されるものではない。本発明に係るMEMSパッケージの各部の具体的な構成は、種々に設計変更自在である。
下層電極および上層電極としては、Alの薄膜からなるものに限定されず、導体薄膜からなるものであればよい。可動部としては、矩形状のものに限定されず、矩形状以外の多角形状や円形状であってもよい。第2電極としての上層電極は、可動部が両持ち支持された構造に限定されず、たとえば可動部が片持ち支持された構造であってもよい。
複数の貫通孔としては、断面正方形状のものに限定されず、たとえば断面円形状であってもよい。断面円形状の貫通孔の場合、その直径が本発明でいう開口幅に相当する。複数の貫通孔の配置としては、マトリクス状に限定されず、たとえば近接する3つの貫通孔が正三角形の頂点に相当する配置であってもよい。
保護プレートにICが造り込まれた構成のほかに、保護プレートとは別体とされたICが基板上に設けられた構成としてもよい。この場合、保護プレート6の材質としては、たとえばガラスを用いることができる。基板の材質としては、セラミックスに限定されず、絶縁性と機械的強度とに優れた材質であればよい。
本発明に係るMEMSパッケージは、加速度センサをはじめフローセンサなどの各種センサ、アクチュエータなど、様々なデバイスとして構成可能である。
本発明に係るMEMSパッケージの一例を示す全体斜視図である。 本発明に係るMEMSパッケージの一例を示す分解斜視図である。 図1のIII−III線に沿う断面図である。 図1のIV−IV線に沿う断面図である。 図1に示すMEMSパッケージに用いられるMEMS素子の一例を示す要部斜視図である。 図5のVI−VI線に沿う要部断面図である。 従来のMEMSパッケージの一例を示す一部断面斜視図である。 従来のMEMSパッケージの一例に用いられるMEMS素子を示す分解斜視図である。
符号の説明
A MEMSパッケージ
E MEMS素子
d 距離
p ピッチ
w 一辺の長さ(開口幅)
1 基板
2 下層電極(第1電極)
3 上層電極(第2電極)
4 絶縁層
5 枠状突起
6 保護プレート
6a 能動面
6b IC
7 パッケージ樹脂
7a 空隙部
8a,8b,8c 外部端子
11 グレーズ層
21 支持層
31 可動部
31a 貫通孔
32 支持部
33 アンカー部
51,52 バリアメタル層
81 配線

Claims (9)

  1. 基板と、
    上記基板上に形成されており、かつ第1電極およびこの第1電極と離間しつつ対向する可動部を有する第2電極を具備するMEMS素子と、
    上記MEMS素子を収容する空隙部が形成されたパッケージ樹脂と、
    実装用の外部端子と、を備えるMEMSパッケージであって、
    上記第1電極および上記第2電極は、導体薄膜からなることを特徴とする、MEMSパッケージ。
  2. 上記基板は、セラミックスからなる、請求項1に記載のMEMSパッケージ。
  3. 上記可動部には、複数の貫通孔が形成されている、請求項1または2に記載のMEMSパッケージ。
  4. 上記貫通孔は、その開口幅が上記第1電極と上記第2電極の上記可動部との距離の5〜10倍である、請求項3に記載のMEMSパッケージ。
  5. 上記複数の貫通孔は、互いに同じサイズのものが一定の密度で配置されている、請求項3または4に記載のMEMSパッケージ。
  6. 上記複数の貫通孔は、マトリクス状に配置されている、請求項3に記載のMEMSパッケージ。
  7. 上記複数の貫通孔は、上記第1電極と上記第2電極の上記可動部との距離の15〜25倍のピッチで配置されている、請求項5または6に記載のMEMSパッケージ。
  8. 上記空隙部を挟んで上記基板と対向する保護プレートをさらに備える、請求項1ないし7のいずれかに記載のMEMSパッケージ。
  9. 上記保護プレートは、Siからなり、かつその一面にICが造り込まれている、請求項8に記載のMEMSパッケージ。
JP2005146842A 2005-05-19 2005-05-19 Memsパッケージ Expired - Fee Related JP5014589B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005146842A JP5014589B2 (ja) 2005-05-19 2005-05-19 Memsパッケージ
US11/919,877 US7977757B2 (en) 2005-05-19 2006-05-19 MEMS element, MEMS device and MEMS element manufacturing method
PCT/JP2006/310053 WO2006123788A1 (ja) 2005-05-19 2006-05-19 Mems素子、memsデバイス、およびmems素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005146842A JP5014589B2 (ja) 2005-05-19 2005-05-19 Memsパッケージ

Publications (2)

Publication Number Publication Date
JP2006321016A true JP2006321016A (ja) 2006-11-30
JP5014589B2 JP5014589B2 (ja) 2012-08-29

Family

ID=37541049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005146842A Expired - Fee Related JP5014589B2 (ja) 2005-05-19 2005-05-19 Memsパッケージ

Country Status (1)

Country Link
JP (1) JP5014589B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884260B1 (ko) 2007-10-09 2009-02-17 한국과학기술원 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지
WO2011114628A1 (ja) * 2010-03-18 2011-09-22 パナソニック株式会社 Mems素子、およびmems素子の製造方法
US8648663B2 (en) 2011-04-13 2014-02-11 Seiko Epson Corporation Oscillator having a plurality of switchable MEMS vibrators
US8669824B2 (en) 2011-03-17 2014-03-11 Seiko Epson Corporation Oscillator having a plurality of switchable MEMS vibrators
JP2014200857A (ja) * 2013-04-01 2014-10-27 株式会社東芝 Mems装置及びその製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188443A (ja) * 1988-01-19 1989-07-27 Nippon Electric Glass Co Ltd セラミック基板用グレーズ組成物
JPH05229153A (ja) * 1992-02-24 1993-09-07 Tokyo Electric Co Ltd サーマルヘッド
JP2001235485A (ja) * 2000-02-25 2001-08-31 Mitsubishi Electric Corp 加速度センサ
JP2001237334A (ja) * 1999-12-15 2001-08-31 Asulab Sa マイクロシステムをインサイチュで気密的にカプセル封入する方法
JP2001266727A (ja) * 2000-03-16 2001-09-28 Nec Corp マイクロマシンスイッチ
JP2003243520A (ja) * 2002-02-19 2003-08-29 Alps Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2004085870A (ja) * 2002-08-27 2004-03-18 Sun Tec Kk Mems素子及びこれを用いた光減衰器、光スイッチ及び光スキャナ
JP2004111806A (ja) * 2002-09-20 2004-04-08 Denso Corp 半導体装置及びその製造方法
JP2005022036A (ja) * 2003-07-02 2005-01-27 Sharp Corp 静電アクチュエーター,マイクロスイッチ,マイクロ光スイッチ,電子機器および静電アクチュエーターの製造方法
JP2005040885A (ja) * 2003-07-25 2005-02-17 Sony Corp 中空構造体の製造方法、mems素子の製造方法及び電子線マスクの製造方法
JP2005072420A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005099206A (ja) * 2003-09-22 2005-04-14 Seiko Epson Corp 波長可変フィルタおよび波長可変フィルタの製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188443A (ja) * 1988-01-19 1989-07-27 Nippon Electric Glass Co Ltd セラミック基板用グレーズ組成物
JPH05229153A (ja) * 1992-02-24 1993-09-07 Tokyo Electric Co Ltd サーマルヘッド
JP2001237334A (ja) * 1999-12-15 2001-08-31 Asulab Sa マイクロシステムをインサイチュで気密的にカプセル封入する方法
JP2001235485A (ja) * 2000-02-25 2001-08-31 Mitsubishi Electric Corp 加速度センサ
JP2001266727A (ja) * 2000-03-16 2001-09-28 Nec Corp マイクロマシンスイッチ
JP2003243520A (ja) * 2002-02-19 2003-08-29 Alps Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2004085870A (ja) * 2002-08-27 2004-03-18 Sun Tec Kk Mems素子及びこれを用いた光減衰器、光スイッチ及び光スキャナ
JP2004111806A (ja) * 2002-09-20 2004-04-08 Denso Corp 半導体装置及びその製造方法
JP2005022036A (ja) * 2003-07-02 2005-01-27 Sharp Corp 静電アクチュエーター,マイクロスイッチ,マイクロ光スイッチ,電子機器および静電アクチュエーターの製造方法
JP2005040885A (ja) * 2003-07-25 2005-02-17 Sony Corp 中空構造体の製造方法、mems素子の製造方法及び電子線マスクの製造方法
JP2005072420A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2005099206A (ja) * 2003-09-22 2005-04-14 Seiko Epson Corp 波長可変フィルタおよび波長可変フィルタの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884260B1 (ko) 2007-10-09 2009-02-17 한국과학기술원 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지
WO2011114628A1 (ja) * 2010-03-18 2011-09-22 パナソニック株式会社 Mems素子、およびmems素子の製造方法
JP5192610B2 (ja) * 2010-03-18 2013-05-08 パナソニック株式会社 Mems素子、およびmems素子の製造方法
US8742872B2 (en) 2010-03-18 2014-06-03 Panasonic Corporation MEMS element, and manufacturing method of MEMS element
US8669824B2 (en) 2011-03-17 2014-03-11 Seiko Epson Corporation Oscillator having a plurality of switchable MEMS vibrators
US8648663B2 (en) 2011-04-13 2014-02-11 Seiko Epson Corporation Oscillator having a plurality of switchable MEMS vibrators
JP2014200857A (ja) * 2013-04-01 2014-10-27 株式会社東芝 Mems装置及びその製造方法

Also Published As

Publication number Publication date
JP5014589B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
WO2006123788A1 (ja) Mems素子、memsデバイス、およびmems素子の製造方法
JP3884795B2 (ja) アバットメントにより基板から離れて保持された有効層を備えた構造体の製造方法及びそのような層の分離方法
JP5474946B2 (ja) パッケージ応力を補償する応力逃がしを有する容量性センサ
JP5486312B2 (ja) 封入能力を有するマイクロミラーアクチュエータ及びその製造方法
US20090014819A1 (en) Micromechanical Component, Method for Fabrication and Use
US8833165B2 (en) Miniaturized piezoelectric accelerometers
JP2011022137A (ja) Mems装置及びその製造方法
JP5014589B2 (ja) Memsパッケージ
JP4731388B2 (ja) 変位デバイス及びそれを用いた可変容量コンデンサ,スイッチ並びに加速度センサ
EP2460762A1 (en) MEMS device having reduced stiction and manufacturing method
US20120248931A1 (en) Micromechanical Component and Manufacturing Method for a Micromechanical Component
KR20200110627A (ko) Mems 디바이스 및 그 제조 방법
JP4858064B2 (ja) 力学量検出センサおよびその製造方法
US6641273B1 (en) MEMS structure with mechanical overdeflection limiter
JP5008834B2 (ja) Mems素子およびその製造方法
US8258673B2 (en) Semiconductor device and method of fabricating the semiconductor device
JP2011038780A (ja) 半導体装置及び半導体装置の製造方法
JP6464770B2 (ja) 物理量センサおよびその製造方法
JP2011220765A (ja) 慣性センサ及びその製造方法
JP5067295B2 (ja) センサ及びその製造方法
JP5929645B2 (ja) 物理量センサ
JP2009115499A (ja) 物理量センサ及びその製造方法
JP2011137683A (ja) 加速度センサの製造方法、1軸加速度センサ
JP2006153518A (ja) 加速度センサ
JP2001337107A (ja) 半導体加速度センサ及び半導体加速度センサパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees