KR100884260B1 - 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지 - Google Patents

마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지 Download PDF

Info

Publication number
KR100884260B1
KR100884260B1 KR1020070101221A KR20070101221A KR100884260B1 KR 100884260 B1 KR100884260 B1 KR 100884260B1 KR 1020070101221 A KR1020070101221 A KR 1020070101221A KR 20070101221 A KR20070101221 A KR 20070101221A KR 100884260 B1 KR100884260 B1 KR 100884260B1
Authority
KR
South Korea
Prior art keywords
layer
sacrificial layer
porous oxide
microelectromechanical system
sacrificial
Prior art date
Application number
KR1020070101221A
Other languages
English (en)
Inventor
윤준보
이병기
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020070101221A priority Critical patent/KR100884260B1/ko
Application granted granted Critical
Publication of KR100884260B1 publication Critical patent/KR100884260B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS

Abstract

본 발명은 마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS) 소자의 패키징 방법에 관한 것이다.
본 발명에 따른 마이크로 전자기계 시스템 소자의 패키징 방법은 마이크로 전자기계 시스템 소자가 형성된 기판 상에 희생층을 증착하는 단계, 희생층 상부에 다공성 산화피막층을 형성하는 단계, 다공성 산화피막층에 형성된 다수의 기공을 통해 다공성 산화피막층이 형성된 희생층의 내부를 식각하는 단계 및 내부가 식각된 희생층 상에 차폐층을 형성하는 단계를 포함한다.
본 발명에 따른 마이크로 전자기계 시스템 소자의 패키지 방법은 희생층 제거시간을 단축시킴으로서 마이크로 전자기계 시스템 소자의 화학적 손상을 최소화시킬 수 있는 효과가 있다.
마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS), 패키징(Packaging), 양극산화(Anodizing), 에칭 홀, 희생층

Description

마이크로 전자기계 시스템 소자의 패키징 방법 및 그 패키지{PACKAGING METHOD　AND PACKAGE THEREOF MICRO ELECTRO MECHANICAL SYSTEMS DEVICES}
본 발명은 마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS) 소자의 패키징 방법 및 그 패키지에 관한 것이다.
일반적으로 마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS, 이하 MEMS)은 표면 마이크로 머시닝(Surface Micromachining) 기술을 이용하여 광통신, RF 소자, 저장매체 등의 다양한 분야에 응용되고 있다. 또한, 정보 기기의 센서 또는 인쇄기 헤드와 같은 중요 부분에 이용되고 있다. 따라서 MEMS 소자가 안정성 및 신뢰성을 갖도록 물리적 또는 화학적인 외부 환경요인으로부터 MEMS 소자를 보호해 주는 패키징(Packaging)이 필요하다.
일반적으로 MEMS 소자의 패키징 방법은 크게 접착방법과 인-시튜(In-situ)방법으로 분류할 수 있다.
도1은 접착방법을 이용한 MEMS 소자의 패키징을 나타낸 단면도이다.
도1a에서 도시된 바와 같이, 소자 기판(100) 상에 형성된 MEMS 소자(110)는 소자 기판(100)의 소정영역에 형성된 제1 접착층(120)과 패키징 기판(140) 하부가 장자리에 형성된 제2 접착층(130)이 접착됨으로서, 도1b와 같이 패키징된다. 이러한 접착방법은 MEMS 소자의 패키징을 위해 다량의 기판(또는 웨이퍼)을 사용해야 하고, 기판과 기판 사이를 접착하기 위한 접착층과 접착된 기판들을 정렬하기 위한 얼라이너(Aligner)가 필요하기 때문에 제조원가 측면에서 비경제적이다.
도2는 인-시튜(In-situ)방법을 이용한 MEMS 소자의 패키징을 나타낸 단면도이다.
도2a를 참조하면, 기판(200)상에 형성된 MEMS 소자(210)의 패키징 방법은 먼저, 박막공정으로 희생층(220) 및 박막층(225)을 순차적으로 증착한다. 증착된 희생층(220) 및 박막층(225)의 가장자리에 에칭 홀(230)을 형성하여 박막층(225) 내부에 존재하는 희생층(220)을 제거한다. 이후, MEMS 소자(210)를 포함하는 박막층(225) 내부가 밀봉되도록 박막층(225) 상부에 차폐층(240)을 형성함으로써, 도2b와 같이 MEMS 소자(210)가 패키징된다. 여기서, 희생층(220)을 제거하기 위한 에칭 홀(230)은 MEMS 소자(210)의 가장자리에 인접한 위치에 형성된다. 이러한 위치에 형성된 에칭 홀(230)을 이용하여 희생층(220)을 제거 할 경우, 많은 시간을 소요해야 할 뿐만 아니라, 제거 과정에서 MEMS 소자(210)가 화학적 손상을 입을 수 있다.
이러한 문제점을 해결하기 위한 본 발명의 목적은 마이크로 전자기계 시스템 소자를 보다 안정적으로 보호할 수 있는 패키지 방법 및 그 패키지를 제공하는 것이다.
본 발명에 따른 마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS) 소자의 패키징 방법은 (a) 마이크로 전자기계 시스템 소자가 형성된 기판 상에 희생층을 증착하는 단계, (b) 희생층 상부에 다공성 산화피막층을 형성하는 단계, (c) 다공성 산화피막층에 형성된 다수의 기공을 통해 다공성 산화피막층이 형성된 희생층의 내부를 식각하는 단계 및 (d) 내부가 식각된 희생층 상에 차폐층을 형성하는 단계를 포함한다.
희생층은 알루미늄(Al)인 것이 바람직하다.
(b) 단계는 희생층 상부가 노출되도록 포토레지스트를 패터닝하는 단계 및 노출된 희생층 상부를 양극산화(Anodizing)하여 다공성 산화피막층을 형성하는 단계를 포함하는 것이 바람직하다.
다공성 산화피막층이 형성된 희생층의 내부는 다공성 산화피막층의 기공을 통해 마이크로 전자기계 시스템 소자와 다공성 산화피막층이 형성된 희생층이 서로 이격되도록 습식 식각되는 것이 바람직하다.
차폐층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 어느 하나 이상을 포함하는 것이 바람직하다.
본 발명에 따른 본 발명에 따른 마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS)소자의 패키지는 기판 상에 형성된 마이크로 전자기계 시스템 소자, 상부에 다공성 산화피막층이 형성되어, 기판 상에서 마이크로 전자기계 시스템 소자를 둘러싸는 지지층 및 지지층 상에 형성된 차폐층을 포함한다.
지지층은 알루미늄(Al)인 것이 바람직하다.
다공성 산화피막층은 양극산화(Anodizing)되어 형성된 것이 바람직하다.
지지층의 내부와 마이크로 전자기계 시스템 소자가 서로 이격된 것이 바람직하다.
차폐층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 어느 하나 이상을 포함하는 것이 바람직하다.
본 발명에 따른 마이크로 전자기계 시스템 소자의 패키지 방법은 희생층 제거시간을 단축시킴으로서 마이크로 전자기계 시스템 소자의 화학적 손상을 최소화시킬 수 있는 효과가 있다.
본 발명에서는 마이크로 전자기계 시스템 스위치를 예로 들어 마이크로 전자기계 시스템 소자의 패키징 방법에 대한 일 실시예를 설명한다.
도4 내지 도7은 마이크로 전자기계 시스템 스위치의 제조 순서를 개략적으로 나타낸 도면이다.
도4를 참조하면, 마이크로 전자기계 시스템 스위치의 제조방법은 먼저, 기판(300) 상에 제1 절연층(301)을 증착한다. 제1 절연층(301)은 저압 화학기상 증착법(Low Pressure Chemical Vapor Deposition ; LPCVD)을 이용하여 증착될 수 있다. 또한, 제1 절연층(301)은 플라즈마화학기상 증착법(Plasma Enhanced Chemical Vapor Deposition ; PECVD) 또는 상압화학기상 증착법(Atmospheric Dressure Chemical Vapor Deposition ; APCVD)을 이용하여 기판(300)상에 증착될 수 있다. 증착된 절연층(301)의 일부영역은 후속의 양극산화(Anodizing)공정을 위해 기판(300)의 일부가 노출되도록 패터닝된다. 이후, 제1 절연층(301) 상에 금속 전극층(Ti/Au)(303), 제2 절연층(SiO2)(305) 및 소자 희생층(307)이 순차적으로 증착된다. 여기서, 소자 희생층(307)은 폴리머(Polymer) 또는 금속으로 형성될 수 있다.
도5를 참조하면, 스위치 구조를 형성하기 위해 소자 희생층(307)의 일부영역이 패터닝된다. 이후, 패터닝된 소자 희생층(307) 상에 스위치 영역의 도금을 위한 씨앗층(Au)(309)이 증착된다.
도6을 참조하면, 씨앗층(Au)(309)이 증착된 소자 희생층(307)은 스위치 빔(313) 영역을 형성하기 위해 패터닝된다. 이후, 포토레지스트(311)를 이용하여 스위치 빔(313)을 형성한다. 따라서 도7에서 도시된 바와 같이, 기판(300) 상에 마이크로 전자기계 시스템 스위치(350)가 형성된다. 도7에서 도시된 소자 희생층(307)은 후속 마이크로 전자기계 시스템 소자를 패키징하는 과정에서 제거된다.
이하에는 전술한 마이크로 전자기계 시스템 스위치(350)를 예로 들어, 마이크로 전자기계 시스템 소자의 패키징 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도8 내지 도13은 본 발명에 따른 마이크로 전자기계 시스템 소자의 패키징 방법을 나타낸 도면이다.
도8 내지 도13을 참조하면, 마이크로 전자기계 시스템 소자의 패키징 방법은 마이크로 전자기계 시스템 소자(350)가 형성된 기판 상에 희생층(315)을 증착하는 단계, 희생층(315) 상부에 다공성 산화피막층(320)을 형성하는 단계, 다공성 산화피막층(320)에 형성된 다수의 기공을 통해 다공성 산화피막층(320)이 형성된 희생층(315)의 내부를 식각하는 단계 및 내부가 식각된 희생층(315) 상에 차폐층(323)을 형성하는 단계를 포함한다.
< 희생층 증착 단계 >
도8을 참조하면, 마이크로 전자기계 시스템 스위치(350)가 형성된 기판 상에 희생층(315)을 증착한다. 여기서, 희생층(315)은 알루미늄(Al)으로 형성될 수 있다. 증착되는 희생층(315)의 두께는 마이크로 전자기계 소자(350)의 크기 및 패키징되는 층과의 이격거리에 따라 조절될 수 있다.
< 다공성 산화피막층 형성 단계 >
도9에서 도시된 바와 같이, 먼저 희생층(315) 상부가 노출되도록 포토레지스트(317)를 패터닝한다.
이후, 도10에서 도시된 바와 같이, 노출된 희생층(315) 상부는 양극산화(Anodizing)처리된다. 희생층(315) 상부의 양극산화처리 방법은 먼저, 기판(300)을 양극에 접속하고, 전해액 내에 위치한 금속판(316)을 음극에 접속하여 통전시킨다. 음극에 접속된 금속판(316)으로 백금 판을 사용할 수 있다. 여기서, 기판(300)은 패터닝된 제1 절연층(301) 사이로 알루미늄으로 형성된 희생층(315)과 접속된다. 따라서 양극에 접속된 희생층(315)은 음극에 접속된 금속판(316)과 전해액(318) 내에서 반응하게 된다. 즉, 알루미늄으로 형성된 희생층(315) 상부와 전해 액(318)이 산화 반응하게 된다. 여기서, 양극산화처리를 위해 사용되는 전해액으로는 황산, 옥살산 및 인산등의 산성용액 또는 산성용액혼합물을 사용할 수 있다. 전해액의 물 분자는 다음 화학식과 같이 수소이온과 하이드록실기 이온으로 전해된다.
Figure 112007072231365-pat00001
전해된 하이드록실기 이온(OH-)은 알루미늄 층(희생층)(315) 표면에 형성된 자연 산화층에서 산소이온과 수소이온으로 분리된다. 분리된 산소이온은 자연 산화층에 침투한 후, 알루미늄 이온과 반응하여 다음 화학식과 같이 알루미늄 산화피막층(322)을 형성시킨다.
Figure 112007072231365-pat00002
한편, 수소이온은 알루미늄 산화피막층(322)과 반응하여 수산화물을 형성하고, 전해액에서 용해된다. 이러한 반응을 통해 알루미늄 산화피막층(322) 및 전해액(318) 계면에서 알루미늄 산화피막층(322)의 에칭이 일어나게 된다. 이에 따라, 도11에서 도시된 바와 같이, 희생층(315) 상부에는 다공성 산화피막층(320)이 형성된다. 또한, 도3에서 도시된 바와 같이, 다공성 산화피막층(320)과 희생층(315)의 경계부분에서 기공(321)이 막힌 영역(319)도 형성된다. 다공성 산화피막층(320)의 기공(321)은 양극산화(Anodizing)처리 시 사용되는 전해액의 종류, 농도 및 통전시키는 전압의 크기에 따라, 나노(Nano) 내지 마이크론(Micron) 단위의 크기로 형성시킬 수 있다.
< 희생층 내부를 식각하는 단계 >
도11을 참조하면, 먼저 희생층(315) 내부와 소자 희생층(307)을 제거하기 위해 기공(321)이 막힌 영역(319)을 건식 또는 습식 식각공정을 통해 제거한다. 이후, 희생층(315) 내부는 다공성 산화피막층(320)에 형성된 기공을 통해 마이크로 전자기계 시스템 소자(350)와 서로 이격되도록 습식 식각된다. 여기서, 희생층(315) 내부 제거 시, 소자 희생층(307)도 함께 제거될 수 있다. 여기서, 다공성 산화피막층(320)은 내구성, 내식성 및 내마모성이 뛰어나기 때문에 이러한 특성을 이용하여 희생층(315) 내부 및 소자 희생층(307)을 안전하게 제거 할 수 있다. 한편, 도12에서 도시된 바와 같이, 상부에 다공성 산화피막층(320)이 형성된 희생층(315)과 스위치(350) 간의 이격거리는 증착된 희생층(315)의 두께 및 스위치(350)(즉, 마이크로 전자기계 시스템 소자)의 크기에 따라 조절될 수 있다.
< 차폐층을 형성하는 단계 >
도13을 참조하면, 진공 패키징을 위해 내부가 식각된 희생층(315) 및 다공성 산화피막층(320) 상에 차폐층(323)을 형성한다. 차폐층(323)은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 어느 하나 이상을 포함하여 형성될 수 있다. 여기서, 차폐층(323)을 형성하는 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드는 강도가 우수하기 때문에 패키징된 내부와 외부의 기압차에 따른 압력에 잘 견딜 수 있을 뿐만 아니라, 실리콘 산화막 및 실리콘 질화막은 일반적인 금속보다 증착이 용이한 특성이 있다. 또한, 실리콘 카바이드와 같은 세라믹 재료는 이온빔 스퍼터(Ion Beam Sputter)를 이용할 경우, 차폐층(323) 형성을 위해 다른 세라믹 재료의 사용도 가능하다.
따라서 마이크로 전자기계 시스템 소자의 패키징 방법은 희생층 제거를 위한 에칭 홀(다공성 산화피막층)을 마이크로 전자기계 시스템 소자 위에 형성시킴으로서, 희생층의 제거시간을 단축시킬 수 있다. 이에 따라, 희생층 제거 과정에서 발생되는 마이크로 전자기계 시스템 소자의 물리적 및 화학적 손상을 최소화시킬 수 있다. 또한, 다공성 산화피막층을 이용한 희생층의 습식식각을 통해 패키징 공정비용을 절감 할 수 있는 효과가 있다.
이하에는 본 발명의 일 실시예에 따른 마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS) 소자의 패키지에 대해 설명한다.
도13은 본 발명에 따른 마이크로 전자기계 시스템 소자의 패키지를 나타낸 도면이다.
도13을 참조하면, 마이크로 전자기계 시스템 소자의 패키지는 기판(300) 상에 형성된 마이크로 전자기계 시스템 소자(350), 기판(300) 상에서 마이크로 전자기계 시스템 소자(350)를 둘러싸는 지지층(315) 및 지지층(315) 상에 형성된 차폐층(323)을 포함한다.
기판(300) 상에는 마이크로 전자기계 시스템 소자(350) 중 하나인 스위 치(350) 소자가 형성되어 있다. 마이크로 전자기계 시스템 스위치(350)는 기판(300) 상에 형성된 복수개의 금속 전극층(Ti/Au)(303) 및 금속 전극층(303)을 통해 온/오프 동작을 수행하는 스위치 빔(313)을 포함한다. 여기서, 기판(300)과 마이크로 전자기계 시스템 스위치(350) 사이에 절연층(301)이 형성될 수 있다.
지지층(315)은 기판(300) 상에서 마이크로 전자기계 시스템 스위치(350)를 둘러싸도록 형성된다. 지지층(315)의 내부는 마이크로 전자기계 시스템 스위치(350)와 소정간격으로 서로 이격됨으로서 스위치 빔(313)의 유동공간을 한정한다. 지지층(315) 상부는 다공성 산화피막층(320)으로 형성되어 있다. 다공성 산화피막층(320)은 알루미늄으로 형성된 지지층(315)이 양극산화(Anodizing)되어 형성된 것이 바람직하다. 다공성 산화피막층(320)은 내구성 및 내식성의 특성을 갖고 있기 때문에, 외부환경요인으로부터 마이크로 전자기계 시스템 스위치(소자)(350)의 물리적 또는 화학적 손상을 효과적으로 막을 수 있다.
다공성 산화피막층(320)을 포함하는 지지층(315) 상에 차폐층(323)이 형성되어 있다. 차폐층(323)은 진공 또는 가스 상태의 지지층(315) 내부를 밀봉하는 역할을 한다. 이러한, 차폐층(323)은 실리콘 질화막, 실리콘 산화막 및 실리콘 카바이드(Silicon Carbide) 중 어느 하나 이상을 포함하여 형성될 수 있다. 여기서, 차폐층(323)을 형성하는 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드는 강도가 우수하기 때문에 패키징된 내부와 외부의 기압차에 따른 압력에 잘 견딜 수 있을 뿐만 아니라, 실리콘 산화막 및 실리콘 질화막은 일반적인 금속보다 증착이 용이한 특성이 있다. 이에 따라, 패키징된 마이크로 전자기계 시스템 소자(360)는 더욱 안 전하게 보호 될 수 있다.
본 발명의 마이크로 전자기계 시스템 소자(스위치)의 패키지(360)는 전술한 패키징 방법으로 제조된 것으로서, 마이크로 전자기계 시스템 소자의 물리적 또는 화학적 손상을 최소화시킬 수 있는 효과가 있다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도1 및 도2는 일반적인 마이크로 전자기계 시스템 소자의 패키징 방법을 나타낸 도면.
도3은 본 발명의 일 실시예에 따른 다공성 산화피막층의 일부분을 나타낸 도면.
도4 내지 도7은 마이크로 전자기계 시스템 스위치 제조 순서를 나타낸 도면.
도8 내지 도13은 본 발명의 일 실시예에 따른 마이크로 전자기계 시스템 소자의 패키징 방법을 나타낸 도면.
******** 도면의 주요부분에 대한 부호의 설명 ********
300: 기판
315: 희생층
320: 다공성 산화피막층
323: 차폐층
350: 마이크로 전자기계 시스템 소자

Claims (10)

  1. (a) 마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS) 소자가 형성된 기판 상에 희생층을 증착하는 단계;
    (b) 상기 희생층 상부에 다공성 산화피막층을 형성하는 단계;
    (c) 상기 다공성 산화피막층에 형성된 다수의 기공을 통해 상기 다공성 산화피막층이 형성된 희생층의 내부를 식각하는 단계; 및
    (d) 상기 내부가 식각된 희생층 상에 차폐층을 형성하는 단계;
    를 포함하는 마이크로 전자기계 시스템 소자의 패키징 방법.
  2. 제1항에 있어서,
    상기 희생층은 알루미늄(Al)인, 마이크로 전자기계 시스템 소자의 패키징 방법.
  3. 제1항에 있어서,
    상기 (b)단계는,
    상기 희생층 상부가 노출되도록 포토레지스트를 패터닝하는 단계; 및
    상기 노출된 희생층 상부를 양극산화(Anodizing)하여 상기 다공성 산화피막층을 형성하는 단계;
    를 포함하는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  4. 제1항에 있어서,
    상기 다공성 산화피막층이 형성된 희생층의 내부는 상기 다공성 산화피막층의 기공을 통해 상기 마이크로 전자기계 시스템 소자와 상기 다공성 산화피막층이 형성된 희생층이 서로 이격되도록 습식 식각되는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  5. 제1항에 있어서,
    상기 차폐층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 어느 하나 이상을 포함하는, 마이크로 전자기계 시스템 소자의 패키징 방법.
  6. 기판 상에 형성된 마이크로 전자기계 시스템(Micro Electro Mechanical Systems ; MEMS) 소자;
    상부에 다공성 산화피막층이 형성되어, 상기 기판 상에서 상기 마이크로 전자기계 시스템 소자를 둘러싸는 지지층; 및
    상기 지지층 상에 형성된 차폐층;
    을 포함하는 마이크로 전자기계 시스템.
  7. 제6항에 있어서,
    상기 지지층은 알루미늄(Al)인, 마이크로 전자기계 시스템.
  8. 제6항에 있어서,
    상기 다공성 산화피막층은 양극산화(Anodizing)되어 형성된, 마이크로 전자기계 시스템.
  9. 제6항에 있어서,
    상기 지지층의 내부와 상기 마이크로 전자기계 시스템 소자가 서로 이격된, 마이크로 전자기계 시스템.
  10. 제6항에 있어서,
    상기 차폐층은 실리콘 산화막, 실리콘 질화막 및 실리콘 카바이드(Silicon Carbide) 중 어느 하나 이상을 포함하는, 마이크로 전자기계 시스템.
KR1020070101221A 2007-10-09 2007-10-09 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지 KR100884260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070101221A KR100884260B1 (ko) 2007-10-09 2007-10-09 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101221A KR100884260B1 (ko) 2007-10-09 2007-10-09 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지

Publications (1)

Publication Number Publication Date
KR100884260B1 true KR100884260B1 (ko) 2009-02-17

Family

ID=40681776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101221A KR100884260B1 (ko) 2007-10-09 2007-10-09 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지

Country Status (1)

Country Link
KR (1) KR100884260B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049126A (ko) 2017-11-01 2019-05-09 서강대학교산학협력단 전기기계 소자 패키지 및 이의 제조 방법
KR102257735B1 (ko) * 2020-08-31 2021-05-28 주식회사 제이피드림 미세전자기계시스템 패키징 방법 및 이를 이용한 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006003277A (ja) 2004-06-18 2006-01-05 Oki Electric Ind Co Ltd 半導体加速度センサ装置及びその製造方法
JP2006247833A (ja) 2005-03-07 2006-09-21 Samsung Electronics Co Ltd Ｍｅｍｓ素子パッケージ及びその製造方法
JP2006321016A (ja) 2005-05-19 2006-11-30 Rohm Co Ltd Ｍｅｍｓパッケージ
JP2007082233A (ja) 2005-09-14 2007-03-29 Bse Co Ltd シリコンコンデンサーマイクロフォン及びそのパッケージ方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006003277A (ja) 2004-06-18 2006-01-05 Oki Electric Ind Co Ltd 半導体加速度センサ装置及びその製造方法
JP2006247833A (ja) 2005-03-07 2006-09-21 Samsung Electronics Co Ltd Ｍｅｍｓ素子パッケージ及びその製造方法
JP2006321016A (ja) 2005-05-19 2006-11-30 Rohm Co Ltd Ｍｅｍｓパッケージ
JP2007082233A (ja) 2005-09-14 2007-03-29 Bse Co Ltd シリコンコンデンサーマイクロフォン及びそのパッケージ方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049126A (ko) 2017-11-01 2019-05-09 서강대학교산학협력단 전기기계 소자 패키지 및 이의 제조 방법
KR102257735B1 (ko) * 2020-08-31 2021-05-28 주식회사 제이피드림 미세전자기계시스템 패키징 방법 및 이를 이용한 패키지
WO2022045541A1 (ko) * 2020-08-31 2022-03-03 주식회사 제이피드림 미세전자기계시스템 패키징 방법 및 이를 이용한 패키지

Similar Documents

Publication Publication Date Title
US20120132529A1 (en) Method for precisely controlled masked anodization
US7378294B2 (en) Wafer-level sealed microdevice having trench isolation and methods for making the same
US8575037B2 (en) Method for fabricating a cavity structure, for fabricating a cavity structure for a semiconductor structure and a semiconductor microphone fabricated by the same
US9114978B2 (en) Method for manufacturing a component having an electrical through-connection
JP2013156259A (ja) マイクロメカニカル固体電解質センサ装置、および、その製造方法
CN101462691B (zh) 刻蚀牺牲层形成间隙的方法
US20050230839A1 (en) Fabrication of silicon micro-mechanical structures
CN106115602B (zh) Mems器件及其制造方法
KR20060132810A (ko) 응력을 받는 박막 멤브레인 아일랜드
US9758369B2 (en) Method for manufacturing a microphone structure and a pressure sensor structure in the layer structure of a MEMS element
KR100884260B1 (ko) 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지
US8330238B2 (en) Microscopic structure packaging method and device with packaged microscopic structure
CN1837027A (zh) 一种高深宽比大孔硅微通道的制作方法
CN109890749A (zh) 具有石墨烯组件的mems结构
JP2015187974A (ja) 試料支持膜の製造方法
CN1979772A (zh) 采用基于硅衬底突点制作及释放牺牲层的方法
US20150047784A1 (en) Method for applying a temporary bonding layer
US20150156890A1 (en) Method to fabricate a substrate including a material disposed on the edge of one or more non through hole formed in the substrate
CN102375332B (zh) 一种用于mems结构的悬架光刻胶平坦化工艺
US20090022946A1 (en) Membrane Structure and Method for Manufacturing the Same
JP2007035679A (ja) エッチングマスクおよびドライエッチング方法
Rico et al. Fabrication of porous membranes for MEMS packaging by one-step anodization in sulfuric acid
CN112601168B (zh) Mems麦克风的制备方法及mems器件的牺牲层的释放方法
TW201540649A (zh) 微機械構件用的層裝置
EP2199252A1 (en) Method of making a micro electro mechanical system (MEMS) device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee