JP2006319320A - Gallium nitride light emitting diode element having perpendicular structure and manufacturing method thereof - Google Patents

Gallium nitride light emitting diode element having perpendicular structure and manufacturing method thereof Download PDF

Info

Publication number
JP2006319320A
JP2006319320A JP2006105621A JP2006105621A JP2006319320A JP 2006319320 A JP2006319320 A JP 2006319320A JP 2006105621 A JP2006105621 A JP 2006105621A JP 2006105621 A JP2006105621 A JP 2006105621A JP 2006319320 A JP2006319320 A JP 2006319320A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
nitride layer
emitting diode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006105621A
Other languages
Japanese (ja)
Other versions
JP4786398B2 (en
Inventor
Jae Hoon Lee
リ ジェフン
Hee Seok Choi
チェ ヒソク
Jeong Tak Oh
オ ジョンタク
Su Yeol Lee
リ スヨル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006319320A publication Critical patent/JP2006319320A/en
Application granted granted Critical
Publication of JP4786398B2 publication Critical patent/JP4786398B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a gallium nitride based light emitting diode element of a perpendicular structure, which is excellent in the yield and the external quantum efficiency. <P>SOLUTION: This light emitting diode element is produced by a method comprising disposing a gallium nitride layer on the substrate; depositing a compound layer for an ELOG (Epitaxial Lateral Over Growth) process on the gallium nitride layer; patterning the compound layer in a predetermined shape; depositing an n-type gallium nitride layer 525 on the patterned compound layer by the ELOG process; depositing sequentially an active layer 530 and a p-type gallium nitride layer 535 on the n-type gallium nitride layer 525; depositing a p-type electrode 540 on the p-type gallium nitride layer 535; depositing a structure supporting layer 545; removing sequentially the substrate and the gallium nitride layer diposited on the substrate; removing the patterned compound layer which is exposed after the removal of the gallium nitride layer, to form an n-type gallium nitride layer 525b patterned in a concave shape; depositing a transparent conductive oxide layer 550 on the gallium nitride layer 525b; and depositing an n-type electrode 555 on the oxide layer 550. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、垂直構造の窒化ガリウム系発光ダイオード素子及びその製造方法に関し、より詳細には、ELOG(Epitaxial Lateral Over Growth)工程を用いてn型窒化ガリウム層の上面に一定のパターンを形成することによって、光子の外部放出効率を向上させることができる、垂直構造の窒化ガリウム系発光ダイオード素子及びその製造方法に関する。   The present invention relates to a vertical structure gallium nitride light emitting diode device and a method for manufacturing the same, and more particularly, to form a certain pattern on the upper surface of an n-type gallium nitride layer using an ELOG (Epitaxial Lateral Over Growth) process. The present invention relates to a vertical structure gallium nitride light-emitting diode device that can improve the external emission efficiency of photons and a method of manufacturing the same.

一般に、窒化ガリウム系発光ダイオードは、サファイア基板上に成長するが、該サファイア基板は、堅く、電気的に不導体で、且つ、熱伝導特性がよくないため、窒化ガリウム系発光ダイオードの大きさを縮めて製造コストを節減したり、光出力及びチップの特性を改善させたりするのには限界があった。特に、発光ダイオードの高出力化のためには大電流の印加が必須であり、よって、発光ダイオードの熱放出問題を解決するのが重要である。そこで、従来は、レーザーリフトオフ(Laser Lift-Off:以下、‘LLO'と称する。)技術を用いた垂直構造の窒化ガリウム系発光ダイオードが提案されてきた。   In general, a gallium nitride light emitting diode is grown on a sapphire substrate, but the sapphire substrate is rigid, electrically non-conductive, and has poor heat conduction characteristics. There is a limit to shortening the manufacturing cost and improving the light output and chip characteristics. In particular, in order to increase the output of the light emitting diode, it is essential to apply a large current. Therefore, it is important to solve the heat emission problem of the light emitting diode. Therefore, conventionally, a gallium nitride light emitting diode having a vertical structure using a laser lift-off (hereinafter referred to as 'LLO') technique has been proposed.

しかしながら、このような従来の垂直構造の窒化ガリウム系発光ダイオードにおいて、活性層で生成された光子が、発光ダイオードの外部に放出される効率(以下、‘外部量子効率'と称する。)が低下するという問題点があった。   However, in such a conventional vertical structure GaN-based light emitting diode, the efficiency with which photons generated in the active layer are emitted to the outside of the light emitting diode (hereinafter referred to as “external quantum efficiency”) decreases. There was a problem.

このような問題点を、光の屈折を示す図である図1に基づいて詳細に説明する。図1を参照すると、活性層で生成された光子が、空気の屈折率N2 よりも高い屈折率N1 を持つ窒化ガリウムGaN層を通過した後に空気中に脱出するためには、この窒化ガリウム層から空気中に入射される光子の入射各θ1 が臨界角θc 未満にならなければならない。 Such a problem will be described in detail with reference to FIG. 1, which shows the refraction of light. Referring to FIG. 1, photons generated in the active layer, to escape into the air after passing through the gallium nitride GaN layer having a high refractive index N 1 than the refractive index N 2 of the air, gallium this nitride Each incident θ 1 of photons entering the air from the layer must be less than the critical angle θ c .

ここで、前記光子が空気中に脱出する脱出角θ2 が90゜である場合の臨界角θc は、θc =Sin-1 (N2 /N1)と定義でき、前記窒化ガリウム層から屈折率1の空気中に光が進行する時の臨界角は、約23.6゜となる。 Here, the critical angle θ c when the escape angle θ 2 at which the photon escapes into the air is 90 ° can be defined as θ c = Sin −1 (N 2 / N 1 ), and from the gallium nitride layer, The critical angle when light travels in air with a refractive index of 1 is about 23.6 °.

もし、入射各θ1 が臨界角θc 以上になると、光子は、窒化ガリウム層と空気との界面で全反射されて再び発光ダイオード内部に戻り発光ダイオード内部に閉じ込められるため、外部量子効率は非常に減少してしまう。 If each incident θ 1 is greater than the critical angle θ c , the photon is totally reflected at the interface between the gallium nitride layer and air, returns again inside the light emitting diode, and is confined inside the light emitting diode. Will decrease.

このような外部量子効率の減少を解決するために、特許文献1では、n型窒化ガリウム層の表面に半球形状の凸パターンを形成し、これによって、窒化ガリウム層から空気中に入射される光子の入射角θ1 を、臨界角θc 未満に下げることができた。 In order to solve such a decrease in external quantum efficiency, in Patent Document 1, a hemispherical convex pattern is formed on the surface of an n-type gallium nitride layer, whereby photons that are incident on the air from the gallium nitride layer. Was able to reduce the incident angle θ 1 to less than the critical angle θ c .

以下、特許文献1に開示された垂直構造の窒化ガリウム系発光ダイオード素子の製造方法について説明する。   Hereinafter, a method for manufacturing the vertical structure gallium nitride light-emitting diode element disclosed in Patent Document 1 will be described.

図2−a乃至図2−cは、特許文献1に開示されている垂直構造の窒化ガリウム系発光ダイオード素子の工程断面図であり、図3−a乃至図3−cは、図2−a〜2−cに示す垂直構造の窒化ガリウム系発光ダイオード素子の工程拡大断面図であり、図4は、図2−a〜2−cに示す垂直構造の窒化ガリウム系発光ダイオード素子の断面図である。   2A to 2C are process cross-sectional views of the vertical structure gallium nitride-based light-emitting diode device disclosed in Patent Document 1, and FIGS. 3A to 3C are FIGS. FIG. 4 is an enlarged cross-sectional view of the vertical structure gallium nitride light-emitting diode element shown in FIG. 2-c, and FIG. 4 is a cross-sectional view of the vertical-structure gallium nitride light-emitting diode element shown in FIG. is there.

まず、図2−aに示すように、サファイア基板24上に、窒化ガリウムを含む発光ダイオード(LED)構造物16及びp型電極18を形成した後、p型電極18上に第1Pd層26及びIn層28を形成する。そして、Si基板20の下面には第2Pd層30を形成する。   First, as shown in FIG. 2A, a light emitting diode (LED) structure 16 and a p-type electrode 18 containing gallium nitride are formed on a sapphire substrate 24, and then a first Pd layer 26 and a p-type electrode 18 are formed on the p-type electrode 18. An In layer 28 is formed. Then, the second Pd layer 30 is formed on the lower surface of the Si substrate 20.

その後、図2−bに示すように、第2Pd層30が形成されたSi基板20を第1Pd層26及びIn層28が形成されたp型電極18上に接合する。   Thereafter, as shown in FIG. 2B, the Si substrate 20 on which the second Pd layer 30 is formed is bonded onto the p-type electrode 18 on which the first Pd layer 26 and the In layer 28 are formed.

続いて、図2−cに示すように、LLO工程でサファイア基板24を除去する。   Subsequently, as shown in FIG. 2C, the sapphire substrate 24 is removed by an LLO process.

その後、図3−aに示すように、サファイア基板24が除去された後に露出された発光ダイオード構造物16の表面(具体的には、n型窒化ガリウム層の表面)の所定箇所にフォトレジストパターン32を形成する。   Thereafter, as shown in FIG. 3A, a photoresist pattern is formed at a predetermined position on the surface of the light emitting diode structure 16 (specifically, the surface of the n-type gallium nitride layer) exposed after the sapphire substrate 24 is removed. 32 is formed.

その後、図3−bに示すように、リフロー(re-flow)工程によってフォトレジストパターン32を半球形状に形成する。   Thereafter, as shown in FIG. 3B, a photoresist pattern 32 is formed in a hemispherical shape by a re-flow process.

続いて、図3−cに示すように、異方性エッチング(anisotropic etching)方法によって発光ダイオード構造物16の表面をエッチングすることによって、該発光ダイオード構造物16の表面を半球形状にパターニングする。   Subsequently, as shown in FIG. 3C, the surface of the light emitting diode structure 16 is patterned into a hemispherical shape by etching the surface of the light emitting diode structure 16 by an anisotropic etching method.

最後に、この発光ダイオード構造物16上に、n型電極34を形成することで、図4に示すように、発光ダイオード構造物16の表面がパターニングされた発光ダイオード素子が完成する。   Finally, an n-type electrode 34 is formed on the light emitting diode structure 16 to complete a light emitting diode element in which the surface of the light emitting diode structure 16 is patterned as shown in FIG.

米国特許出願公開第2003/0222263号US Patent Application Publication No. 2003/0222263

しかしながら、上記の特許文献1に開示された垂直構造の窒化ガリウム系発光ダイオード素子の製造方法によって製造された発光ダイオード素子において、サファイア基板24上に発光ダイオード構造物16を成長させる際に、サファイア基板24と発光ダイオード構造物16間の格子定数及び熱膨張係数の差によって発光ダイオード構造物16に線欠陥(threading dislocation)が発生し、発光ダイオード素子の不良を招くという問題点があった。   However, when the light emitting diode structure 16 is grown on the sapphire substrate 24 in the light emitting diode device manufactured by the method of manufacturing the vertical structure gallium nitride light emitting diode device disclosed in Patent Document 1, the sapphire substrate is used. There is a problem in that a line defect (threading dislocation) occurs in the light emitting diode structure 16 due to a difference in lattice constant and thermal expansion coefficient between the light emitting diode structure 16 and the light emitting diode structure 16, thereby causing a defect in the light emitting diode device.

また、10μm以下の発光ダイオード構造物16(Thin GaN)を取り扱う場合には、サブ(Sub) 支持台を用いるとしてもフォトレジストパターン32形成作業及び後続工程に困難があり、収率が非常に低くなる。   Further, when handling a light emitting diode structure 16 (Thin GaN) of 10 μm or less, even if a sub support base is used, it is difficult to form the photoresist pattern 32 and subsequent processes, and the yield is very low. Become.

また、発光ダイオード構造物16の表面に形成されたパターンは半球形状の凸パターンであり、このため、活性層で生成された光子の外部放出経路が長くなるという問題点があった。   In addition, the pattern formed on the surface of the light emitting diode structure 16 is a hemispherical convex pattern, which causes a problem that the external emission path of photons generated in the active layer becomes long.

本発明は上記の問題点を解決するためのものであり、その目的は、新しい工程でn型窒化ガリウム層の表面をパターン化することによって、外部量子効率を増加させ、且つ、線欠陥が発生しない垂直構造の窒化ガリウム系発光ダイオード素子及びその製造方法を提供することにある。   The present invention is to solve the above problems, and its purpose is to increase the external quantum efficiency and to generate line defects by patterning the surface of the n-type gallium nitride layer in a new process. An object of the present invention is to provide a vertical structure gallium nitride light emitting diode device and a method for manufacturing the same.

上記目的を達成するために、本発明に係る垂直構造の窒化ガリウム系発光ダイオード素子の製造方法は、基板上に窒化ガリウム層を形成する段階と、前記窒化ガリウム層上にELOG(Epitaxial Lateral Over Growth)工程を行うための化合物層を形成する段階と、前記化合物層を所定の形状にパターニングする段階と、前記パターニングされた化合物層上に、前記ELOG工程によってn型窒化ガリウム層を形成し、この上に活性層、p型窒化ガリウム層を順次に形成する段階と、前記p型窒化ガリウム層上に構造支持層を形成する段階と、前記構造支持層を形成した後に、前記基板と該基板上に形成された窒化ガリウム層を順次に除去する段階と、前記窒化ガリウム層が除去された後に露出された前記パターニングされた化合物層を除去することによって、凹状にパターニングされたn型窒化ガリウム層を形成する段階と、前記凹状にパターニングされたn型窒化ガリウム層上にn型電極を形成する段階を備えることを特徴とする。   In order to achieve the above object, a method for manufacturing a vertical structure GaN-based light emitting diode device according to the present invention includes a step of forming a gallium nitride layer on a substrate, and an ELOG (Epitaxial Lateral Over Growth) on the gallium nitride layer. ) Forming a compound layer for performing the process, patterning the compound layer into a predetermined shape, and forming an n-type gallium nitride layer on the patterned compound layer by the ELOG process, A step of sequentially forming an active layer and a p-type gallium nitride layer thereon; a step of forming a structure support layer on the p-type gallium nitride layer; and after forming the structure support layer, the substrate and the substrate Removing the formed gallium nitride layer sequentially, and removing the patterned compound layer exposed after the gallium nitride layer is removed. Accordingly, characterized in that it comprises the steps of forming an n-type gallium nitride layer patterned into a concave shape, a step of forming an n-type electrode on the concave patterned n-type gallium nitride layer.

ここで、上記の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法は、前記p型窒化ガリウム層を形成した後、前記p型窒化ガリウム層上にp型電極を形成する段階、または、前記構造支持層を形成した後に、前記構造支持層上にp型電極を形成する段階をさらに備えることが好ましい。   The vertical structure gallium nitride light emitting diode device may be manufactured by forming a p-type electrode on the p-type gallium nitride layer after forming the p-type gallium nitride layer, or the structure. Preferably, the method further includes forming a p-type electrode on the structural support layer after forming the support layer.

そして、前記構造支持層は、基板及びメッキ層からなる群より選ばれたいずれか一つで形成された構造支持層であることが好ましい。   The structure support layer is preferably a structure support layer formed of any one selected from the group consisting of a substrate and a plating layer.

また、前記化合物層は、SiO2 及びSiNx (窒化シリコン系列)からなる化合物群より選ばれたいずれか一つの化合物で形成されることが好ましい。 The compound layer is preferably formed of any one compound selected from a compound group consisting of SiO 2 and SiN x (silicon nitride series).

また、前記化合物層をパターニングする方法は、前記化合物層上に所定の形状にパターニングされたパターン層を形成する段階と、前記パターン層をマスクとして前記化合物層をエッチングする段階とを備えることが好ましい。   The method of patterning the compound layer preferably includes a step of forming a pattern layer patterned in a predetermined shape on the compound layer, and a step of etching the compound layer using the pattern layer as a mask. .

ここで、前記パターン層を形成する方法は、前記化合物層上に所定の形状にフォトレジストパターンを形成する段階と、前記フォトレジストパターンをリフロー(re-flow)することによって、半球形状のフォトレジストパターンを形成する段階を備えることが好ましい。   Here, the method of forming the pattern layer includes a step of forming a photoresist pattern in a predetermined shape on the compound layer, and re-flowing the photoresist pattern to form a hemispherical photoresist. Preferably, the method includes the step of forming a pattern.

また、前記化合物層をエッチングする方法は、前記リフローされたフォトレジストパターンと前記化合物層を共にエッチングすることによって、前記化合物層を半球形状にパターニングすることが好ましい。   The method for etching the compound layer preferably includes patterning the compound layer into a hemispherical shape by etching both the reflowed photoresist pattern and the compound layer.

また、前記半球形状は、高さ0.1〜5μm、直径0.5〜5μm、パターン周期0.5〜5μmとなるように形成することが好ましい。   The hemispherical shape is preferably formed to have a height of 0.1 to 5 μm, a diameter of 0.5 to 5 μm, and a pattern period of 0.5 to 5 μm.

また、上記の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法は、前記化合物層をエッチングした後に、前記パターン層を除去する段階をさらに備えることが好ましい。   The manufacturing method of the vertical structure gallium nitride light-emitting diode device preferably further includes a step of removing the pattern layer after etching the compound layer.

また、前記n型窒化ガリウム層を形成する方法は、前記パターニングされた化合物層上にアンドープ窒化ガリウム層を形成する段階と、前記アンドープ窒化ガリウム層上に、n型不純物のドープされた窒化ガリウム層を形成する段階を備えることが好ましい。   The method of forming the n-type gallium nitride layer includes forming an undoped gallium nitride layer on the patterned compound layer, and an n-type impurity doped gallium nitride layer on the undoped gallium nitride layer. It is preferable to provide the step of forming.

ここで、前記n型不純物のドープされた窒化ガリウム層を形成する方法は、前記アンドープ窒化ガリウム層上に、n型不純物のドーピング濃度を漸次高めつつ窒化ガリウム層を成長させることが好ましい。   Here, in the method of forming the n-type impurity doped gallium nitride layer, it is preferable to grow the gallium nitride layer on the undoped gallium nitride layer while gradually increasing the doping concentration of the n-type impurity.

前記アンドープ窒化ガリウム層の厚さは0.1〜1μmであることが好ましい。   The thickness of the undoped gallium nitride layer is preferably 0.1 to 1 μm.

一方、上記目的を達成するために、本発明に係る垂直構造の窒化ガリウム系発光ダイオード素子は、構造支持層と、前記構造支持層の上面または下面に形成されたp型電極と、前記p型電極の形成された前記構造支持層上に形成されたp型窒化ガリウム層と、前記p型窒化ガリウム層上に形成された活性層と、前記活性層上に形成され、n型不純物がドープされたn型窒化ガリウム層と、前記n型窒化ガリウム層上に形成され、上面に複数個の凹部が周期的に形成されたアンドープ窒化ガリウム層と、前記アンドープ窒化ガリウム層上に形成されたn型電極を含むことを特徴とする。   Meanwhile, in order to achieve the above object, a vertical structure gallium nitride light emitting diode device according to the present invention includes a structure support layer, a p-type electrode formed on an upper surface or a lower surface of the structure support layer, and the p-type. A p-type gallium nitride layer formed on the structure support layer on which an electrode is formed; an active layer formed on the p-type gallium nitride layer; and an n-type impurity doped on the active layer. An n-type gallium nitride layer, an undoped gallium nitride layer formed on the n-type gallium nitride layer and having a plurality of recesses periodically formed on the upper surface, and an n-type formed on the undoped gallium nitride layer An electrode is included.

ここで、前記p型電極が前記構造支持層の下面に形成された場合、前記構造支持層は、導電性基板及びメッキ層からなる群より選ばれたいずれか一つで形成された構造支持層であり、前記p型電極が前記構造支持層の上面に形成された場合、前記構造支持層は、シリコン(Si)基板及びメッキ層からなる群より選ばれたいずれか一つで形成された構造支持層であることが好ましい。   Here, when the p-type electrode is formed on the lower surface of the structural support layer, the structural support layer is formed of any one selected from the group consisting of a conductive substrate and a plating layer. When the p-type electrode is formed on the top surface of the structure support layer, the structure support layer is formed of any one selected from the group consisting of a silicon (Si) substrate and a plating layer. A support layer is preferred.

そして、前記凹部は、半球形状を有し、深さ0.1〜5μm、直径0.5〜5μm、パターン周期0.5〜5μmであることが好ましい。   And the said recessed part has a hemispherical shape, and it is preferable that it is 0.1-5 micrometers in depth, 0.5-5 micrometers in diameter, and 0.5-5 micrometers in pattern period.

また、前記アンドープ窒化ガリウム層の厚さは、0.1〜1μmであることが好ましい。   The undoped gallium nitride layer preferably has a thickness of 0.1 to 1 μm.

また、上記の垂直構造の窒化ガリウム系発光ダイオード素子は、前記アンドープ窒化ガリウム層上に形成された透明導電性酸化物(TCO)層をさらに含むことが好ましい。   The vertical structure gallium nitride light emitting diode element preferably further includes a transparent conductive oxide (TCO) layer formed on the undoped gallium nitride layer.

本発明に係る垂直構造の窒化ガリウム系発光ダイオード素子及びその製造方法によれば、発光ダイオード素子構造物を形成する際に、線欠陥が発生しなく且つn型窒化ガリウム層の表面に凹状のパターンを形成し易い工程を施すので、収率及び外部量子効率に優れた発光ダイオード素子が得られる。   According to the vertical structure gallium nitride light-emitting diode device and the method of manufacturing the same according to the present invention, when forming the light-emitting diode device structure, no line defect occurs and a concave pattern is formed on the surface of the n-type gallium nitride layer. Thus, a light emitting diode device excellent in yield and external quantum efficiency can be obtained.

また、n型窒化ガリウム層の表面に凹状のパターンを形成するので、活性層で生成された光子の外部放出経路を減らすことが可能になる。   In addition, since a concave pattern is formed on the surface of the n-type gallium nitride layer, it is possible to reduce the external emission path of photons generated in the active layer.

以下、本発明の好適な実施形態について、添付の図面を参照しつつ詳細に説明する。図面中、同一の構成要素には可能な限り同一の参照符号を付し、その重複説明は省略するものとする。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, exemplary embodiments of the invention will be described in detail with reference to the accompanying drawings. In the drawings, the same constituent elements are denoted by the same reference numerals as much as possible, and redundant description thereof will be omitted.

図5−a乃至図5−jは、本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図及び斜視図である。   FIGS. 5A to 5J are cross-sectional views and perspective views illustrating steps for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention.

まず、図5−aに示すように、基板505上に第1窒化ガリウム(GaN)層510を成長させる。この第1窒化ガリウム層510は、不純物がドープされていない、つまり、アンドープ(Undoped)窒化ガリウム層であって、1時間当り1μmの成長速度で0.5〜1.5時間成長させる。   First, as shown in FIG. 5A, a first gallium nitride (GaN) layer 510 is grown on a substrate 505. The first gallium nitride layer 510 is not doped with impurities, that is, is an undoped gallium nitride layer, and is grown at a growth rate of 1 μm per hour for 0.5 to 1.5 hours.

本実施形態では、基板505としてサファイア基板を使用する。   In this embodiment, a sapphire substrate is used as the substrate 505.

その後、第1窒化ガリウム層510上に、ELOG(Epitaxial Lateral Over Growth)工程を行うための化合物層515aを形成する。ELOG工程は、SiO2 やSiNx (窒化シリコン系列)化合物を基盤とする時にその収率が最も高いので、化合物層515aはSiO2 やSiNx (窒化シリコン系列)化合物からなることが好ましい。 Thereafter, a compound layer 515 a for performing an ELOG (Epitaxial Lateral Over Growth) process is formed on the first gallium nitride layer 510. Since the yield of the ELOG process is highest when SiO 2 or SiN x (silicon nitride series) compound is used as a base, the compound layer 515a is preferably made of SiO 2 or SiN x (silicon nitride series) compound.

本実施形態では、化合物層515aとしてSiO2 層を化学気相蒸着(CVD)法やスバッタ法(sputtering)によって形成する。 In this embodiment, a SiO 2 layer is formed as the compound layer 515a by a chemical vapor deposition (CVD) method or a sputtering method (sputtering).

その後、図5−bに示すように、SiO2 層515a上に、フォトリソグラフィ(photolithography)工程によって光反応ポリマーを1〜5μmの厚さに塗布した後、光反応及びマスクを用いて光反応ポリマーを0.5〜5μm間隔を持つ所定の形状にパターニングすることによってフォトレジストパターン520aを形成する。ただし、後述する工程のうちn型電極を形成する工程を考慮し、SiO2 層515aの所定箇所にはフォトレジストパターン520aを形成しなくてもよい。 Thereafter, as shown in FIG. 5B, a photoreactive polymer is applied on the SiO 2 layer 515a to a thickness of 1 to 5 μm by a photolithography process, and then photoreactive polymer is used using a photoreaction and a mask. Is patterned into a predetermined shape having an interval of 0.5 to 5 μm to form a photoresist pattern 520a. However, in consideration of the step of forming an n-type electrode among the steps described later, the photoresist pattern 520a may not be formed at a predetermined position of the SiO 2 layer 515a.

本実施形態では、格子形状のマスクを使用することによって、光反応ポリマーが0.5〜5μmの間隔を持つ直方体形状となるようにパターニングする。   In this embodiment, by using a lattice-shaped mask, patterning is performed so that the photoreactive polymer has a rectangular parallelepiped shape with an interval of 0.5 to 5 μm.

その後、図5−cに示すように、直方体形状のフォトレジストパターン520aを100〜150℃の温度で約1〜5分間リフロー(re-flow)することで、半球形状のフォトレジストパターン520bを形成する。   Thereafter, as shown in FIG. 5C, a hemispherical photoresist pattern 520b is formed by reflowing the rectangular parallelepiped photoresist pattern 520a at a temperature of 100 to 150 ° C. for about 1 to 5 minutes. To do.

続いて、半球形状のフォトレジストパターン520bをマスクとしてSiO2 層515aをエッチングする。このときに、ICP−RIE装備を用いてBCl3 とHBrガスでエッチングすることによって、半球形状のフォトレジストパターン520bとSiO2 層515aが共にエッチングされ、結果として図5−dに示すように、SiO2 層515aが半球形状のパターン515bにエッチングされる。図5−eは、SiO2 層515aが半球形状のパターン515bにエッチングされた様子を示す斜視図である。 Subsequently, the SiO 2 layer 515a is etched using the hemispherical photoresist pattern 520b as a mask. At this time, the hemispherical photoresist pattern 520b and the SiO 2 layer 515a are etched together by etching with BCl 3 and HBr gas using an ICP-RIE equipment. As a result, as shown in FIG. The SiO 2 layer 515a is etched into a hemispherical pattern 515b. FIG. 5E is a perspective view showing a state in which the SiO 2 layer 515a is etched into the hemispherical pattern 515b.

ここで、半球形状のパターンにエッチングされたSiO2 層515bにおいて、その半球の高さは0.1〜5μmで、その直径は0.5〜5μmで、そのパターン周期は0.5〜5μmであることが好ましい。これは、上記のように限定された数値範囲を外れて半球形状のパターンを形成すると、後述するように、この半球形状のパターンに相応してn型窒化ガリウム層の表面をパターニングするようになるが、このようなパターンに形成されたn型窒化ガリウム層の表面では外部量子効率の向上が期待し難いためである。 Here, in the SiO 2 layer 515b etched into a hemispherical pattern, the height of the hemisphere is 0.1 to 5 μm, the diameter is 0.5 to 5 μm, and the pattern period is 0.5 to 5 μm. Preferably there is. When a hemispherical pattern is formed out of the limited numerical range as described above, the surface of the n-type gallium nitride layer is patterned in accordance with the hemispherical pattern, as will be described later. However, it is difficult to expect improvement in external quantum efficiency on the surface of the n-type gallium nitride layer formed in such a pattern.

その後、図5−fに示すように、半球形状にパターニングされたSiO2 層515b上に、ELOG工程でn型第2窒化ガリウム層525を形成する。 Thereafter, as shown in FIG. 5F, an n-type second gallium nitride layer 525 is formed on the SiO 2 layer 515b patterned in a hemispherical shape by an ELOG process.

このELOG工程で形成されたn型第2窒化ガリウム層525では線欠陥が生じない。したがって、良質のn型第2窒化ガリウム層525が形成可能になる。   In the n-type second gallium nitride layer 525 formed by this ELOG process, no line defect occurs. Therefore, a high-quality n-type second gallium nitride layer 525 can be formed.

一方、n型第2窒化ガリウム層525は、単一の層にしてもよいが、電流拡散(current spreading) 現象を向上させ、素子の中心部にのみ電流が流れる電流クラウディング(current crowding)現象を防止するためには、n型第2窒化ガリウム層525を2つの層にすることが好ましい。   On the other hand, the n-type second gallium nitride layer 525 may be a single layer, but improves the current spreading phenomenon, and the current crowding phenomenon in which current flows only in the center of the device. In order to prevent this, the n-type second gallium nitride layer 525 is preferably formed into two layers.

すなわち、半球形状にパターニングされたSiO2 層515b上に、ELOG工程によって、n型不純物がドープされていない、つまり、アンドープ(undoped) 窒化ガリウム層525aを所定の厚さに形成した後、アンドープ窒化ガリウム層525a上にn型不純物のドープされたn型窒化ガリウム層525bを形成する。このアンドープ窒化ガリウム層525aは、n型不純物のドープされた窒化ガリウム層525bよりも抵抗が高いため、電流ブロッキング(current blocking)膜として働き、素子全体に電流が拡散されるようにする。 That is, an n-type impurity is not doped by the ELOG process on the SiO 2 layer 515b patterned in a hemispherical shape, that is, after an undoped gallium nitride layer 525a is formed to a predetermined thickness, an undoped nitridation is performed. An n-type gallium nitride layer 525b doped with an n-type impurity is formed on the gallium layer 525a. Since the undoped gallium nitride layer 525a has a higher resistance than the n-type impurity doped gallium nitride layer 525b, it functions as a current blocking film, so that the current is diffused throughout the device.

ここで、アンドープ窒化ガリウム層525aの厚さが0.1μm未満であると、電流拡散現象を引き起こし難く、その厚さが1μm超過すると、素子に流れる電流の量が過少になる恐れがあるので、アンドープ窒化ガリウム層525aの厚さは、0.1〜1μmにすることが好ましい。   Here, if the thickness of the undoped gallium nitride layer 525a is less than 0.1 μm, it is difficult to cause a current diffusion phenomenon, and if the thickness exceeds 1 μm, the amount of current flowing through the device may be too small. The thickness of the undoped gallium nitride layer 525a is preferably 0.1 to 1 μm.

また、n型不純物のドープ窒化ガリウム層525bを形成する際に、そのドーピング濃度を一定に維持するよりは、アンドープ窒化ガリウム層525aに接する部分から漸次n型不純物のドーピング濃度を高めつつ窒化ガリウム層を成長させることによって、電流拡散現象をより向上させることができる。   Further, when forming the n-type impurity doped gallium nitride layer 525b, the gallium nitride layer is gradually increased from the portion in contact with the undoped gallium nitride layer 525a while maintaining the doping concentration constant. The current diffusion phenomenon can be further improved by growing.

その後、n型第2窒化ガリウム層525上に活性層530及びp型第3窒化ガリウム層535を順次に形成する。   Thereafter, an active layer 530 and a p-type third gallium nitride layer 535 are sequentially formed on the n-type second gallium nitride layer 525.

続いて、p型第3窒化ガリウム層535上にp型電極540を形成するが、このp型電極540は、後述するように、構造支持層545上に形成されてもよい。   Subsequently, a p-type electrode 540 is formed on the p-type third gallium nitride layer 535. The p-type electrode 540 may be formed on the structure support layer 545 as described later.

その後、p型電極540上に構造支持層545を形成する。特に、構造支持層545が基板(例えば、シリコン基板)である場合における形成方法について説明すると、まず、p型電極540上に金属共融(eutectic)接合層(図示せず)を形成する。このときに、共融接合層は、シリコン基板を共融接合法で付着するために形成するものであり、第1金属膜と第2金属膜とから構成された金属合金層である。この金属合金層は、鉛(Pb)、インジウム(In)、金−錫(AuSn)、錫(Sn)、金(Au)などの金属を用いて蒸着する。その後、前記共融接合層に所定の温度と圧力を加えた後に該共融接合層上に前記シリコン基板を接合する。   Thereafter, a structural support layer 545 is formed on the p-type electrode 540. In particular, a formation method when the structural support layer 545 is a substrate (eg, a silicon substrate) will be described. First, a metal eutectic bonding layer (not shown) is formed on the p-type electrode 540. At this time, the eutectic bonding layer is formed in order to adhere the silicon substrate by a eutectic bonding method, and is a metal alloy layer composed of a first metal film and a second metal film. This metal alloy layer is deposited using a metal such as lead (Pb), indium (In), gold-tin (AuSn), tin (Sn), gold (Au). Then, after applying predetermined temperature and pressure to the eutectic bonding layer, the silicon substrate is bonded onto the eutectic bonding layer.

場合によって、構造支持層545は、電気メッキ法を使用して形成されたメッキ層であってもよく、メタル基板を共融接合法で接合して形成したものであってもよい。   In some cases, the structure support layer 545 may be a plating layer formed by using an electroplating method, or may be formed by bonding a metal substrate by a eutectic bonding method.

ここで、構造支持層545は、発光ダイオード素子の製造工程及び発光ダイオード素子の最終パッケージング工程時に発生しうる外部の衝撃から素子が損傷を受けないように素子の形態を維持する役割を担う。   Here, the structure support layer 545 plays a role of maintaining the shape of the device so that the device is not damaged by an external impact that may occur during the manufacturing process of the light emitting diode device and the final packaging process of the light emitting diode device.

一方、上述の如く、p型第3窒化ガリウム層535上にp型電極540を形成しない場合、本段階で構造支持層545上にp型電極540を形成する。この場合、構造支持層545は、導電性物質でなければ電流を導通させることができないので、必ず金属などの導電性物質(例えば、導電性基板またはメッキ層)で形成しなければならない。   On the other hand, as described above, when the p-type electrode 540 is not formed on the p-type third gallium nitride layer 535, the p-type electrode 540 is formed on the structure support layer 545 at this stage. In this case, the structure support layer 545 must be formed of a conductive material such as a metal (for example, a conductive substrate or a plating layer) because current cannot be conducted unless it is a conductive material.

その後、図5−gに示すように、サファイア基板505をLLO工程によって除去する。   Thereafter, as shown in FIG. 5G, the sapphire substrate 505 is removed by an LLO process.

続いて、図5−hに示すように、ICP−RIE装備を用いて第1窒化ガリウム層510を完全に除去することによって、半球形状にパターニングされたSiO2 層515bを露出させる。 Subsequently, as shown in FIG. 5H, the first gallium nitride layer 510 is completely removed using the ICP-RIE equipment, thereby exposing the hemispherical patterned SiO 2 layer 515b.

その後、図5−iに示すように、BHF(Buffered Hydrofluoric acid)溶液を使って、露出されたSiO2 層515bを除去することによって、凹入した半球形状のパターンを持つn型第2窒化ガリウム層525の表面を形成する。 Thereafter, as shown in FIG. 5-i, by removing the exposed SiO 2 layer 515b using a BHF (Buffered Hydrofluoric acid) solution, an n-type second gallium nitride having a concave hemispherical pattern is obtained. The surface of layer 525 is formed.

続いて、図5−jに示すように、電流拡散現象を向上させるために、選択的に、パターニングされたn型第2窒化ガリウム層525上に透明導電性酸化物(TCO)層550を形成してもよい。   Subsequently, as shown in FIG. 5J, a transparent conductive oxide (TCO) layer 550 is selectively formed on the patterned n-type second gallium nitride layer 525 to improve the current diffusion phenomenon. May be.

最後に、透明導電性酸化物層550が形成されたn型第2窒化ガリウム層525上に、n型電極555を形成し、素子分離工程を行うことで、本実施形態による発光ダイオード素子の製造を完成する。   Finally, an n-type electrode 555 is formed on the n-type second gallium nitride layer 525 on which the transparent conductive oxide layer 550 is formed, and an element isolation process is performed to manufacture the light-emitting diode device according to the present embodiment. To complete.

図5−jは、本実施形態によって製造された発光ダイオード素子の断面図であり、n型第2窒化ガリウム層525上に凹入した半球形状のパターンを形成することによって、活性層530で生成された光子が、n型第2窒化ガリウム層525に形成された凹入した半球に入射する場合、その入射角が臨界角未満となる確率が高まるので、発光ダイオード素子の全体外部量子効率を増加させることができる。   FIG. 5-j is a cross-sectional view of the light emitting diode device manufactured according to the present embodiment, and is generated in the active layer 530 by forming a concave hemispherical pattern on the n-type second gallium nitride layer 525. When the incident photon is incident on the recessed hemisphere formed in the n-type second gallium nitride layer 525, the probability that the incident angle is less than the critical angle is increased, thereby increasing the overall external quantum efficiency of the light emitting diode device. Can be made.

<変形例>
図6−a乃至図6−eは、上記の実施形態の変形例による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するために示す一部段階の工程断面図である。
<Modification>
6A to 6E are partial process cross-sectional views illustrating a method for manufacturing a vertical structure GaN-based light emitting diode device according to a modification of the above embodiment.

まず、図6−aに示すように、上記の実施形態と同じ方法でSiO2 層615aを形成する。 First, as shown in FIG. 6A, an SiO 2 layer 615a is formed by the same method as in the above embodiment.

その後、図6−bに示すように、SiO2 層615a上に、フォトリソグラフィ工程で光反応ポリマーを1〜5μmの厚さに塗布した後、この光反応ポリマーを光反応及びマスクを用いて0.5〜5μmの間隔を持つ所定の形状にパターニングすることによって、フォトレジストパターン620を形成する。 Thereafter, as shown in FIG. 6-b, a photoreactive polymer is applied on the SiO 2 layer 615a to a thickness of 1 to 5 μm by a photolithography process, and then the photoreactive polymer is subjected to 0 using a photoreaction and a mask. A photoresist pattern 620 is formed by patterning into a predetermined shape having an interval of 5 to 5 μm.

本変形例では、格子形状のマスクを使用し、図6−bに示すように、光反応ポリマーが0.5〜5μmの間隔を持つ直方体形状となるようにパターニングする。   In this modification, a lattice-shaped mask is used, and patterning is performed so that the photoreactive polymer has a rectangular parallelepiped shape with an interval of 0.5 to 5 μm, as shown in FIG.

その後、図6−cに示すように、直方体形状のフォトレジストパターン620aをマスクとしてSiO2 層615aをエッチングすることによって、パターニングされたSiO2 層615bを形成する。このときに、上述の実施形態とは違い、直方体形状のフォトレジストパターン620をマスクとしてSiO2 層615aのみをエッチングする。 Thereafter, as shown in FIG. 6-c, the SiO 2 layer 615a is etched using the rectangular parallelepiped photoresist pattern 620a as a mask to form a patterned SiO 2 layer 615b. At this time, unlike the above-described embodiment, only the SiO 2 layer 615a is etched using the rectangular parallelepiped photoresist pattern 620 as a mask.

その後、図6−dに示すように、アセトン溶液などを使用してフォトレジストパターン620を除去する。   Thereafter, as shown in FIG. 6-d, the photoresist pattern 620 is removed using an acetone solution or the like.

最後に、パターニングされたSiO2 層615b上にELOG工程を行うなど、上記の実施形態における工程を同一に進行することで、本変形例による発光ダイオード素子の製造を完成する。 Finally, the same steps as in the above-described embodiment, such as an ELOG process, are performed on the patterned SiO 2 layer 615b, thereby completing the manufacture of the light-emitting diode device according to this modification.

図6−eは、本変形例によって製造された発光ダイオード素子の断面図であり、n型第2窒化ガリウム層525b上に凹入した直方体形状のパターンを形成することによって、素子全体の外部量子効率を増加させることができる。   FIG. 6E is a cross-sectional view of the light-emitting diode device manufactured according to the present modification. By forming a rectangular parallelepiped pattern on the n-type second gallium nitride layer 525b, the external quantum of the entire device is formed. Efficiency can be increased.

以上の実施形態及び変形例では、説明の便宜上、半球形状または直方体形状のパターンを持つn型第2窒化ガリウム層525bの表面を形成したが、フォトレジストパターンをさまざまに変更することによって、さまざまな形状のパターンを持つn型第2窒化ガリウム層表面を形成することができる。   In the above embodiments and modifications, the surface of the n-type second gallium nitride layer 525b having a hemispherical or rectangular parallelepiped pattern is formed for convenience of explanation, but various changes can be made by changing the photoresist pattern. An n-type second gallium nitride layer surface having a shape pattern can be formed.

本発明は、以上説明してきた実施形態に限定されず、添付の特許請求の範囲によって定義される本発明の趣旨及び範囲を逸脱しない限度内で、種々の変形及び変更実施が可能であるということは、当業者にとって明らかである。   The present invention is not limited to the embodiments described above, and various modifications and changes can be made without departing from the spirit and scope of the present invention defined by the appended claims. Will be apparent to those skilled in the art.

以上のように、本発明にかかる垂直構造の窒化ガリウム系発光ダイオード素子及びその製造方法は、一般の窒化ガリウム系発光ダイオードの用途に有用であり、特に、高出力化が要求される用途に適している。   As described above, the vertical structure gallium nitride light-emitting diode device and the manufacturing method thereof according to the present invention are useful for general gallium nitride light-emitting diode applications, and particularly suitable for applications requiring high output. ing.

従来技術の問題点を説明するための光の屈折を示す原理図である。It is a principle figure which shows the refraction of the light for demonstrating the problem of a prior art. 特許文献1(米国公開特許第2003/0222263号)に開示されている垂直構造の窒化ガリウム系発光ダイオード素子の工程断面図である。It is process sectional drawing of the gallium nitride type light emitting diode element of the perpendicular | vertical structure currently disclosed by patent document 1 (US Patent Publication No. 2003/0222263). 特許文献1(米国公開特許第2003/0222263号)に開示されている垂直構造の窒化ガリウム系発光ダイオード素子の工程断面図である。It is process sectional drawing of the gallium nitride type light emitting diode element of the perpendicular | vertical structure currently disclosed by patent document 1 (US Patent Publication No. 2003/0222263). 特許文献1(米国公開特許第2003/0222263号)に開示されている垂直構造の窒化ガリウム系発光ダイオード素子の工程断面図である。It is process sectional drawing of the gallium nitride type light emitting diode element of the perpendicular | vertical structure currently disclosed by patent document 1 (US Patent Publication No. 2003/0222263). 図2に示す垂直構造の窒化ガリウム系発光ダイオード素子の工程拡大断面図である。FIG. 3 is an enlarged cross-sectional view of the vertical structure gallium nitride light-emitting diode device shown in FIG. 2. 図2に示す垂直構造の窒化ガリウム系発光ダイオード素子の工程拡大断面図である。FIG. 3 is an enlarged cross-sectional view of the vertical structure gallium nitride light-emitting diode device shown in FIG. 2. 図2に示す垂直構造の窒化ガリウム系発光ダイオード素子の工程拡大断面図である。FIG. 3 is an enlarged cross-sectional view of the vertical structure gallium nitride light-emitting diode device shown in FIG. 2. 図2−a〜図2−cに示す垂直構造の窒化ガリウム系発光ダイオード素子の断面図である。It is sectional drawing of the gallium nitride type light emitting diode element of the perpendicular | vertical structure shown to FIG. 2-a-FIG. 2-c. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図である。FIG. 5 is a cross-sectional view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図である。FIG. 5 is a cross-sectional view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程斜視図である。FIG. 5 is a perspective view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図である。FIG. 5 is a cross-sectional view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程斜視図である。FIG. 5 is a perspective view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図である。FIG. 5 is a cross-sectional view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図である。FIG. 5 is a cross-sectional view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図である。FIG. 5 is a cross-sectional view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図である。FIG. 5 is a cross-sectional view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための各段階別工程断面図である。FIG. 5 is a cross-sectional view of each step for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to an embodiment of the present invention. 本発明の実施形態の変形例による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための一部段階の工程断面図である。FIG. 10 is a partial process cross-sectional view for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to a modification of the embodiment of the present invention. 本発明の実施形態の変形例による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための一部段階の工程断面図である。FIG. 10 is a partial process cross-sectional view for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to a modification of the embodiment of the present invention. 本発明の実施形態の変形例による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための一部段階の工程断面図である。FIG. 10 is a partial process cross-sectional view for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to a modification of the embodiment of the present invention. 本発明の実施形態の変形例による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための一部段階の工程断面図である。FIG. 10 is a partial process cross-sectional view for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to a modification of the embodiment of the present invention. 本発明の実施形態の変形例による垂直構造の窒化ガリウム系発光ダイオード素子の製造方法を説明するための一部段階の工程断面図である。FIG. 10 is a partial process cross-sectional view for explaining a method of manufacturing a vertical structure GaN-based light emitting diode device according to a modification of the embodiment of the present invention.

符号の説明Explanation of symbols

505 基板(サファイア基板)
510 第1窒化ガリウム層
515a,615a 化合物層(SiO2 層)
515b,615b パターニングされた化合物層
520a,520b,620 フォトレジストパターン
525 n型第2窒化ガリウム層
530 活性層
535 p型第3窒化ガリウム層
540 p型電極
545 構造支持層
550 透明導電性酸化物(TCO)層
555 n型電極
505 substrate (sapphire substrate)
510 First gallium nitride layer 515a, 615a Compound layer (SiO 2 layer)
515b, 615b Patterned compound layer 520a, 520b, 620 Photoresist pattern 525 n-type second gallium nitride layer 530 active layer 535 p-type third gallium nitride layer 540 p-type electrode 545 structure support layer 550 transparent conductive oxide ( TCO) layer 555 n-type electrode

Claims (18)

基板上に窒化ガリウム層を形成する段階と、
前記窒化ガリウム層上にELOG(Epitaxial Lateral Over Growth)工程を行うための化合物層を形成する段階と、
前記化合物層を所定の形状にパターニングする段階と、
前記パターニングされた化合物層上に、前記ELOG工程によってn型窒化ガリウム層を形成し、この上に活性層、p型窒化ガリウム層を順次に形成する段階と、
前記p型窒化ガリウム層上に構造支持層を形成する段階と、
前記構造支持層を形成した後に、前記基板と該基板上に形成された窒化ガリウム層を順次に除去する段階と、
前記窒化ガリウム層が除去された後に露出された前記パターニングされた化合物層を除去することによって、凹状にパターニングされたn型窒化ガリウム層を形成する段階と、
前記凹状にパターニングされたn型窒化ガリウム層上にn型電極を形成する段階
を備える、垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。
Forming a gallium nitride layer on the substrate;
Forming a compound layer for performing an ELOG (Epitaxial Lateral Over Growth) process on the gallium nitride layer;
Patterning the compound layer into a predetermined shape;
Forming an n-type gallium nitride layer on the patterned compound layer by the ELOG process, and sequentially forming an active layer and a p-type gallium nitride layer thereon;
Forming a structural support layer on the p-type gallium nitride layer;
Removing the substrate and the gallium nitride layer formed on the substrate sequentially after forming the structural support layer;
Removing the patterned compound layer exposed after the gallium nitride layer is removed to form a concavely patterned n-type gallium nitride layer;
Forming a n-type electrode on the concave-patterned n-type gallium nitride layer;
前記p型窒化ガリウム層を形成した後、前記p型窒化ガリウム層上にp型電極を形成する段階をさらに備えることを特徴とする、請求項1に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。   The vertical structure GaN-based LED according to claim 1, further comprising a step of forming a p-type electrode on the p-type gallium nitride layer after forming the p-type gallium nitride layer. Manufacturing method. 前記構造支持層を形成した後に、前記構造支持層上にp型電極を形成する段階をさらに備えることを特徴とする、請求項1に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。   The method of claim 1, further comprising forming a p-type electrode on the structure support layer after forming the structure support layer. 前記構造支持層は、
基板及びメッキ層からなる群より選ばれたいずれか一つで形成された構造支持層であることを特徴とする、請求項1〜3のいずれか一項に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。
The structural support layer is
The vertical structure gallium nitride based light-emitting according to any one of claims 1 to 3, wherein the gallium nitride-based light emitting device has a vertical structure according to any one of claims 1 to 3, wherein the structure-supporting layer is formed of any one selected from the group consisting of a substrate and a plating layer. Manufacturing method of diode element.
前記化合物層は、
SiO2 及びSiNx (窒化シリコン系列)からなる化合物群より選ばれたいずれか一つの化合物で形成されることを特徴とする、請求項1〜4のいずれか一項に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。
The compound layer is
Characterized in that it is formed by any one of the compounds selected from the compound group consisting of SiO 2 and SiN x (silicon nitride series), nitride of a vertical structure according to any one of claims 1 to 4 A method for manufacturing a gallium-based light-emitting diode element.
前記化合物層をパターニングする方法は、
前記化合物層上に所定の形状にパターニングされたパターン層を形成する段階と、
前記パターン層をマスクとして前記化合物層をエッチングする段階
を備えることを特徴とする、請求項1〜5のいずれか一項に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。
The method of patterning the compound layer includes:
Forming a pattern layer patterned into a predetermined shape on the compound layer;
The method of manufacturing a vertical gallium nitride light-emitting diode element according to claim 1, further comprising: etching the compound layer using the pattern layer as a mask.
前記パターン層を形成する方法は、
前記化合物層上に所定の形状にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをリフロー(re-flow)することによって、半球形状のフォトレジストパターンを形成する段階
を備えることを特徴とする、請求項6に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。
The method for forming the pattern layer includes:
Forming a photoresist pattern in a predetermined shape on the compound layer;
The method of claim 6, further comprising: forming a hemispherical photoresist pattern by re-flowing the photoresist pattern. Method.
前記化合物層をエッチングする方法は、
前記リフローされたフォトレジストパターンと前記化合物層を共にエッチングすることによって、前記化合物層を半球形状にパターニングすることを特徴とする、請求項7に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。
The method of etching the compound layer includes:
8. The method of claim 7, wherein the compound layer is patterned into a hemispherical shape by etching the reflowed photoresist pattern and the compound layer together. Method.
前記半球形状は、高さ0.1〜5μm、直径0.5〜5μm、パターン周期0.5〜5μmとなるように形成することを特徴とする、請求項7または8に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。   The vertical structure according to claim 7 or 8, wherein the hemispherical shape has a height of 0.1 to 5 µm, a diameter of 0.5 to 5 µm, and a pattern period of 0.5 to 5 µm. A method for manufacturing a gallium nitride based light-emitting diode element. 前記化合物層をエッチングした後に、前記パターン層を除去する段階をさらに備えることを特徴とする、請求項6に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。   The method according to claim 6, further comprising the step of removing the pattern layer after etching the compound layer. 前記n型窒化ガリウム層を形成する方法は、
前記パターニングされた化合物層上にアンドープ窒化ガリウム層を形成する段階と、
前記アンドープ窒化ガリウム層上に、n型不純物のドープされた窒化ガリウム層を形成する段階
を備えることを特徴とする、請求項1〜10のいずれか一項に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。
The method for forming the n-type gallium nitride layer includes:
Forming an undoped gallium nitride layer on the patterned compound layer;
The vertical structure gallium nitride-based light emission according to claim 1, further comprising: forming an n-type impurity-doped gallium nitride layer on the undoped gallium nitride layer. Manufacturing method of diode element.
前記n型不純物のドープされた窒化ガリウム層を形成する方法は、
前記アンドープ窒化ガリウム層上に、n型不純物のドーピング濃度を漸次高めつつ窒化ガリウム層を成長させることを特徴とする、請求項11に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。
The method of forming the n-type impurity doped gallium nitride layer includes:
12. The method of manufacturing a vertical gallium nitride light emitting diode device according to claim 11, wherein the gallium nitride layer is grown on the undoped gallium nitride layer while gradually increasing the doping concentration of the n-type impurity.
前記アンドープ窒化ガリウム層の厚さは0.1〜1μmとすることを特徴とする、請求項11または12に記載の垂直構造の窒化ガリウム系発光ダイオード素子の製造方法。   13. The method of manufacturing a vertical gallium nitride light emitting diode device according to claim 11, wherein the undoped gallium nitride layer has a thickness of 0.1 to 1 [mu] m. 構造支持層と、
前記構造支持層の上面または下面に形成されたp型電極と、
前記p型電極の形成された前記構造支持層上に形成されたp型窒化ガリウム層と、
前記p型窒化ガリウム層上に形成された活性層と、
前記活性層上に形成され、n型不純物がドープされたn型窒化ガリウム層と、
前記n型窒化ガリウム層上に形成され、上面に複数個の凹部が周期的に形成されたアンドープ窒化ガリウム層と、
前記アンドープ窒化ガリウム層上に形成されたn型電極
を含む、垂直構造の窒化ガリウム系発光ダイオード素子。
A structural support layer;
A p-type electrode formed on the upper or lower surface of the structural support layer;
A p-type gallium nitride layer formed on the structure support layer on which the p-type electrode is formed;
An active layer formed on the p-type gallium nitride layer;
An n-type gallium nitride layer formed on the active layer and doped with an n-type impurity;
An undoped gallium nitride layer formed on the n-type gallium nitride layer and having a plurality of recesses formed periodically on the upper surface;
A vertical structure gallium nitride light-emitting diode element including an n-type electrode formed on the undoped gallium nitride layer.
前記p型電極が前記構造支持層の下面に形成された場合、前記構造支持層は、導電性基板及びメッキ層からなる群より選ばれたいずれか一つで形成された構造支持層であり、前記p型電極が前記構造支持層の上面に形成された場合、前記構造支持層は、シリコン(Si)基板及びメッキ層からなる群より選ばれたいずれか一つで形成された構造支持層であることを特徴とする、請求項14に記載の垂直構造の窒化ガリウム系発光ダイオード素子。   When the p-type electrode is formed on the lower surface of the structure support layer, the structure support layer is a structure support layer formed of any one selected from the group consisting of a conductive substrate and a plating layer, When the p-type electrode is formed on the top surface of the structural support layer, the structural support layer is a structural support layer formed of any one selected from the group consisting of a silicon (Si) substrate and a plating layer. The vertical structure gallium nitride light emitting diode device according to claim 14, wherein the device is a vertical structure gallium nitride light emitting diode device. 前記凹部は、半球形状を有し、深さ0.1〜5μm、直径0.5〜5μm、パターン周期0.5〜5μmであることを特徴とする、請求項14または15に記載の垂直構造の窒化ガリウム系発光ダイオード素子。   The vertical structure according to claim 14 or 15, wherein the concave portion has a hemispherical shape, has a depth of 0.1 to 5 µm, a diameter of 0.5 to 5 µm, and a pattern period of 0.5 to 5 µm. Gallium nitride-based light emitting diode device. 前記アンドープ窒化ガリウム層の厚さは、0.1〜1μmであることを特徴とする、請求項14〜16のいずれか一項に記載の垂直構造の窒化ガリウム系発光ダイオード素子。   17. The vertical gallium nitride light emitting diode device according to claim 14, wherein the undoped gallium nitride layer has a thickness of 0.1 to 1 μm. 前記アンドープ窒化ガリウム層上に形成された透明導電性酸化物(TCO)層をさらに含むことを特徴とする、請求項14〜17のいずれか一項に記載の垂直構造の窒化ガリウム系発光ダイオード素子。   The vertical structure GaN-based light emitting diode device according to any one of claims 14 to 17, further comprising a transparent conductive oxide (TCO) layer formed on the undoped gallium nitride layer. .
JP2006105621A 2005-05-10 2006-04-06 Vertical structure gallium nitride light emitting diode device and method for manufacturing the same Active JP4786398B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050039076A KR100588377B1 (en) 2005-05-10 2005-05-10 Vertically structured gan type light emitting diode and method of manufacturing the same
KR10-2005-0039076 2005-05-10

Publications (2)

Publication Number Publication Date
JP2006319320A true JP2006319320A (en) 2006-11-24
JP4786398B2 JP4786398B2 (en) 2011-10-05

Family

ID=37182587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006105621A Active JP4786398B2 (en) 2005-05-10 2006-04-06 Vertical structure gallium nitride light emitting diode device and method for manufacturing the same

Country Status (3)

Country Link
US (2) US7306964B2 (en)
JP (1) JP4786398B2 (en)
KR (1) KR100588377B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100926280B1 (en) 2007-12-14 2009-11-12 고려대학교 산학협력단 Gallium nitride light emitting diode and method for manufacturing the same
KR101316121B1 (en) * 2007-03-06 2013-10-11 서울바이오시스 주식회사 Method of fabricating vertical light emitting diode
JP2017504221A (en) * 2013-11-07 2017-02-02 上海芯元基半導体科技有限公司 III-V nitride semiconductor epitaxial wafer, device including the epitaxial wafer, and method for manufacturing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4233268B2 (en) * 2002-04-23 2009-03-04 シャープ株式会社 Nitride-based semiconductor light-emitting device and manufacturing method thereof
KR20060131327A (en) 2005-06-16 2006-12-20 엘지전자 주식회사 Method of manufacturing light emitting diode
KR20070012930A (en) * 2005-07-25 2007-01-30 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR101272706B1 (en) * 2006-12-28 2013-06-10 서울옵토디바이스주식회사 Vertical light emitting diode having patterned semiconductor layer by using anodic aluminum oxide and fabrication method of the same
TWI370560B (en) * 2007-12-14 2012-08-11 Delta Electronics Inc Light-emitting diode device and manufacturing method thereof
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
DE102008056175A1 (en) * 2008-11-06 2010-05-12 Osram Opto Semiconductors Gmbh A method of manufacturing a radiation emitting thin film device and radiation emitting thin film device
FR2939241B1 (en) * 2008-11-28 2011-03-25 Commissariat Energie Atomique METHOD FOR MANUFACTURING NANOSTRUCTURE SUBSTRATE FOR OLED AND PROCESS FOR PRODUCING OLED
CN102231413A (en) * 2009-10-13 2011-11-02 鸿富锦精密工业(深圳)有限公司 LED (light-emitting diode) chip and manufacturing method thereof
KR20110043282A (en) 2009-10-21 2011-04-27 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
TWI469386B (en) * 2009-12-01 2015-01-11 Hon Hai Prec Ind Co Ltd Light emitting diode and method for making the same
CN102263173A (en) * 2010-05-28 2011-11-30 展晶科技(深圳)有限公司 Light-emitting diode and manufacturing method thereof
KR101179606B1 (en) * 2011-03-03 2012-09-05 주식회사 세미콘라이트 Semiconductor light emitting device
GB201202222D0 (en) 2012-02-09 2012-03-28 Mled Ltd Enhanced light extraction
US9991463B2 (en) * 2012-06-14 2018-06-05 Universal Display Corporation Electronic devices with improved shelf lives
TWI540768B (en) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 Led chip unit and method manufacturing the same
DE102014108301A1 (en) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Semiconductor chip and method for producing a semiconductor chip
CN105895755B (en) * 2016-06-07 2018-01-26 厦门乾照光电股份有限公司 A kind of GaN LED production method with peelable structure
CN105895761B (en) * 2016-06-07 2018-02-23 厦门乾照光电股份有限公司 A kind of GaN light emitting diode with peelable structure

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832111A (en) * 1994-07-14 1996-02-02 Omron Corp Semiconductor light emitting element as well as light emitting device, photodetector, optical information processor, and photocoupler utilizing the element
JPH08228022A (en) * 1995-02-20 1996-09-03 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JPH0992878A (en) * 1995-09-25 1997-04-04 Shin Etsu Handotai Co Ltd Semiconductor light emitting device and manufacturing method thereof
JPH11266034A (en) * 1998-03-18 1999-09-28 Nichia Chem Ind Ltd Substrate and element of nitride semiconductor
JP2000101132A (en) * 1998-09-28 2000-04-07 Sharp Corp Semiconductor light emitting element
JP2000307149A (en) * 1999-04-21 2000-11-02 Nichia Chem Ind Ltd Nitride semiconductor element
JP2003188410A (en) * 2001-12-19 2003-07-04 Daido Steel Co Ltd Light emitting diode chip
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
JP2004055799A (en) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd Method for manufacturing semiconductor crystal
JP2004511080A (en) * 1999-12-03 2004-04-08 クリー インコーポレイテッド Light-emitting diodes with improved light extraction by internal and external optical elements
JP2004134772A (en) * 2002-09-18 2004-04-30 Sanyo Electric Co Ltd Nitride-based semiconductor light-emitting device
JP2004140300A (en) * 2002-10-21 2004-05-13 Hitachi Cable Ltd Epitaxial wafer for semiconductor light-emitting element, and the semiconductor light-emitting element
JP2004297010A (en) * 2003-03-28 2004-10-21 Toyoda Gosei Co Ltd Method for producing semiconductor crystal and semiconductor light emitting element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779924A (en) 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
FR2817394B1 (en) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator METHOD FOR MANUFACTURING A SUBSTRATE, IN PARTICULAR FOR OPTICS, ELECTRONICS OR OPTOELECTRONICS AND SUBSTRATE OBTAINED THEREBY
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
JP4233268B2 (en) * 2002-04-23 2009-03-04 シャープ株式会社 Nitride-based semiconductor light-emitting device and manufacturing method thereof
US7485902B2 (en) * 2002-09-18 2009-02-03 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US6831302B2 (en) 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
KR100631981B1 (en) * 2005-04-07 2006-10-11 삼성전기주식회사 Vertical group iii-nitride light emitting device and method for manufacturing the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832111A (en) * 1994-07-14 1996-02-02 Omron Corp Semiconductor light emitting element as well as light emitting device, photodetector, optical information processor, and photocoupler utilizing the element
JPH08228022A (en) * 1995-02-20 1996-09-03 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JPH0992878A (en) * 1995-09-25 1997-04-04 Shin Etsu Handotai Co Ltd Semiconductor light emitting device and manufacturing method thereof
JPH11266034A (en) * 1998-03-18 1999-09-28 Nichia Chem Ind Ltd Substrate and element of nitride semiconductor
JP2000101132A (en) * 1998-09-28 2000-04-07 Sharp Corp Semiconductor light emitting element
JP2000307149A (en) * 1999-04-21 2000-11-02 Nichia Chem Ind Ltd Nitride semiconductor element
JP2004511080A (en) * 1999-12-03 2004-04-08 クリー インコーポレイテッド Light-emitting diodes with improved light extraction by internal and external optical elements
JP2003188410A (en) * 2001-12-19 2003-07-04 Daido Steel Co Ltd Light emitting diode chip
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
JP2004055799A (en) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd Method for manufacturing semiconductor crystal
JP2004134772A (en) * 2002-09-18 2004-04-30 Sanyo Electric Co Ltd Nitride-based semiconductor light-emitting device
JP2004140300A (en) * 2002-10-21 2004-05-13 Hitachi Cable Ltd Epitaxial wafer for semiconductor light-emitting element, and the semiconductor light-emitting element
JP2004297010A (en) * 2003-03-28 2004-10-21 Toyoda Gosei Co Ltd Method for producing semiconductor crystal and semiconductor light emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101316121B1 (en) * 2007-03-06 2013-10-11 서울바이오시스 주식회사 Method of fabricating vertical light emitting diode
KR100926280B1 (en) 2007-12-14 2009-11-12 고려대학교 산학협력단 Gallium nitride light emitting diode and method for manufacturing the same
JP2017504221A (en) * 2013-11-07 2017-02-02 上海芯元基半導体科技有限公司 III-V nitride semiconductor epitaxial wafer, device including the epitaxial wafer, and method for manufacturing the same

Also Published As

Publication number Publication date
US20070290225A1 (en) 2007-12-20
US20060273341A1 (en) 2006-12-07
JP4786398B2 (en) 2011-10-05
US8686450B2 (en) 2014-04-01
KR100588377B1 (en) 2006-06-09
US7306964B2 (en) 2007-12-11

Similar Documents

Publication Publication Date Title
JP4786398B2 (en) Vertical structure gallium nitride light emitting diode device and method for manufacturing the same
JP6074005B2 (en) Manufacturing method of semiconductor light emitting device including window layer and light directing structure
JP4996706B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR100661602B1 (en) Method for forming the vertically structured gan type light emitting diode device
JP4813282B2 (en) Vertical structure gallium nitride based light emitting diode device
KR100638730B1 (en) Method for Manufacturing Vertical ?-Nitride Light Emitting Device
JP4886869B2 (en) Semiconductor light emitting device and manufacturing method thereof
TWI656662B (en) Semiconductor light emitting structure and light emitting device
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
JP5592904B2 (en) Semiconductor light emitting device
WO2018113327A1 (en) Light-emitting diode and manufacturing method therefor
TW202217920A (en) Junction semiconductor light-receiving element and production method for junction semiconductor light-receiving element
JP2009043895A (en) Light emitting element
CN115775859A (en) Light emitting diode for improving optical crosstalk and preparation method thereof
JPS60130873A (en) Light emitting semiconductor device
JP5758518B2 (en) Manufacturing method of semiconductor light emitting device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110713

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4786398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250