JP2006317514A - 表示特性補正集積回路、液晶制御装置 - Google Patents

Abstract

【課題】 集積回路であって、低機能版液晶制御装置および高機能版液晶制御装置とで、共通して用いることができ、低機能版液晶制御装置で用いる場合には、ＶＴ特性補正を行うことができ、高機能版液晶制御装置で用いる場合は、ＶＴ特性補正又はＶＴ特性補正に加えて応答速度補正とを行うことができる汎用性が高い集積回路を提供すること。
【解決手段】 液晶パネルのＶＴ特性の補正を行う表示特性補正集積回路であって、画像信号が表わす画像データの変化に応じて、液晶パネルの表示の応答速度を上げるように、ＶＴ特性補正に加えて、応答速度の補正を行うか否かを表わす補正判定信号を受け付ける補正判定信号入力端子と、補正判定信号が応答速度補正を行わないことを表わす場合には、画像データに対して、ＶＴ特性補正を行い、補正判定信号が応答速度補正を行うことを表わす場合には、画像データに対して、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行う。
【選択図】 図１

Description

本発明は、液晶パネルの液晶制御装置において、液晶パネルに表示する画像に対して応答速度補正を行う技術に関する。

従来、液晶制御装置は、液晶パネルの各液晶セル（以下、画素と呼ぶ。）に印加させる印加電圧Ｖを変化させることで、各画素の光透過率Ｔを変化させて、液晶パネルに画像を表示する。この場合、液晶制御装置は、液晶パネルの表示特性等に起因する印加電圧Ｖ−光透過率Ｔ特性（ＶＴ特性）を補正するＶＴ特性補正を行う必要があった。

また、この液晶表示装置において、例えば、液晶パネルに時系列な複数の画像から成る動画像を表示する場合に、液晶パネルに表示した画像（以下、現表示画像と呼ぶ。）に、現表示画像の一つ前の画像（以下、前表示画像と呼ぶ。）の一部が重なって見えるなどの動画ぼやけが発生する場合がある。そこで、液晶制御装置は、動画ぼやけを解消するためには、ＶＴ特性補正に加えて、例えば、下記特許文献１に記載の技術のように、現表示画像を表わす画像データに対して応答速度の補正（以下、応答速度補正と呼ぶ。）を行う必要があった。ここで、応答速度とは、現表示画像を表わす画像データの変化に対する液晶パネルの表示の変化速度のことである。そして、応答速度補正とは、液晶パネルの表示の変化速度（応答速度）を上げるように、画像データの表わす印加電圧を調整することである。

特開２００３−２４１７２１号公報

ところで、廉価版として、上述したＶＴ特性補正を行う機能（以下では、ＶＴ特性補正機能と呼ぶ。）のみを備えた低機能な液晶制御装置（以下では、低機能版液晶制御装置と呼ぶ。）と、ＶＴ特性補正機能と、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行う機能（以下では、ＶＴ応答速度補正機能と呼ぶ。）とを備え、これらを使い分けて実施する高機能な液晶制御装置（以下では、高機能版液晶制御装置と呼ぶ。）とがある。これら低機能版液晶制御装置または高機能版液晶制御装置は、例えば、ＶＴ特性補正機能、または、ＶＴ特性補正機能とＶＴ応答速度補正機能とを、それぞれ一つの集積回路に搭載していた。しかしながら、この場合、低機能版液晶制御装置および高機能版液晶制御装置のそれぞれで、異なる集積回路を新たに開発する必要があった。

本発明は、上記課題に鑑みてなされたもので、集積回路であって、低機能版液晶制御装置および高機能版液晶制御装置とで、共通して用いることが可能であり、低機能版液晶制御装置で用いる場合には、少なくともＶＴ特性補正を行うことができ、高機能版液晶制御装置で用いる場合は、少なくともＶＴ特性補正またはＶＴ特性補正と応答速度補正とを組み合わせた補正とを行うことができる汎用性が高い集積回路を提供することを目的とする。

上記目的の少なくとも一部を達成するために、本発明の表示特性補正集積回路は、
複数の画像データを時系列に液晶パネルに表示させる制御を行う液晶制御装置で用いられ、前記液晶パネルのＶＴ特性の補正を行う表示特性補正集積回路であって、
前記液晶制御装置に入力される画像信号を入力する画像信号入力端子と、
前記画像信号が表わす画像データの変化に応じて、前記液晶パネルにおける表示の応答速度を上げるように、前記ＶＴ特性補正に加えて、前記応答速度の補正を行うか否かを表わす補正判定信号を受け付ける補正判定信号入力端子と、
受け付けた前記補正判定信号が前記応答速度補正を行わないことを表わす場合には、前記画像データに対して、前記ＶＴ特性補正を行い、受け付けた前記補正判定信号が前記応答速度補正を行うことを表わす場合には、前記画像データに対して、前記ＶＴ特性補正と前記応答速度補正と組み合わせた補正を行う補正部と、
補正後の前記画像データを画像信号として出力するための画像信号出力端子と、
を備えることを要旨とする。

上記構成の表示特性補正集積回路によれば、補正判定信号に基づいて、ＶＴ特性補正、若しくは、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うことができる。従って、上記構成の表示特性補正集積回路を、高機能版液晶制御装置に用いれば、画像信号が表わす画像データに対して、ＶＴ特性補正か、若しくは、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うことができる。また、上記構成の表示特性補正集積回路を、低機能版液晶制御装置に用いれば、画像信号が表わす画像データに対して、ＶＴ特性補正のみを実施することができる。従って、上記構成の表示特性補正集積回路は、高機能版液晶制御装置と、低機能版液晶制御装置との両方に用いることができ、すなわち、汎用性が高い集積回路である。

上記表示特性補正集積回路において、
前記補正部は、
前記画像データに対して、前記補正信号入力端子が受け付けた前記補正判定信号が前記応答速度補正を行わないことを表わす場合には、ＶＴ特性補正用ルックアップテーブルを用いて前記ＶＴ特性補正を行い、受け付けた前記補正判定信号が前記応答速度補正を行うことを表わす場合には、応答速度補正用ルックアップテーブルを用いて、前記応答速度補正を行うようにしてもよい。

このようにすれば、画像データに対して、ＶＴ特性補正を、ＶＴ特性補正用ルックアップテーブルを用いることにより実施することができ、また、画像データに対して、ＶＴ特性補正と応答速度補正とを組み合わせた補正を、応答速度補正用ルックアップテーブルを用いて実施することができる。

上記表示特性補正集積回路において、
前記補正判定信号入力端子が受け付ける前記補正判定信号は、
前記画像データの各画素データに対して、前記応答速度補正を行うか否かを表わし、
前記補正部は、
受け付けた前記補正判定信号が前記応答速度補正を行わないことを表わす場合には、前記画像データの各画素データに対して、前記ＶＴ特性補正を行い、受け付けた前記補正判定信号が前記応答速度補正を行うことを表わす場合には、前記画像データの各画素データに対して、前記ＶＴ特性補正と前記応答速度補正とを組み合わせた前記補正を行うようにしてもよい。

このようにすれば、画像信号が表わす画像データの各画素データ単位で、ＶＴ特性補正か、若しくは、ＶＴ特性補正と応答速度補正とを組み合わせた補正を実施することができる。その結果、液晶パネル上において、画像データの表わす画像を好適に表示することができる。

上記表示特性補正集積回路を液晶制御装置に用いるようにしてもよい。

上記目的の少なくとも一部を達成するために、本発明の液晶制御装置は、
複数の画像データを時系列に液晶パネルに表示させ、該液晶パネルのＶＴ特性の補正を行う液晶制御装置であって、
応答速度制御用集積回路と、
前記応答速度制御用集積回路とは異なる集積回路である表示特性補正集積回路と
を備え、
前記応答速度制御用集積回路は、
前記液晶制御装置に入力される画像信号が表わす画像データの変化に応じて、前記液晶パネルにおける表示の応答速度を上げるように、前記ＶＴ特性補正に加えて、前記応答速度の補正を行うか否か判定する応答速度補正判定部と、
前記応答速度補正判定部の判定に基づいて、前記画像データに対して前記応答速度補正を行うか否かを表わす補正判定信号を生成する信号生成部と、
生成した前記補正判定信号を出力するための補正判定信号出力端子と、
を備え、
前記表示特性補正集積回路は、
前記画像信号を入力する画像信号入力端子と、
前記補正判定信号出力端子から出力される前記補正判定信号を受け付ける補正信号入力端子と、
受け付けた前記補正判定信号が前記応答速度補正を行わないことを表わす場合には、前記画像データに対して、前記ＶＴ特性補正を行い、受け付けた前記補正判定信号が前記応答速度補正を行うことを表わす場合には、前記画像データに対して、前記ＶＴ特性補正と前記応答速度補正とを組み合わせた補正を行う補正部と、
補正後の前記画像データを画像信号として出力するための画像信号出力端子と、
を備えることを要旨とする。

上記構成の液晶制御装置は、補正判定信号に基づいて、ＶＴ特性補正、若しくは、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うことができる汎用性の高い表示特性補正集積回路を用いている。従って、上記構成の液晶制御装置の開発コストを抑制することができる。

なお、本発明は、上記した表示特性補正集積回路や液晶制御装置などの装置発明の態様に限ることなく、表示特性補正集積回路や液晶制御装置の制御方法などの方法発明としての態様で実現することも可能である。さらには、それら方法や装置を構築するためのコンピュータプログラムとしての態様や、そのようなコンピュータプログラムを記録した記録媒体としての態様や、上記コンピュータプログラムを含み搬送波内に具現化されたデータ信号など、種々の態様で実現することも可能である。

また、本発明をコンピュータプログラムまたはそのプログラムを記録した記録媒体等として構成する場合には、上記装置の動作を制御するプログラム全体として構成するものとしてもよいし、本発明の機能を果たす部分のみを構成するものとしてもよい。

以下、本発明の実施の形態について、実施例に基づき次の順序で説明する。
Ａ．実施例：
Ａ１．表示特性補正集積回路Ｙの構成：
Ａ２．液晶表示装置１００の構成：
Ａ３．高機能版液晶制御部３００Ａの構成：
Ａ４．高機能版液晶制御部３００Ａの動作処理：
Ａ５．低機能版液晶制御部３００Ｂの構成：
Ａ６．低機能版液晶制御部３００Ｂの動作処理：
Ｂ．変形例：

Ａ．実施例：
Ａ１．表示特性補正集積回路Ｙの構成：
図１は、本発明の一実施例としての表示特性補正集積回路Ｙの概略構成を示す説明図である。この表示特性補正集積回路Ｙは、入力バッファ３５０と、ＶＴ特性補正回路３６０と、ＬＵＴ格納メモリ３７０と、制御回路３７５と、画像信号入力端子ＩＰ１と、ＯＤＥＮ信号入力端子ＩＰ２と、画像信号出力端子ＯＰとを備える。

画像信号入力端子ＩＰ１は、所定の画像信号（または画像データ）を入力するための端子である。ＯＤＥＮ信号入力端子ＩＰ２は、後述するＯＤＥＮ信号を入力するための端子である。なお、ＯＤＥＮ信号入力端子ＩＰ２は、請求項における補正判定信号入力端子に該当する。また、ＯＤＥＮ信号は、請求項における補正判定信号に該当する。

本実施例でいう画像信号は、Ｒ（レッド）信号、Ｇ（グリーン）信号、および、Ｂ（ブルー）信号から構成され、画像信号が表す画像データとは、Ｒ信号が表すＲ画像データ、Ｇ信号が表すＧ画像データ、および、Ｂ信号が表すＢ画像データの総称である。また、画像データの画素データは、階調値（画素値）で表され、すなわち、Ｒ，Ｇ，Ｂ画像データの各画素データもこの階調値（画素値）で表わされる。

入力バッファ３５０は、画像信号入力端子ＩＰ１を介して入力される画像信号が表わす画像データの１画素分の画素データを入力し、バッファリングするバッファである。

制御回路３７５は、入力バッファ３５０と、ＶＴ特性補正回路３６０とを制御する。
ＬＵＴ格納メモリ３７０は、画像信号が表わす画像データ（Ｒ，Ｇ，Ｂ画像データ）の各画素データに対し、後述する液晶パネル５００の表示特性等に起因する印加電圧Ｖ−光透過率Ｔ特性（ＶＴ特性）を補正するＶＴ特性補正を行うためのルックアップテーブルＬＵＴ１と、画像データの各画素データに対し、ＶＴ特性補正と、応答速度補正とを組み合わせた補正を行うためのルックアップテーブルＬＵＴ２とを備える。このＬＵＴ格納メモリ３７０は、例えば、ＳＲＡＭ（Static Random Access Memory）としてもよい。

ＶＴ特性補正回路３６０は、ＯＤＥＮ信号入力端子ＩＰ２から入力されるＯＤＥＮ信号に基づき、ルックアップテーブルＬＵＴ１またはルックアップテーブルＬＵＴ２を用いて、画像データの各画素データに対して、階調値の補正を行う。なお、ＶＴ特性補正回路３６０は、請求項における補正部に該当する。

画像信号出力端子ＯＰは、ＶＴ特性補正回路３６０で補正された画像データを表わす画像信号を出力するための端子である。

Ａ２．液晶表示装置１００の構成：
図２は、本実施例としての表示特性補正集積回路Ｙを用いた液晶制御部３００を備えた液晶表示装置１００の概略構成を示す説明図である。液晶表示装置１００は、主に、信号処理部２００と、フレームメモリＦＭ１と、液晶制御部３００と、液晶パネル駆動部４００と、光変調装置としての液晶パネル５００とを備えている。液晶表示装置１００は、この他、所定のインタフェイス等の種々の周辺装置等を備えているが、本実施例では、説明を省略する。

信号処理部２００は、入力される画像信号ＶＳを、フレームメモリＦＭ１に書き込み、スケーリング処理（拡大または縮小処理）やコントラスト補正等の所定の画像処理を行い、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、クロック信号などのタイミングに基づいて、画像信号ＶＳ１として、出力する。

液晶制御部３００は、画像信号ＶＳ１を入力し、所定の処理を行い、画像信号ＶＳ２として出力する。この液晶制御部３００は、本発明の特徴部分である表示特性補正集積回路Ｙを用いて、ＶＴ特性補正と応答速度補正とを組み合わせた補正を実施可能である高機能な液晶制御部３００Ａ（以下、高機能版液晶制御部３００Ａと呼ぶ。）と、廉価版として応答速度補正を行わずＶＴ特性補正のみを実施可能である低機能な液晶制御部３００Ｂ（以下、低機能版液晶制御部３００Ｂと呼ぶ。）とを実現している。これらの詳細についての説明は、後述する。

液晶パネル駆動部４００は、画像信号ＶＳ２を入力し、画像信号ＶＳ２に従って、液晶パネル５００を駆動する。液晶パネル５００に備えられるバックライト（図示せず）より発せられた光は、駆動された液晶パネル５００によって変調されて、液晶パネル５００に画像を表示する。

Ａ３．高機能版液晶制御部３００Ａの構成：
図３は、本実施例の高機能版液晶制御部３００Ａの概略構成を示す説明図である。この高機能版液晶制御部３００Ａは、本発明の特徴部分である表示特性補正集積回路Ｙに加えて、応答速度制御用集積回路Ｘを備え、入力される画像信号ＶＳ１の表わす画像データ（厳密に言えば、画像データの各画素データ）に対して、応答速度補正を行うか否かを判定し、その判定の結果に基づいて、画像データ（の各画素データ）に対して、ＶＴ特性補正のみを行うか、若しくは、ＶＴ特性補正に加えて、応答速度補正を行い、画像信号ＶＳ２として出力する。なお、画像信号ＶＳ１が表す画像データにおいて、液晶パネル５００にこれから表示される画像を表す画像データを、以下では、表示画像データとも呼ぶ。従って、応答速度補正を行うか否かの判定を行う画像データは、表示画像データである。また、表示画像データが表す画像を表示画像とも呼ぶ。

応答速度制御用集積回路Ｘは、入力バッファ３１０と、ラインバッファ３３０と、フレームメモリＦＭ２と、応答速度補正判定回路３２０と、通信回路３４０と、制御回路３４５と、画像信号出力端子ＯＰ１と、ＯＤＥＮ信号出力端子ＯＰ２と、画像信号入力端子ＩＰとを備える。なお、ＯＤＥＮ信号出力端子ＯＰ２は、請求項における補正判定信号出力端子に該当する。

画像信号入力端子ＩＰは、画像信号ＶＳ１を入力するための端子である。
制御回路３４５は、入力バッファ３１０と、応答速度補正判定回路３２０と、ラインバッファ３３０と、フレームメモリＦＭ２と、通信回路３４０とを制御する。

フレームメモリＦＭ２は、画像信号ＶＳ１において、表示画像データの一つ前の画像データである画像データ（以下では、過去画像データと呼ぶ。）を記憶しておくためのメモリである。

入力バッファ３１０は、画像信号入力端子ＩＰを介して、画像信号ＶＳ１が表す表示画像データの１画素分の画素データを入力し、バッファリングするバッファである。

ラインバッファ３３０は、画像データの１ライン分の画素データと、１画素分の画素データとをバッファリング可能なバッファで（図示せず）ある。１ライン分のバッファは、入力バッファ３１０から送られてくる表示画像データの画素データを順次バッファリングし、１画素のバッファは、フレームメモリＦＭ２に書き込まれていた過去画像データの画素データをバッファリングする。

応答速度補正判定回路３２０は、表示画像データの各画素データに対して、応答速度補正を行うか否かを判定する。また、応答速度補正判定回路３２０は、画像信号出力端子ＯＰ１を介して、応答速度補正を行った表示画像データの画素データを表示特性補正集積回路Ｙに出力する。なお、応答速度補正判定回路３２０は、請求項における応答速度補正判定部に該当する。

通信回路３４０は、応答速度補正判定回路３２０の判定結果に基づいて、所定の信号（以下では、ＯＤＥＮ信号と呼ぶ。）を生成し、そのＯＤＥＮ信号をＯＤＥＮ信号出力端子ＯＰ２を介して表示特性補正集積回路Ｙに出力する。この通信回路３４０は、請求項における信号生成部に該当する。以下では、液晶制御部３００Ａの応答速度制御用集積回路Ｘおよび表示特性補正集積回路Ｙにおける各機能ブロックの動作処理について、具体的に説明する。

Ａ４．高機能版液晶制御部３００Ａの動作処理：
前提条件として、フレームメモリＦＭ２には、上述したように、過去画像データが記憶されている。また、表示画像データおよび過去画像データにおいて、各画像データが表わす画像における各画素の座標を（ｍ，ｎ）（ｍは、画像のライン番号を表わし、ｎは、番号ｍのラインにおいて、何番目の画素かを表わす。ｍ：１〜ｋまでの整数、ｎ：１〜ｌまでの整数。）とする。以下では、各画像データが表わす画像において、座標（ｍ，ｎ）の画素を表わす画素データを、（ｍ，ｎ）画素データとも呼ぶ。さらに、入力バッファ３１０には、表示画像データにおいて、最初に（１，１）画素データが入力され、次に、そのライン（ｍ＝１）の画素データが、ｎ＝２，３，４...ｌの順番で入力され、それ以降同様に、各ライン（ｍ＝２，３，４...ｋ）において、ｎ＝１，２，３...ｌの順番で画素データが入力されるようになっている。

＜第１Ａ工程＞
まず、制御回路３４５は、入力バッファ３１０に画像信号ＶＳ１が表わす表示画像データの先頭の画素データ（すなわち、表示画像データの（１，１）画素データ。）が入力されると、表示画像データの（１，１）画素データをラインバッファ３３０へ読み出す。

＜第２Ａ工程＞
続いて、制御回路３４５は、フレームメモリＦＭ２から、表示画像データの（１，１）画素データに対応する、過去画像データの画素データ（すなわち、過去画像データの（１，１）画素データ。）をラインバッファ３３０に読み出して、応答速度補正判定回路３２０へ送信させ、また、それに同期させて、入力バッファ３１０に入力された表示画像データの（１，１）画素データを応答速度補正判定回路３２０へ送信させる。

＜第３Ａ工程＞
応答速度補正判定回路３２０は、送信されてきた表示画像データの（１，１）画素データが表わす階調値と、過去画像データの（１，１）画素データが表わす階調値との差の絶対値（以下、階調差絶対値と呼ぶ。）を求め、所定の閾値Ｒと比較する。応答速度補正判定回路３２０は、階調差絶対値が閾値Ｒ以上の場合には、応答速度補正を行うと判定し、階調差絶対値が閾値Ｒより小さい場合には、応答速度補正を行わないと判定し、その判定結果を通信回路３４０に伝える。

＜第４Ａ工程＞
通信回路３４０は、判定結果を受け付け、判定結果が、応答速度補正を行うと判定された場合には、ＯＤＥＮ信号を「Ｈｉｇｈ」として生成し、制御回路３４５の指示により、ＯＤＥＮ信号出力端子ＯＰ２を介して表示特性補正集積回路Ｙに出力する。通信回路３４０は、判定結果が、応答速度補正を行わないと判定された場合には、ＯＤＥＮ信号を「Ｌｏｗ」として生成し、制御回路３４５の指示により、ＯＤＥＮ信号出力端子ＯＰ２を介して表示特性補正集積回路Ｙに出力する。

＜第５Ａ工程＞
また、応答速度補正判定回路３２０は、表示画像データの（１，１）画素データを、制御回路３４５の指示により、通信回路３４０によるＯＤＥＮ信号の出力に同期させて、画像信号出力端子ＯＰ１を介して、表示特性補正集積回路Ｙに出力する。

＜第６Ａ工程＞
一方、表示特性補正集積回路Ｙにおいて、制御回路３７５は、入力バッファ３５０に、画像信号入力端子ＩＰ１を介して、応答速度制御用集積回路Ｘから表示画像データの（１，１）画素データが入力されると、表示画像データの（１，１）画素データをＶＴ特性補正回路３６０に読み出す。

＜第７Ａ工程＞
ＶＴ特性補正回路３６０は、通信回路３４０から出力されるＯＤＥＮ信号をＯＤＥＮ信号入力端子ＩＰ２を介して入力する。ＶＴ特性補正回路３６０は、制御回路３７５の指示により、入力したＯＤＥＮ信号が「Ｌｏｗ」の場合には、ＬＵＴ格納メモリ３７０からルックアップテーブルＬＵＴ１を読み出し、それを用いて表示画像データの（１，１）画素データにＶＴ特性補正を行う。ＶＴ特性補正回路３６０は、入力したＯＤＥＮ信号が「Ｈｉｇｈ」の場合には、ＬＵＴ格納メモリ３７０からルックアップテーブルＬＵＴ２を読み出し、それを用いて表示画像データの（１，１）画素データに対して、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行う。

＜第８Ａ工程＞
続いて、ＶＴ特性補正回路３６０は、制御回路３７５の指示により、補正後の画素データを画像信号出力端子ＯＰを介して画像信号ＶＳ２（１画素分）として液晶パネル駆動部４００に出力する。

そして、入力バッファ３１０に表示画像データの（１，１）画素データの次の画素データである表示画像データの（１，２）画素データ、その次の画素データある（１，３）画素データ、...、（１，ｌ）画素データが、順番に入力される度に、高機能版液晶制御部３００Ａ（応答速度制御用集積回路Ｘおよび表示特性補正集積回路Ｙ）の各機能ブロックは、上述した第１Ａ工程〜第８Ａ工程の処理を行う。この場合、上述の第２Ａ工程において、制御回路３４５が、フレームメモリＦＭ２から読み出す過去画像データの画素データは、第１Ａ工程において制御回路３４５がラインバッファ３３０へ読み出した表示画像の画素データに対応する座標の画素データである。例えば、第１Ａ工程において、表示画像データの（１，２）画素データが入力バッファ３１０に入力され、制御回路３４５が、それをラインバッファ３３０に読み出した場合には、第２Ａ工程において、制御回路３４５が、フレームメモリＦＭ２から読み出す過去画像データの画素データは、過去画像データにおける（１，２）画素データである。また、この場合、ラインバッファ３３０には、入力バッファ３１０に表示画像データの画素データが入力される度に、制御回路３４５によって入力バッファ３１０から読み出された表示画像データの各画素データ（ここでは、表示画像データの（１，１）〜（１，ｋ）画素データ。）が順次バッファリングされていく。

制御回路３４５は、表示画像データにおける（１，ｌ）画素データについて、上述の第１Ａ工程〜第８Ａ工程までの処理を終了した場合、すなわち、表示画像データにおける先頭ラインのすべての画素データに対して、上述の第１Ａ工程〜第８Ａ工程までの処理を終了した場合には、ラインバッファ３３０にバッファリングされている表示画像データの各画素データ（1ライン分の画素データ）を、フレームメモリＦＭ２に書き込む。

同様に、高機能版液晶制御部３００Ａの各機能ブロックは、表示画像データにおける２ライン以降（ｍ＝２〜ｋ）の各ラインにおいて、そのラインの画素データに対して、上述した第１Ａ工程〜第８Ａ工程の処理を行い、制御回路３４５は、そのラインについて、第１Ａ工程〜第８Ａ工程までの処理を終了した場合には、ラインバッファ３３０にバッファリングされている表示画像データの各画素データ（1ライン分の画素データ）を、フレームメモリＦＭ２に書き込む。

以上のようにして、高機能版液晶制御部３００Ａは、表示画像データの全てのラインの全ての画素データについて、ＶＴ特性補正、若しくは、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行う。

また、以上のように、入力バッファ３１０に入力された表示画像データの各画素データは、ラインバッファ３３０に一端バッファリングされた後、フレームメモリＦＭ２に書き込まれ、最終的に、フレームメモリＦＭ２には、表示画像データが書き込まれることになる。そして、次に、画像信号ＶＳ１において、表示画像データの次の画像データを、新たな表示画像データとし、今回フレームメモリＦＭ２に書き込んだ表示画像データを新たな過去画像データとして、上述した処理を繰り返し行い、画像信号ＶＳ１の表わす任意の画像データに対して、ＶＴ特性補正、若しくは、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うことができる。

Ａ５．低機能版液晶制御部３００Ｂの構成：
図４は、本実施例の低機能版液晶制御部３００Ｂの概略構成を示す説明図である。この低機能版液晶制御部３００Ｂは、本発明の特徴部分である表示特性補正集積回路Ｙのみを備え、入力される画像信号ＶＳ１の表わす画像データ（厳密に言えば、画像データの各画素データ）に対して、応答速度補正を行わずＶＴ特性補正のみを行い、画像信号ＶＳ２として出力する。なお、表示特性補正集積回路Ｙは、この低機能版液晶制御部３００Ｂで用いられる場合において、ＯＤＥＮ信号入力端子ＩＰ２がグランド（ＧＮＤ）されており、常に、ＯＤＥＮ信号が「Ｌｏｗ」の状態で入力されたのと同様の状態になっている。以下では、低機能版液晶制御部３００Ｂの各機能ブロックの動作処理について、具体的に説明する。

Ａ６．低機能版液晶制御部３００Ｂの動作処理：
＜第１Ｂ工程＞
まず、制御回路３７５は、入力バッファ３５０に、画像信号入力端子ＩＰ１を介して、画像信号ＶＳ１が表わす表示画像データの先頭の画素データ（すなわち、表示画像データの（１，１）画素データ。）が入力されると、表示画像データの（１，１）画素データをＶＴ特性補正回路３６０へ読み出す。

＜第２Ｂ工程＞
ＶＴ特性補正回路３６０は、常にＯＤＥＮ信号が「Ｌｏｗ」の状態で入力されているので、ＬＵＴ格納メモリ３７０からルックアップテーブルＬＵＴ１を読み出し、それを用いて表示画像データの（１，１）画素データにＶＴ特性補正のみを行う。

＜第３Ｂ工程＞
続いて、ＶＴ特性補正回路３６０は、補正後の画素データを画像信号出力端子ＯＰを介して画像信号ＶＳ２（１画素分）として液晶パネル駆動部４００に出力する。

そして、低機能版液晶制御部３００Ｂにおける表示特性補正集積回路Ｙの各機能ブロックは、入力バッファ３５０に表示画像データの（１，１）画素データの次の画素データである表示画像データの（１，２）画素データ、その次の画素データある（１，３）画素データ、...、（１，ｌ）画素データが、順番に入力される度に、上述した第１Ｂ工程〜第３Ｂ工程の処理を行い、表示画像データの全てのラインの全ての画素データについて、ＶＴ特性補正を行う。

以上のように本実施例の表示特性補正集積回路Ｙを、高機能版液晶制御部３００Ａに用いることにより、応答速度制御用集積回路Ｘにおける応答速度補正判定回路３２０の判定結果に基づき、画像信号ＶＳ１が表わす画像データ（各画素データ）に対して、ＶＴ特性補正か、若しくは、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うことができる。一方、表示特性補正集積回路Ｙを、低機能版液晶制御部３００Ｂに用いることにより、画像信号ＶＳ１が表わす画像データ（各画素データ）に対して、ＶＴ特性補正のみを実施することができる。すなわち、この表示特性補正集積回路Ｙは、液晶制御部３００において、高機能版液晶制御部３００Ａと、低機能版液晶制御部３００Ｂとの両方に用いることができる汎用性が高い集積回路である。

また、以上のように本実施例の表示特性補正集積回路Ｙでは、画像信号ＶＳ１が表わす画像データの各画素データ単位で、ＶＴ特性補正か、若しくは、ＶＴ特性補正と応答速度補正とを組み合わせた補正を実施することができる。その結果、液晶パネル５００上において、画像データの表わす画像を好適に表示することができる。

Ｂ．変形例：
なお、本発明では、上記した実施の形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。

Ｂ１．変形例１：
上記実施例の表示特性補正集積回路Ｙにおいて、ＬＵＴ格納メモリ３７０は、表示特性補正集積回路Ｙの内部に備えられているが、本発明はこれに限られるものではない。例えば、ＬＵＴ格納メモリ３７０は、表示特性補正集積回路Ｙの外部に設置されていてもよい。この場合、ＶＴ特性補正回路３６０は、上述の高機能版液晶制御部３００Ａの動作処理または低機能版液晶制御部３００Ｂの動作処理において、ＶＴ特性補正回路３６０は、外部に設置されたＬＵＴ格納メモリ３７０からルックアップテーブルＬＵＴ１またはルックアップテーブルＬＵＴ２を読み出す。なお、本変形例のように、ＬＵＴ格納メモリ３７０を表示特性補正集積回路Ｙの外部に設置する場合には、ＬＵＴ格納メモリ３７０をシリアルＲＯＭとして用いることが好ましい。このようにすれば、ＬＵＴ格納メモリ３７０が表示特性補正集積回路Ｙの外部に設置されている場合であっても、ルックアップテーブルＬＵＴ１またはルックアップテーブルＬＵＴ２を素早く読み出すことができる。

Ｂ２．変形例２：
上記実施例の表示特性補正集積回路Ｙにおいて、画像データの各画素データに対して、ＶＴ特性補正を行う場合には、ルックアップテーブルＬＵＴ１を用いて、ＶＴ特性補正を行うようにしているが、本発明はこれに限られるものではない。例えば、表示特性補正集積回路Ｙは、所定のメモリにＶＴ特性補正を行うための計算式を有しており、画像データの各画素データに対して、ＶＴ特性補正を行う場合には、その計算式を用いて、ＶＴ特性補正を行うようにしてもよい。また、上記実施例の表示特性補正集積回路Ｙにおいて、画像データの各画素データに対して、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行う場合には、ルックアップテーブルＬＵＴ２を用いて、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うようにしているが、本発明はこれに限られるものではない。例えば、表示特性補正集積回路Ｙは、所定のメモリにＶＴ特性補正と応答速度補正とを組み合わせた補正を行うための計算式を有しており、画像データの各画素データに対して、ＶＴ特性補正に加えて応答速度補正を行う場合には、その計算式を用いて、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うようにしてもよい。以上のようにしても、上記実施例と同様の効果を奏することができる。

Ｂ３．変形例３：
上記実施例の高機能版液晶制御部３００Ａの動作処理において、ＶＴ特性補正回路３６０は、ＯＤＥＮ信号が「Ｈｉｇｈ」の場合には、ＬＵＴ格納メモリ３７０からルックアップテーブルＬＵＴ１を読み出し、表示画像データの各画素データにＶＴ特性補正を行い、ＯＤＥＮ信号が「Ｌｏｗ」の場合には、ルックアップテーブルＬＵＴ２を読み出し、ＶＴ特性補正と応答速度補正とを組み合わせた補正を実行するようにしているが、本発明は、これに限られるものではない。例えば、ＶＴ特性補正回路３６０は、表示画像データの各画素データが入力されてくると、まず、ＬＵＴ格納メモリ３７０からルックアップテーブルＬＵＴ１およびルックアップテーブルＬＵＴ２とを読み出し、ルックアップテーブルＬＵＴ１を用いて表示画像データの各画素データにＶＴ特性補正を行いＶＴ特性補正後画素データを作成し、また、ルックアップテーブルＬＵＴ２を用いて表示画像データの各画素データにＶＴ特性補正と応答速度補正とを組み合わせた補正を行い、応答速度補正後画素データを作成する。そして、ＶＴ特性補正回路３６０は、ＯＤＥＮ信号入力端子ＩＰ２を介して入力されるＯＤＥＮ信号が「Ｌｏｗ」の場合には、作成した画素データのうち、ＶＴ特性補正後画素データを選択し、そのＶＴ特性補正後画素データを画像信号出力端子ＯＰを介して画像信号ＶＳ２（１画素分）として液晶パネル駆動部４００に出力するようにしてもよい。また、ＶＴ特性補正回路３６０は、ＯＤＥＮ信号入力端子ＩＰ２を介して入力されるＯＤＥＮ信号が「Ｈｉｇｈ」の場合には、作成した画素データのうち、応答速度補正後画素データを選択し、その応答速度補正後画素データを画像信号出力端子ＯＰを介して画像信号ＶＳ２（１画素分）として液晶パネル駆動部４００に出力するようにしてもよい。このようにしても本実施例の効果を奏することができる。

Ｂ４．変形例４：
上記実施例の表示特性補正集積回路Ｙは、画像データの各画素データ単位で、ＶＴ特性補正、または、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うようにしているが、本発明は、これに限られるものではない。例えば、表示特性補正集積回路Ｙは、高機能版液晶制御部３００Ａの動作処理において、画像データ単位で、ＶＴ特性補正、または、ＶＴ特性補正と応答速度補正とを組み合わせた補正を行うようにしてもよい。また、表示特性補正集積回路Ｙは、低機能版液晶制御部３００Ｂの動作処理において、画像データ単位で、ＶＴ特性補正を行うようにしてもよい。

Ｂ５．変形例５：
上記実施例において、応答速度制御用集積回路Ｘまたは表示特性補正集積回路Ｙの各部は、ハードウェア的に構成されているものを、ソフトウェア的に構成するようにしてもよい。

本発明の実施例としての表示特性補正集積回路Ｙの概略構成を示す説明図である。 本実施例としての表示特性補正集積回路Ｙを用いた液晶制御部３００を備えた液晶表示装置１００の概略構成を示す説明図である。 本実施例の高機能版液晶制御部３００Ａの概略構成を示す説明図である。 本実施例の低機能版液晶制御部３００Ｂの概略構成を示す説明図である。

符号の説明

１００...液晶表示装置
２００...信号処理部
３００...液晶制御部
３００Ａ...高機能版液晶制御部
３００Ｂ...低機能版液晶制御部
３１０...入力バッファ
３２０...応答速度補正判定回路
３３０...ラインバッファ
３４０...通信回路
３４５...制御回路
３５０...入力バッファ
３６０...ＶＴ特性補正回路
３７０...ＬＵＴ格納メモリ
３７５...制御回路
４００...液晶パネル駆動部
５００...液晶パネル
Ｘ...応答速度制御用集積回路
Ｙ...表示特性補正集積回路

Claims (5)

1. 複数の画像データを時系列に液晶パネルに表示させる制御を行う液晶制御装置で用いられ、前記液晶パネルのＶＴ特性の補正を行う表示特性補正集積回路であって、
   前記液晶制御装置に入力される画像信号を入力する画像信号入力端子と、
   前記画像信号が表わす画像データの変化に応じて、前記液晶パネルにおける表示の応答速度を上げるように、前記ＶＴ特性補正に加えて、前記応答速度の補正を行うか否かを表わす補正判定信号を受け付ける補正判定信号入力端子と、
   受け付けた前記補正判定信号が前記応答速度補正を行わないことを表わす場合には、前記画像データに対して、前記ＶＴ特性補正を行い、受け付けた前記補正判定信号が前記応答速度補正を行うことを表わす場合には、前記画像データに対して、前記ＶＴ特性補正と前記応答速度補正とを組み合わせた補正を行う補正部と、
   補正後の前記画像データを画像信号として出力するための画像信号出力端子と、
   を備えることを特徴とする表示特性補正集積回路。
2. 請求項１に記載の表示特性補正集積回路において、
   前記補正部は、
   前記画像データに対して、前記補正信号入力端子が受け付けた前記補正判定信号が前記応答速度補正を行わないことを表わす場合には、ＶＴ特性補正用ルックアップテーブルを用いて前記ＶＴ特性補正を行い、受け付けた前記補正判定信号が前記応答速度補正を行うことを表わす場合には、応答速度補正用ルックアップテーブルを用いて、前記ＶＴ特性補正と前記応答速度補正とを組み合わせた補正を行うことを特徴とする表示特性補正集積回路。
3. 請求項１または請求項２に記載の表示特性補正集積回路において、
   前記補正判定信号入力端子が受け付ける前記補正判定信号は、
   前記画像データの各画素データに対して、前記応答速度補正を行うか否かを表わし、
   前記補正部は、
   受け付けた前記補正判定信号が前記応答速度補正を行わないことを表わす場合には、前記画像データの各画素データに対して、前記ＶＴ特性補正を行い、受け付けた前記補正判定信号が前記応答速度補正を行うことを表わす場合には、前記画像データの各画素データに対して、前記ＶＴ特性補正と前記応答速度補正と組み合わせた前記補正を行うことを特徴とする表示特性補正集積回路。
4. 請求項１ないし請求項３のいずれかに記載の表示特性補正集積回路を備える液晶制御装置。
5. 複数の画像データを時系列に液晶パネルに表示させ、該液晶パネルのＶＴ特性の補正を行う液晶制御装置であって、
   応答速度制御用集積回路と、
   前記応答速度制御用集積回路とは異なる集積回路である表示特性補正集積回路と
   を備え、
   前記応答速度制御用集積回路は、
   前記液晶制御装置に入力される画像信号が表わす画像データの変化に応じて、前記液晶パネルにおける表示の応答速度を上げるように、前記ＶＴ特性補正に加えて、前記応答速度の補正を行うか否か判定する応答速度補正判定部と、
   前記応答速度補正判定部の判定に基づいて、前記画像データに対して前記応答速度補正を行うか否かを表わす補正判定信号を生成する信号生成部と、
   生成した前記補正判定信号を出力するための補正判定信号出力端子と、
   を備え、
   前記表示特性補正集積回路は、
   前記画像信号を入力する画像信号入力端子と、
   前記補正判定信号出力端子から出力される前記補正判定信号を受け付ける補正信号入力端子と、
   受け付けた前記補正判定信号が前記応答速度補正を行わないことを表わす場合には、前記画像データに対して、前記ＶＴ特性補正を行い、受け付けた前記補正判定信号が前記応答速度補正を行うことを表わす場合には、前記画像データに対して、前記ＶＴ特性補正と前記応答速度補正とを組み合わせた補正を行う補正部と、
   補正後の前記画像データを画像信号として出力するための画像信号出力端子と、
   を備えることを特徴とする液晶制御装置。

Images