JP2006314049A - 高周波発振器および高周波シンセサイザ - Google Patents
高周波発振器および高周波シンセサイザ Download PDFInfo
- Publication number
- JP2006314049A JP2006314049A JP2005136497A JP2005136497A JP2006314049A JP 2006314049 A JP2006314049 A JP 2006314049A JP 2005136497 A JP2005136497 A JP 2005136497A JP 2005136497 A JP2005136497 A JP 2005136497A JP 2006314049 A JP2006314049 A JP 2006314049A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- port
- coupler
- oscillator
- frequency band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 左手系デバイスによるカプラ2は、FET1のゲート端子にポート1が接続され、そのポート1を入力ポートとした場合に、周波数帯域fb1に対しては、ポート2,4がアイソレーションポート、ポート3が通過ポートであり、周波数帯域fb2に対しては、ポート2が通過ポート、ポート3,4がアイソレーションポートとなるものである。共振回路4a、カプラ2のポート1,3、FET1および同調回路5を通じて周波数帯域fb1で発振し、共振回路4b、カプラ2のポート1,2、FET1および同調回路5を通じて周波数帯域fb2で発振することができ、小型化を維持しつつも、発振周波数の広帯域化を実現する高周波発振器を得ることができる。
【選択図】 図1
Description
その動作としては、高周波発振器の回路内の雑音が能動素子により増幅され、能動素子の各端子に接続されたインダクタ、キャパシタおよび共振回路等のリアクタンス回路により、その増幅された電力の一部が能動素子に戻され、能動素子により電力がさらに増幅されることで発振動作を行い、負荷抵抗から発振出力させる。この発振周波数は、共振回路の共振周波数で決定される。発振周波数を制御する場合は、可変容量素子に印加される外部制御電圧を変化させることによって、その可変容量素子の接合容量を変化させ、共振回路の共振周波数を変化させる。さらに、スイッチング素子を外部から制御し、オンオフすることにより、共振回路に拡大用容量素子を接続または非接続にすることで、発振周波数帯域を切り替えることができる(例えば、特許文献1参照)。
その動作としては、基準発振器による発振周波数と電圧制御発振器により発振され、分周器によりN分周された周波数との位相差が0となるように、位相比較器から出力される位相差に応じた制御電圧により電圧制御発振器の発振周波数を制御する。このような帰還が掛かることで、電圧制御発振器の出力周波数の位相が基準発振器の出力周波数の位相に同期し、基準発振器の安定度に準ずる発振出力を得る。また、高調波用の帯域通過フィルタから電圧制御発振器の出力周波数の高調波を得ることができる(例えば、特許文献2参照)。
従来の高周波シンセサイザは、高周波数化のために、電圧制御発振器の出力をカプラまたは分配器で分配し、2つの帯域通過フィルタで高周波を分離しなくてはならず、回路構成が大型化するなどの課題があった。
図1はこの発明の実施の形態1による高周波発振器を示す回路図であり、図において、FET(トランジスタ、電界効果トランジスタ)1は、この高周波発振器の回路内の電力を増幅する発振用の能動素子として用いられるものである。左手系デバイスによるカプラ2は、FET1のゲート端子にポート1が接続され、そのポート1を入力ポートとした場合に、周波数帯域fb1に対しては、ポート2,4がアイソレーションポート、ポート3が通過ポートであり、周波数帯域fb2に対しては、ポート2が通過ポート、ポート3,4がアイソレーションポートとなるものである。アイソレーション端子3は、絶縁した端子である。共振回路(第1の共振回路)4aは、カプラ2のポート3に接続され、周波数帯域fb1に含まれる周波数f1で共振するものである。共振回路(第2の共振回路)4bは、カプラ2のポート2に接続され、周波数帯域fb2に含まれる周波数f2で共振するものである。同調回路5は、FET1のソース端子に接続され、バラクタダイオード等の容量を制御することで、周波数帯域fb1,fb2で共振周波数を可変可能なものである。リアクタンス回路6は、FET1のドレイン端子に接続されたものである。負荷抵抗7は、リアクタンス回路6に接続され、発振電力を取り出すものである。
図1に示した高周波発振器において、高周波発振器の回路内の雑音がFET1により増幅され、FET1の各端子に接続される左手系デバイスによるカプラ2、共振回路4、同調回路5、リアクタンス回路6により、その増幅された電力の一部がFET1に戻され、FET1により電力がさらに増幅されることで発振動作を行い、負荷抵抗7から発振出力させる。発振周波数は、次式(1),(2)を満足する周波数である。
Re(Za)+Re(Zr)<0 (1)
Im(Za)+Im(Zr)=0 (2)
但し、Zaはベース端子よりFET1側を見たインピーダンス、Zrはベース端子より左手系デバイスによるカプラ2側を見たインピーダンス、Reは実数成分、Imは虚数成分をそれぞれ示す。
図3は同調回路による利得の切り替えを示す特性図であり、この図3に示すように、同調回路5では、可変容量等の可変デバイスにより、周波数帯域fb1,fb2で共振周波数を可変可能である。同調回路5により、周波数f1または周波数f2で利得が得られるように制御することで、それぞれ発振条件を満足し、発振出力を得ることができる。これにより、発振周波数を容易に切り替えられることが分かる。
また、発振用の能動素子をFET1により容易に構成することができる。
なお、上記実施の形態1では、FET1のソース端子に同調回路5を接続したが、FET1のドレイン端子や、FET1のソース端子およびドレイン端子に同調回路5を接続しても良く、同様な効果を奏することができる。
また、上記実施の形態1では、リアクタンス回路6に負荷抵抗7を接続したが、同調回路5に負荷抵抗7を接続しても良く、同様な効果を奏することができる。
図4はこの発明の実施の形態2による高周波発振器を示す回路図であり、図において、同調回路(第1の同調回路)5aは、カプラ2のポート3に接続され、周波数帯域fb1で共振周波数を可変可能なものである。同調回路(第2の同調回路)5bは、カプラ2のポート2に接続され、周波数帯域fb2で共振周波数を可変可能なものである。リアクタンス回路6aは、FET1のソース端子に接続されたものである。その他の構成については図1と同様である。
上記実施の形態1では、左手系デバイスによるカプラ2に共振周波数が異なる2つの共振回路4a,4bを接続し、利得が得られる周波数を同調回路5で制御することで、発振周波数が容易に切り替えられることを示した。この実施の形態2では、左手系デバイスによるカプラ2に共振周波数帯域が異なる2つの同調回路5a,5bを接続することで、発振周波数の広帯化が容易に実現できることについて示す。
図4に示した高周波発振器において、高周波発振器の回路内の雑音がFET1により増幅され、FET1の各端子に接続される左手系デバイスによるカプラ2、同調回路5、リアクタンス回路6により、その増幅された電力の一部がFET1に戻され、FET1により電力がさらに増幅されることで発振動作を行い、負荷抵抗7から発振出力させる。発振周波数は、式(1),(2)を満足する周波数である。
図5は同調回路による利得の切り替えを示す特性図であり、この図5に示すように、周波数帯域fb1で発振させる時は、周波数帯域fb2用の同調回路5bのバラクタダイオードに、例えば、10V供給し、同調回路5bを利得が無い周波数で固定することにより、周波数帯域fb2で発振しないようにし、周波数帯域fb2で発振させる時は、周波数帯域fb1用の同調回路5aのバラクタダイオードに、例えば、0V供給し、同調回路5aを利得が無い周波数で固定することにより、周波数帯域fb1で発振しないようにすることができる。
なお、上記実施の形態2では、周波数帯域fb1の最高周波数と周波数帯域fb2の最低周波数を同じにすることで、広帯域な1つの発振帯域を得ることができる。
また、上記実施の形態2では、リアクタンス回路6に負荷抵抗7を接続したが、リアクタンス回路6aに負荷抵抗7を接続しても良く、同様な効果を奏することができる。
図6はこの発明の実施の形態3による高周波発振器を示す回路図であり、図において、同調回路5cは、FET1のソース端子に接続され、周波数帯域fb1,fb2で共振周波数を可変可能なものである。その他の構成については図4と同様である。
上記実施の形態2では、左手系デバイスによるカプラ2に共振周波数帯域が異なる2つの同調回路5a,5bを接続することで、発振周波数の広帯化が容易に実現できることについて示した。この実施の形態3では、左手系デバイスによるカプラ2に共振周波数帯域が異なる2つの同調回路5a,5bを接続し、且つ他の同調回路5cにより利得が得られる帯域を制御することで、発振周波数の広帯化がさらに容易に実現できることについて示す。
図6に示した高周波発振器において、高周波発振器の回路内の雑音がFET1により増幅され、FET1の各端子に接続される左手系デバイスによるカプラ2、同調回路5、リアクタンス回路6により、その増幅された電力の一部がFET1に戻され、FET1により電力がさらに増幅されることで発振動作を行い、負荷抵抗7から発振出力させる。発振周波数は、式(1),(2)を満足する周波数である。
さらに、同調回路5cにより、周波数帯域fb1または周波数帯域fb2で利得が得られるように制御することで、それぞれ発振条件を満足し、発振出力を得ることができる。これにより、発振周波数帯域を容易に切り替えられることが分かる。
なお、上記実施の形態3では、周波数帯域fb1の最高周波数と周波数帯域fb2の最低周波数を同じにすることで、広帯域な1つの発振帯域を得ることができる。
また、上記実施の形態3では、FET1のソース端子に同調回路5cを接続したが、FET1のドレイン端子や、FET1のソース端子およびドレイン端子に同調回路5cを接続しても良く、同様な効果を奏することができる。
図7はこの発明の実施の形態4による高周波発振器を示す回路図であり、図において、左手系デバイスによるカプラ(第2のカプラ)2aは、FET1のソース端子にポート1が接続され、そのポート1を入力ポートとした場合に、周波数帯域fb1に対しては、ポート2,4がアイソレーションポート、ポート3が通過ポートであり、周波数帯域fb2に対しては、ポート2が通過ポート、ポート3,4がアイソレーションポートとなるものである。アイソレーション端子3aは、絶縁した端子である。
同調回路(第3の同調回路)5dは、カプラ2aのポート3に接続され、周波数帯域fb1で共振周波数を可変可能なものである。同調回路(第4の同調回路)5eは、カプラ2aのポート2に接続され、周波数帯域fb2で共振周波数を可変可能なものである。その他の構成については図6と同様である。
上記実施の形態3では、左手系デバイスによるカプラ2に共振周波数帯域が異なる2つの同調回路5a,5bを接続し、且つ他の同調回路5cにより利得が得られる帯域を制御することで、発振周波数の広帯化がさらに容易に実現できることについて示した。この実施の形態4では、左手系デバイスによるカプラ2に共振周波数帯域が異なる2つの同調回路5a,5bを接続した回路、FET1の2つの端子または3つの全ての端子に接続することで、発振周波数の広帯化がさらに容易に実現できることについて示す。
図7に示した高周波発振器において、高周波発振器の回路内の雑音がFET1により増幅され、FET1の各端子に接続される左手系デバイスによるカプラ2、同調回路5、リアクタンス回路6により、その増幅された電力の一部がFET1に戻され、FET1により電力がさらに増幅されることで発振動作を行い、負荷抵抗7から発振出力させる。発振周波数は、式(1),(2)を満足する周波数である。
さらに、FET1のソース端子に左手系デバイスによるカプラ2aと周波数帯域fb1で利得を得るための同調回路5dおよび周波数帯域fb2で利得を得るための同調回路5eを設けているため、利得が得られる周波数を広帯域に制御でき、広帯域な発振周波数をさらに容易に得ることができる。
なお、上記実施の形態4では、周波数帯域fb1の最高周波数と周波数帯域fb2の最低周波数を同じにすることで、広帯域な1つの発振帯域を得ることができる。
また、上記実施の形態4では、FET1のソース端子にカプラ2aおよび同調回路5d,5eを接続したが、FET1のドレイン端子や、FET1のソース端子およびドレイン端子にカプラ2aおよび同調回路5d,5eを接続しても良く、同様な効果を奏することができる。
図8はこの発明の実施の形態5による高周波発振器を示す回路図であり、図において、BJT(トランジスタ、バイポーラトランジスタ)8は、この高周波発振器の回路内の電力を増幅する発振用の能動素子として用いられるものである。その他の構成については図7と同様である。
上記実施の形態1から上記実施の形態4では、発振用の能動素子としてFET1を用い、そのFET1の端子に左手系デバイスによるカプラ2、共振回路4、同調回路5、リアクタンス回路6を接続することで、発振周波数の切り替え、または、広帯域な発振周波数を得られることについて示した。この実施の形態5では、発振用の能動素子としてBJT8を用いることで、同様の効果が得られることについて示す。
図8に示した高周波発振器において、高周波発振器の回路内の雑音がBJT8により増幅され、BJT8の各端子に接続される左手系デバイスによるカプラ2、同調回路5、リアクタンス回路6により、その増幅された電力の一部がBJT8に戻され、BJT8により電力がさらに増幅されることで発振動作を行い、負荷抵抗7から発振出力させる。発振周波数は、式(1),(2)を満足する周波数である。
さらに、BJT8のエミッタ端子に左手系デバイスによるカプラ2aと周波数帯域fb1で利得を得るための同調回路5dおよび周波数帯域fb2で利得を得るための同調回路5eを設けているため、利得が得られる周波数を広帯域に制御でき、広帯域な発振周波数をさらに容易に得ることができる。
また、発振用の能動素子をBJT8により容易に構成することができる。
なお、上記実施の形態5では、周波数帯域fb1の最高周波数と周波数帯域fb2の最低周波数を同じにすることで、広帯域な1つの発振帯域を得ることができる。
また、上記実施の形態5では、BJT8のエミッタ端子にカプラ2aおよび同調回路5d,5eを接続したが、BJT8のコレクタ端子や、BJT8のエミッタ端子およびコレクタ端子にカプラ2aおよび同調回路5d,5eを接続しても良く、同様な効果を奏することができる。
図9はこの発明の実施の形態6による高周波シンセサイザを示す回路図であり、図において、電圧制御発振器(発振器)9は、制御電圧に応じた発振周波数を出力するものである。左手系デバイスによるカプラ2bは、電圧制御発振器9の出力にポート1が接続され、そのポート1を入力ポートとした場合に、電圧制御発振器9による発振周波数の基本波foを含む周波数帯域fb1に対しては、ポート2,4がアイソレーションポート、ポート3が通過ポートであり、電圧制御発振器9による発振周波数の第2高調波2foを含む周波数帯域fb2に対しては、ポート2が通過ポート、ポート3,4がアイソレーションポートとなるものである。出力端子10は、カプラ2bのポート2に接続され、電圧制御発振器9による発振周波数の第2高調波2foを出力するものである。位相同期ループ11は、カプラ2bのポート3に接続され、帰還される発振周波数の基本波foと基準波との位相比較に応じた制御電圧を電圧制御発振器9に供給するものである。
図9に示した高周波シンセサイザにおいて、電圧制御発振器9の出力を左手系デバイスによるカプラ2に入力することで、基本波foと第2高調波2foとに分離することができ、基本波foを位相同期ループ11による帰還ループに用いて電圧制御発振器9の発振周波数を安定に出力させ、第2高調波2foを出力端子10に出力することで、低周波数の位相同期ループ11により高周波数の出力周波数が得られる。また、帯域フィルタを用いておらず小形化が可能である。
なお、電圧制御発振器9として、上記実施の形態1から上記実施の形態5に示した高周波発振器を適用しても良い。
Claims (7)
- 発振用の能動素子として用いられるトランジスタと、
上記トランジスタの第1の端子に第1のポートが接続され、その第1のポートを入力ポートとした場合に、第1の周波数帯域に対しては、第2および第4のポートがアイソレーションポート、第3のポートが通過ポートであり、第2の周波数帯域に対しては、第2のポートが通過ポート、第3および第4のポートがアイソレーションポートとなる左手系デバイスにより構成されたカプラと、
上記カプラの第3のポートに接続され、第1の周波数帯域に含まれる第1の周波数で共振する第1の共振回路と、
上記カプラの第2のポートに接続され、第2の周波数帯域に含まれる第2の周波数で共振する第2の共振回路と、
上記トランジスタの第2および第3の端子にそれぞれ接続されたリアクタンス回路と、
上記リアクタンス回路のうちの少なくともいずれか1つに接続され、発振電力を取り出す負荷抵抗とを備え、
上記リアクタンス回路のうちの少なくともいずれか1つは、第1および第2の周波数帯域で共振周波数を可変可能な同調回路であることを特徴とする高周波発振器。 - 発振用の能動素子として用いられるトランジスタと、
上記トランジスタの第1の端子に第1のポートが接続され、その第1のポートを入力ポートとした場合に、第1の周波数帯域に対しては、第2および第4のポートがアイソレーションポート、第3のポートが通過ポートであり、第2の周波数帯域に対しては、第2のポートが通過ポート、第3および第4のポートがアイソレーションポートとなる左手系デバイスにより構成されたカプラと、
上記カプラの第3のポートに接続され、第1の周波数帯域で共振周波数を可変可能な第1の同調回路と、
上記カプラの第2のポートに接続され、第2の周波数帯域で共振周波数を可変可能な第2の同調回路と、
上記トランジスタの第2および第3の端子にそれぞれ接続されたリアクタンス回路と、
上記リアクタンス回路のうちの少なくともいずれか1つに接続され、発振電力を取り出す負荷抵抗とを備えた高周波発振器。 - リアクタンス回路のうちの少なくともいずれか1つは、第1および第2の周波数帯域で共振周波数を可変可能な同調回路であることを特徴とする請求項2記載の高周波発振器。
- トランジスタの第2または第3の端子に第1のポートが接続され、その第1のポートを入力ポートとした場合に、第1の周波数帯域に対しては、第2および第4のポートがアイソレーションポート、第3のポートが通過ポートであり、第2の周波数帯域に対しては、第2のポートが通過ポート、第3および第4のポートがアイソレーションポートとなる左手系デバイスにより構成された第2のカプラと、
上記第2のカプラの第3のポートに接続され、第1の周波数帯域で共振周波数を可変可能な第3の同調回路と、
上記第2のカプラの第2のポートに接続され、第2の周波数帯域で共振周波数を可変可能な第4の同調回路とを備えたことを特徴とする請求項3記載の高周波発振器。 - トランジスタは、
電界効果トランジスタであることを特徴とする請求項1から請求項4のうちのいずれか1項記載の高周波発振器。 - トランジスタは、
バイポーラトランジスタであることを特徴とする請求項1から請求項4のうちのいずれか1項記載の高周波発振器。 - 制御電圧に応じた発振周波数を出力する発振器と、
上記発振器の出力に第1のポートが接続され、その第1のポートを入力ポートとした場合に、上記発振器による発振周波数の基本波を含む第1の周波数帯域に対しては、第2および第4のポートがアイソレーションポート、第3のポートが通過ポートであり、上記発振器による発振周波数の第2高調波を含む第2の周波数帯域に対しては、第2のポートが通過ポート、第3および第4のポートがアイソレーションポートとなる左手系デバイスにより構成されたカプラと、
上記カプラの第3のポートに接続され、帰還される発振周波数の基本波と基準波との位相比較に応じた制御電圧を上記発振器に供給する位相同期ループとを備えた高周波シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136497A JP4657797B2 (ja) | 2005-05-09 | 2005-05-09 | 高周波発振器および高周波シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136497A JP4657797B2 (ja) | 2005-05-09 | 2005-05-09 | 高周波発振器および高周波シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006314049A true JP2006314049A (ja) | 2006-11-16 |
JP4657797B2 JP4657797B2 (ja) | 2011-03-23 |
Family
ID=37535358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005136497A Expired - Fee Related JP4657797B2 (ja) | 2005-05-09 | 2005-05-09 | 高周波発振器および高周波シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4657797B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590837A (ja) * | 1991-09-30 | 1993-04-09 | Fujitsu General Ltd | マイクロ波発振回路 |
-
2005
- 2005-05-09 JP JP2005136497A patent/JP4657797B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590837A (ja) * | 1991-09-30 | 1993-04-09 | Fujitsu General Ltd | マイクロ波発振回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4657797B2 (ja) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI528706B (zh) | 基於相位調諧技術調諧lc振盪器頻率的方法和電路 | |
US8629732B2 (en) | Voltage-controlled oscillators and related systems | |
US6326854B1 (en) | Coaxial resonator and oscillation circuits featuring coaxial resonators | |
US6798305B2 (en) | High frequency oscillator using transmission line resonator | |
US9866173B2 (en) | Coupling structure for inductive device | |
JP2008148210A (ja) | 電圧制御発振器、pll回路 | |
JP2015091084A (ja) | 4相出力電圧制御発振器 | |
US9106179B2 (en) | Voltage-controlled oscillators and related systems | |
JP5121050B2 (ja) | 逓倍発振回路及びこれを搭載した無線装置 | |
JP4657797B2 (ja) | 高周波発振器および高周波シンセサイザ | |
JP5634343B2 (ja) | 注入同期発振装置 | |
JP2013123175A (ja) | 自己注入同期発振器 | |
JP2003087052A (ja) | 周波数シンセサイザ | |
JP2009278150A (ja) | 電圧制御発振装置 | |
WO2019127537A1 (zh) | 宽频带低相噪频综电路及电子设备 | |
JP6526360B2 (ja) | 高周波分波器及びこれを用いた高周波回路 | |
US8941443B1 (en) | Electronically tuned cavity filter | |
KR20160112413A (ko) | 다중 위상 모드 vco 회로 | |
JP2010233078A (ja) | Pll回路 | |
JP2005006130A (ja) | 2周波切替型高周波水晶発振器 | |
JPH10261918A (ja) | 電圧制御発振回路 | |
JPH08139525A (ja) | 電圧制御型saw発振器 | |
JP2023122377A (ja) | 注入同期発振回路 | |
JP2005175564A (ja) | 電圧制御発振器 | |
JPH02192320A (ja) | 位相同期発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071009 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |