JPH02192320A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPH02192320A JPH02192320A JP8912282A JP1228289A JPH02192320A JP H02192320 A JPH02192320 A JP H02192320A JP 8912282 A JP8912282 A JP 8912282A JP 1228289 A JP1228289 A JP 1228289A JP H02192320 A JPH02192320 A JP H02192320A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- output
- frequency
- phase
- synchronized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 71
- 230000001360 synchronised effect Effects 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、安定な低周波数の基準信号に同期したマイク
ロ波帯以上の高い周波数を得るようにした位相同期発振
器に関するものである。
ロ波帯以上の高い周波数を得るようにした位相同期発振
器に関するものである。
無線送信機、受信機の局部発振器等において、マイクロ
波帯で周波数安定度の高い信号が必要な場合、分周回路
および位相比較器を含む位相同期ループを用いて発振器
出力を安定化する技法が汎用されている。
波帯で周波数安定度の高い信号が必要な場合、分周回路
および位相比較器を含む位相同期ループを用いて発振器
出力を安定化する技法が汎用されている。
第4図は、従来の位相同期発振器の構成を示す。
電圧制御発振回路14は供給される制御電圧に応じて出
力周波数が制御される。この電圧制御発振器14の出力
は電力分配器15に供給され分配出力される。電力分配
器15の出力の一方は周波数逓倍器17に供給される。
力周波数が制御される。この電圧制御発振器14の出力
は電力分配器15に供給され分配出力される。電力分配
器15の出力の一方は周波数逓倍器17に供給される。
また、他方は逆相分配器16に供給される。逆相分配器
16は電力分配器15から供給される信号を互いに逆相
の2つの信号に分配して出力する。分周回路12は逆相
分配器16が出力する2つの信号によって動作され、こ
れらの信号を分周した信号を得る。この分周出力は位相
比較器13に供給され、入力端子4より入力される基準
信号と比較される。比較結果は制御電圧として、電圧制
御発振回路14に供給される。
16は電力分配器15から供給される信号を互いに逆相
の2つの信号に分配して出力する。分周回路12は逆相
分配器16が出力する2つの信号によって動作され、こ
れらの信号を分周した信号を得る。この分周出力は位相
比較器13に供給され、入力端子4より入力される基準
信号と比較される。比較結果は制御電圧として、電圧制
御発振回路14に供給される。
周波数逓倍器17に供給された信号は所望の周波数まで
逓倍されて出力端子9より出力される。
逓倍されて出力端子9より出力される。
周波数逓倍器17は高い周波数の信号を得るために用い
られている。
られている。
基準信号として高安定な低周波数の信号を用いることに
より、この基準信号に同期し、周波数が基準信号の整数
倍で高安定な高周波数の出力信号を得ることができる。
より、この基準信号に同期し、周波数が基準信号の整数
倍で高安定な高周波数の出力信号を得ることができる。
上述した位相同期発振器では、高速の分周回路12を互
いに逆相の信号を用いて動作している。
いに逆相の信号を用いて動作している。
ところでこの逆相の2つの信号は逆相分配器16によっ
て生成されるが、この逆相分配器16は通常差動増幅器
で構成されるため十分高速な動作速度のものは得られな
い。このため、逆相分配器16によって分周回路12の
最高動作周波数が制限されていた。従って、所望の周波
数出力を得るために周波数逓倍器170次数を大きくと
る必要が生じ、その結果として回路の大型化や出力信号
中に不要な周波数成分が生じるという問題点があった。
て生成されるが、この逆相分配器16は通常差動増幅器
で構成されるため十分高速な動作速度のものは得られな
い。このため、逆相分配器16によって分周回路12の
最高動作周波数が制限されていた。従って、所望の周波
数出力を得るために周波数逓倍器170次数を大きくと
る必要が生じ、その結果として回路の大型化や出力信号
中に不要な周波数成分が生じるという問題点があった。
また、発振回路の構成に電力分配器15.逆相分配器1
6および周波数逓倍器17等の多くの回路を必要とする
ため、発振回路が複雑で大きなものになるという問題点
があった。
6および周波数逓倍器17等の多くの回路を必要とする
ため、発振回路が複雑で大きなものになるという問題点
があった。
本発明は、このような点にかんがみて創作されたもので
あり、構成が簡単で小型化に適した位相同期発振器を提
供することを目的としている。
あり、構成が簡単で小型化に適した位相同期発振器を提
供することを目的としている。
第1図は、本発明に対応する位相同期発振器の原理図で
ある。
ある。
図において、互いに逆相で同期した発振動作を行ない同
じ回路構成の2つの発振部を有する発振手段と、互いに
逆相の2つの入力信号に応じて分周動作を行なう分周手
段と、2つの入力信号の位相比較を行なう位相比較手段
とを有する位相同期発振器における発振手段は、2つの
発振部の接続点に設けられ、基本発振周波数の第2高調
波成分を出力する第1出力端子と、2つの発振部のそれ
ぞれの基本発振周波数成分を出力する第2.第3出力端
子とを具えている。
じ回路構成の2つの発振部を有する発振手段と、互いに
逆相の2つの入力信号に応じて分周動作を行なう分周手
段と、2つの入力信号の位相比較を行なう位相比較手段
とを有する位相同期発振器における発振手段は、2つの
発振部の接続点に設けられ、基本発振周波数の第2高調
波成分を出力する第1出力端子と、2つの発振部のそれ
ぞれの基本発振周波数成分を出力する第2.第3出力端
子とを具えている。
全体として、第2.第3出力端子から出力される2つの
出力信号を分周手段に供給し、この分周手段の出力信号
と基準信号を位相比較手段において比較し、その比較結
果に基づいて発振手段の発振周波数を制御することによ
り、この基準信号に同期した第2高調波成分を第1出力
端子から出力するように構成される。
出力信号を分周手段に供給し、この分周手段の出力信号
と基準信号を位相比較手段において比較し、その比較結
果に基づいて発振手段の発振周波数を制御することによ
り、この基準信号に同期した第2高調波成分を第1出力
端子から出力するように構成される。
発振手段は、互いに逆相で同期した発振動作を行なう同
じ回路構成の2つの発振部を有する。2つの発振部の接
続点は第1出力端子に接続され、この第1出力端子から
第2高調波成分が出力される。また、2つの発振部のそ
れぞれは第2.第3出力端子に接続されており、互いに
逆相で同期した基本発振周波数の信号を出力する。第2
.第3出力端子の出力信号に応じて分周手段から分周出
力が得られる。
じ回路構成の2つの発振部を有する。2つの発振部の接
続点は第1出力端子に接続され、この第1出力端子から
第2高調波成分が出力される。また、2つの発振部のそ
れぞれは第2.第3出力端子に接続されており、互いに
逆相で同期した基本発振周波数の信号を出力する。第2
.第3出力端子の出力信号に応じて分周手段から分周出
力が得られる。
分周出力と基準信号は位相比較手段において位相が比較
され、その結果に基づいて発振手段の発振周波数が制御
される。
され、その結果に基づいて発振手段の発振周波数が制御
される。
本発明にあっては、発振手段によって、分周手段を動作
させるための互いに逆相で同期した基本発振周波数の信
号を得ると共に第2高調波成分を得ることができるので
、電力分配器、逆相分配器および周波数逓倍器を省略し
、構成を簡単にして小型化することが可能となる。
させるための互いに逆相で同期した基本発振周波数の信
号を得ると共に第2高調波成分を得ることができるので
、電力分配器、逆相分配器および周波数逓倍器を省略し
、構成を簡単にして小型化することが可能となる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明実施例の位相同期発振器の構成を示す
、第4図と同一の符号部は同一の回路部を示す。
、第4図と同一の符号部は同一の回路部を示す。
図において、11は電圧制御発振回路、12は分周回路
、13は位相比較回路である。
、13は位相比較回路である。
電圧制御発振回路11は、制御電圧に応じて発振周波数
が制御され、互いに逆相の2つの基本周波数信号と第2
高調波成分信号とを出力する。電圧制御発振回路11か
ら出力される互いに逆相の2つの信号は分周回路12に
供給される。分周回路12はこれら2つの逆相の信号に
応じて分周動作を行なう。位相比較器13は、入力端子
4から導入される基準信号と分周回路12の分周出力の
位相を比較し、比較結果に応じた制御電圧を電圧制御発
振回路11に供給する。
が制御され、互いに逆相の2つの基本周波数信号と第2
高調波成分信号とを出力する。電圧制御発振回路11か
ら出力される互いに逆相の2つの信号は分周回路12に
供給される。分周回路12はこれら2つの逆相の信号に
応じて分周動作を行なう。位相比較器13は、入力端子
4から導入される基準信号と分周回路12の分周出力の
位相を比較し、比較結果に応じた制御電圧を電圧制御発
振回路11に供給する。
第3図は、第2図に示す電圧制御発振回路11の詳細な
構成を示す。
構成を示す。
第3図において、本実施例の電圧制御発振回路11は2
つの発振部35.40とインダクタ31を備えると共に
、1つの入力端子5および3つの出力端子1,2.3を
有する。
つの発振部35.40とインダクタ31を備えると共に
、1つの入力端子5および3つの出力端子1,2.3を
有する。
この発振部35は、可変容量ダイオード25゜インダク
タ23.電界効果トランジスタ(FET)21.2つの
キャパシタ27および29で構成されている。
タ23.電界効果トランジスタ(FET)21.2つの
キャパシタ27および29で構成されている。
キャパシタ29の一方端は出力端子2に接続され、他方
端はFET21のソース端子に接続されていると共にキ
ャパシタ27を介して接地されている。FET21のド
レイン端子は接地されており、ゲート端子はインダクタ
23を介して可変容量ダイオード25のアノード側に接
続されている。
端はFET21のソース端子に接続されていると共にキ
ャパシタ27を介して接地されている。FET21のド
レイン端子は接地されており、ゲート端子はインダクタ
23を介して可変容量ダイオード25のアノード側に接
続されている。
可変容量ダイオード250カソード側は出力端子1に接
続されている。
続されている。
また、発振部40は可変容量ダイオード26゜インダク
タ24.FET22.2つのキャパシタ28および30
で構成されている。
タ24.FET22.2つのキャパシタ28および30
で構成されている。
キャパシタ30の一方端は出力端子3に接続され、他方
端はFET22のソース端子に接続されていると共にキ
ャパシタ28を介して接地されている。FET22のド
レイン端子は接地されており、ゲート端子はインダクタ
24を介して可変容量ダイオード26のアノード側に接
続されている。
端はFET22のソース端子に接続されていると共にキ
ャパシタ28を介して接地されている。FET22のド
レイン端子は接地されており、ゲート端子はインダクタ
24を介して可変容量ダイオード26のアノード側に接
続されている。
可変容量ダイオード26のカソード側は出力端子1に接
続されている。
続されている。
更に、インダクタ31の一方端は出力端子1に接続され
ており、他方端は入力端子5に接続されている。入力端
子5には位相比較器13から出力される制御電圧が供給
される。
ており、他方端は入力端子5に接続されている。入力端
子5には位相比較器13から出力される制御電圧が供給
される。
このような2つの発振部を持つ発振回路は、同相あるい
は互いに逆相で同期することが知られている。本発明実
施例では2つの発振部35および40を逆相で同期させ
るものとする。
は互いに逆相で同期することが知られている。本発明実
施例では2つの発振部35および40を逆相で同期させ
るものとする。
発振部35の可変容量ダイオード25のカソード側と発
振部40の可変容量ダイオード26のカソード側は接続
されている。2つの発振部35および40を逆相で同期
させた場合、結合点10には互いに逆相の信号が供給さ
れ加算される。二のため結合点10の電位は0ボルトと
なり見掛は上接地状態になる。このとき、インダクタ2
3.可変容量ダイオード25がFET21のゲート端子
−ドレイン端子間を結ぶ帰還ループを構成し、発振部3
5は発振条件を満たす。また、インダクタ24、可変容
量ダイオード26がFET22のゲート端子−ドレイン
端子間を結ぶ帰還ループを構成し、発振部40は発振条
件を満たす。
振部40の可変容量ダイオード26のカソード側は接続
されている。2つの発振部35および40を逆相で同期
させた場合、結合点10には互いに逆相の信号が供給さ
れ加算される。二のため結合点10の電位は0ボルトと
なり見掛は上接地状態になる。このとき、インダクタ2
3.可変容量ダイオード25がFET21のゲート端子
−ドレイン端子間を結ぶ帰還ループを構成し、発振部3
5は発振条件を満たす。また、インダクタ24、可変容
量ダイオード26がFET22のゲート端子−ドレイン
端子間を結ぶ帰還ループを構成し、発振部40は発振条
件を満たす。
このようにして実施例のように対称な2つの発振部35
および40は発振する。
および40は発振する。
ここで、結合点10は発振を起こす周波数(基本周波数
)成分に対しては接地されてみえるため、この基本周波
数は出力端子1から出力されない。
)成分に対しては接地されてみえるため、この基本周波
数は出力端子1から出力されない。
一方、2つの発振部35および40に生ずる互いに逆相
の基本周波数成分は出力端子2および3から取り出すこ
とができる。
の基本周波数成分は出力端子2および3から取り出すこ
とができる。
ところで、発振に伴って生成される第2高調波成分は、
発振部35および40から結合点10に同相で供給され
る。従って、第2高調波成分は出力端子1から取り出す
ことができる。
発振部35および40から結合点10に同相で供給され
る。従って、第2高調波成分は出力端子1から取り出す
ことができる。
また、発振部35および40における基本周波数は、入
力端子5に印加する制御電圧により2つの可変容量ダイ
オード25および26の容量を変化させて制御すること
ができる。この出力端子2および3から出力される互い
に逆相の2つの信号は分周回路12を動作させ、出力端
子1から出力される第2高調波成分は位相同期発振器の
出力として取り出される。
力端子5に印加する制御電圧により2つの可変容量ダイ
オード25および26の容量を変化させて制御すること
ができる。この出力端子2および3から出力される互い
に逆相の2つの信号は分周回路12を動作させ、出力端
子1から出力される第2高調波成分は位相同期発振器の
出力として取り出される。
このようにして電圧制御発振回路11において互いに逆
相の基本周波数を得ると同時に第2高調波出力を得るこ
とができる。従って、従来例における電力分配器、逆相
分配器および周波数逓倍器を省くことができ、構成を簡
単にして、回路規模を小さくすることができる。
相の基本周波数を得ると同時に第2高調波出力を得るこ
とができる。従って、従来例における電力分配器、逆相
分配器および周波数逓倍器を省くことができ、構成を簡
単にして、回路規模を小さくすることができる。
また、逆相分配器を用いないので、逆相分配器の動作帯
域によって分周可能な最高周波数が制限されず、高い周
波数でも分周回路12を動作させることができる。
域によって分周可能な最高周波数が制限されず、高い周
波数でも分周回路12を動作させることができる。
上述したように、本発明によれば、発振手段によって、
分周手段を動作させるための互いに逆相で同期した基本
発振周波数の信号を得ると共に第2高調波成分を得るこ
とができるので、電力分配器、逆相分配器および周波数
逓倍器を省略し、構成を簡単にして小型化することが可
能となる。
分周手段を動作させるための互いに逆相で同期した基本
発振周波数の信号を得ると共に第2高調波成分を得るこ
とができるので、電力分配器、逆相分配器および周波数
逓倍器を省略し、構成を簡単にして小型化することが可
能となる。
第1図は本発明の原理図、
第2図は本発明の一実施例による位相同期発振器の構成
ブロック図、 第3図は実施例に使用される電圧制御発振回路の構成図
、 第4図は従来例の構成ブロック図である。 図において 1.2,3.9は出力端子、 4.5は入力端子、 10は結合点、 11.14は電圧制御発振回路、 12は分周回路、 13は位相比較回路、 15は電力分配器、 17は周波数逓倍器、 21.22はFET。 23.24.31はインダクタ、 25.26は可変容量ダイオード、 27.28,29.30はキャパシタ、35.40は発
振部である。 第1図 第 図 第 図
ブロック図、 第3図は実施例に使用される電圧制御発振回路の構成図
、 第4図は従来例の構成ブロック図である。 図において 1.2,3.9は出力端子、 4.5は入力端子、 10は結合点、 11.14は電圧制御発振回路、 12は分周回路、 13は位相比較回路、 15は電力分配器、 17は周波数逓倍器、 21.22はFET。 23.24.31はインダクタ、 25.26は可変容量ダイオード、 27.28,29.30はキャパシタ、35.40は発
振部である。 第1図 第 図 第 図
Claims (1)
- (1)互いに逆相で同期した発振動作を行ない同じ回路
構成の2つの発振部を有する発振手段と、互いに逆相の
2つの入力信号に応じて分周動作を行なう分周手段と、
2つの入力信号の位相比較を行なう位相比較手段とを有
する位相同期発振器において、 前記発振手段は、 前記2つの発振部の接続点に設けられ、基本発振周波数
の第2高調波成分を出力する第1出力端子と、前記2つ
の発振部のそれぞれの基本発振周波数成分を出力する第
2、第3出力端子とを具え、前記第2、第3出力端子か
ら出力される2つの出力信号を前記分周手段に供給し、
この分周手段の出力信号と基準信号を前記位相比較手段
において比較し、その比較結果に基づいて前記発振手段
の発振周波数を制御することにより、この基準信号に同
期した第2高調波成分を前記第1出力端子から出力する
ように構成したことを特徴とする位相同期発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8912282A JPH02192320A (ja) | 1989-01-20 | 1989-01-20 | 位相同期発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8912282A JPH02192320A (ja) | 1989-01-20 | 1989-01-20 | 位相同期発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02192320A true JPH02192320A (ja) | 1990-07-30 |
Family
ID=11801006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8912282A Pending JPH02192320A (ja) | 1989-01-20 | 1989-01-20 | 位相同期発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02192320A (ja) |
-
1989
- 1989-01-20 JP JP8912282A patent/JPH02192320A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2293066A (en) | VCO circuit and PLL circuit thereof | |
EP0583800B1 (en) | A voltage controlled oscillator | |
US7432769B2 (en) | Oscillator circuit | |
JP2003092513A (ja) | 変調度偏移補正機能を有する変調装置 | |
JPH10256905A (ja) | 位相同期回路装置 | |
JPH07202638A (ja) | 電圧制御発振器 | |
JP3422915B2 (ja) | マイクロ波ミリ波注入同期型発振器 | |
JPH02192320A (ja) | 位相同期発振器 | |
KR100248505B1 (ko) | 급속 동기 위상 동기 루프 회로 | |
KR100316845B1 (ko) | 이중대역을 갖는 위상 잠금 주파수 합성 장치 | |
JP2639289B2 (ja) | 注入同期形逓倍発振器 | |
KR100361903B1 (ko) | 무선 이동 통신용 부고조파 주입동기 전압제어 발진회로 | |
KR200325843Y1 (ko) | 하이브리드를이용한광대역전압제어발진기 | |
JPH03280605A (ja) | 可変周波数発振器 | |
JP2892886B2 (ja) | 周波数シンセサイザ | |
JP4657797B2 (ja) | 高周波発振器および高周波シンセサイザ | |
JP2005064663A (ja) | 電圧制御発振器およびこれを用いたpll周波数シンセサイザ変調回路 | |
JPH08139525A (ja) | 電圧制御型saw発振器 | |
JPH08154029A (ja) | 共振回路 | |
JPH0529933A (ja) | 位相同期発振装置 | |
JP2000013225A (ja) | 発振器 | |
JPH03190414A (ja) | Mmic化電圧制御発振器 | |
JPH10242845A (ja) | Pll回路 | |
KR20020069685A (ko) | 디지털 튜너용 전압제어발진기 | |
JP2002152039A (ja) | Pll回路 |