JP2006311022A - 非標準信号判定回路 - Google Patents

Abstract

【課題】 入力された映像信号の水平周波数が非標準のものであるか否かを判定するにあたり、任意の周波数を持つ動作クロックを用いても簡単な回路構成で高精度の非標準信号判定ができるようにする。
【解決手段】 同期分離回路１０で分離された水平同期信号Ｓ１に基づいて、ＰＬＬ構成の自動周波数制御（ＡＦＣ）回路２０における位相誤差データＳ２２のうち、動作クロックＳＣＫの繰り返し周期よりも短い時間に対応した高精度の位相誤差情報を表す下位ビットＳ２４を利用して、カウンタ３１、１Ｈ保持回路３２及び差分算出回路３３により水平周波数の高精度測定を実現したうえ、水平周波数測定結果Ｓ９と、プロセッサ６０によりレジスタ４１に設定された標準水平周波数データＳ１１とを比較する。
【選択図】 図１

Description

本発明は、テレビジョン等の映像信号処理における非標準信号判定回路に関するものである。

ＮＴＳＣ（National Television System Committee）、ＰＡＬ（Phase Alteration Line）等の、種々の映像信号規格が知られている。映像信号が例えばＮＴＳＣ規格に合った標準信号であるときには、ライン間処理及びフレーム間処理によって良好にＹ／Ｃ分離を行うことができる。ところが、例えば家庭用ビデオテープレコーダからの再生信号にジッタが生じた場合のように映像信号が標準信号でないときには、Ｙ／Ｃ分離をライン間処理のみに限定するのがよい。したがって、映像信号が標準信号であるか非標準信号であるかを判定する回路が必要である。

ある従来技術によれば、映像信号から分離される第１の水平同期信号に加えて、映像信号から抽出されたバースト信号に基づいて第２の水平同期信号を生成し、これら第１及び第２の水平同期信号の間の位相差変動の有無をもとに標準又は非標準の判定を行い、Ｙ／Ｃ分離のためのフレーム間処理を実行するか否かを決める（特許文献１参照）。

他の従来技術によれば、映像信号から水平同期信号を分離し、この水平同期信号に位相ロックしたＰＬＬ（Phase-Locked Loop）内の位相比較器から得られる位相誤差の大きさをもとに、あるいは同ＰＬＬ内のループフィルタ出力の変化量の大きさをもとに標準又は非標準の判定を行い、ラインコムフィルタ、ノイズリデューサ等において、ライン相関を利用する標準モードと、ライン相関を利用しない非標準モードとを切り換える（特許文献２参照）。

更に他の従来技術によれば、入力映像信号が非標準信号であるか否かを簡単な回路構成で検出できるように、水平同期信号と、自動周波数制御（Automatic Frequency Control：ＡＦＣ）をかけた水平同期信号との位相を比較して水平走査周波数の時間的変動を検出し、この検出出力を電圧信号に変換した後に包絡線検波して非標準信号であるか否かを検出する。また、これと並行して入力映像信号の水平同期部における高域信号を取り出し、これを包絡線検波してノイズレベルを検出し、このノイズレベルで非標準信号であるか否かの検出信号を修正して、水平同期ＰＬＬ回路の良好な時定数切換信号を得るようにしている（特許文献３参照）。
特開平３−１３３２９４号公報 特開平６−２２５３２１号公報 特開平５−３３６４６６号公報

上記特許文献１の技術では、映像信号からバースト信号を抽出するための回路を必要とし、かつ高精度の標準／非標準判定を達成できないという課題があった。また、上記特許文献２，３にも高精度の非標準信号判定を実現するための手段が示されていなかった。

本発明の目的は、入力された映像信号の水平周波数が非標準のものであるか否かを判定するための非標準信号判定回路において、簡単な回路構成で高精度の非標準信号判定を実現することにある。

本発明の他の目的は、任意の周波数を持つ動作クロックを非標準信号判定に使えるようにすることにある。

上記目的を達成するため、本発明では、ＰＬＬ構成の周波数制御回路から得られる位相誤差データの下位ビットを利用して水平周波数の高精度測定を実現した。

具体的に説明すると、本発明に係る非標準信号判定回路は、映像信号から水平同期信号を分離する同期分離回路と、前記同期分離回路で分離された水平同期信号に基づいて、与えられた動作クロックの繰り返し周期を単位として前記水平同期信号の１周期に近似した繰り返し周期を持つ水平パルス列を生成し、かつ前記水平同期信号を基準とした前記水平パルス列の位相誤差データを、当該位相誤差データの下位ビットが前記動作クロックの繰り返し周期よりも短い時間に対応した高精度の位相誤差情報を表すように形成する周波数制御回路と、前記水平パルス列の繰り返し周期内の前記動作クロックのパルス数をカウントした結果を上位ビットに、現時点の前記位相誤差データの下位ビットと１水平期間前の前記位相誤差データの下位ビットとの差分を下位ビットにそれぞれ配して水平周波数測定データを形成する水平周波数測定回路と、前記水平周波数測定回路にて得られた水平周波数測定データと、当該水平周波数測定データと同程度の高精度を持つように予め設定された標準水平周波数データとの差分値を算出する水平周波数差分算出回路と、前記水平周波数差分算出回路にて算出された差分値が所定の値よりも小さいか否かに従い、前記映像信号が標準信号であるか非標準信号であるかを判定する判定回路とを備えた構成を採用したものである。

本発明によれば、標準水平周波数の整数逓倍の周波数を持つ動作クロックに限らず、任意の周波数を持つ動作クロックを用いても、高精度の非標準信号判定を実現することができる。また、映像信号からバースト信号を抽出するための回路を必要としないので、回路構成が簡略化される。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

図１は、本発明に係る非標準信号判定回路の構成例を示している。図１において、１０は同期分離回路、２０はＡＦＣ回路、３０は水平周波数測定回路、４０は水平周波数差分値算出回路、５０は判定回路、６０はプロセッサである。

同期分離回路１０は、映像信号Ｓ０から水平同期信号Ｓ１を分離するための周知の構成を持つ回路である。

ＡＦＣ回路２０は、同期分離回路１０で分離された水平同期信号Ｓ１に基づいて、与えられた動作クロックＳＣＫの繰り返し周期を単位として水平同期信号Ｓ１の１周期に近似した繰り返し周期を持つ水平パルス列Ｓ２を生成し、かつ水平同期信号Ｓ１を基準とした水平パルス列Ｓ２の位相誤差データＳ２２を、当該位相誤差データの下位ビットＳ２４が動作クロックＳＣＫの繰り返し周期よりも短い時間に対応した高精度の位相誤差情報を表すように形成する回路であって、位相比較器２１と、ループフィルタ２２と、電圧制御発振器（Voltage-Controlled Oscillator：ＶＣＯ）２３とで構成される。位相比較器２１は、水平同期信号Ｓ１と水平パルス列Ｓ２との位相を比較する。ループフィルタ２２は、位相比較器２１の出力Ｓ２１を平滑化して、位相誤差データＳ２２を供給する。この位相誤差データＳ２２は、上位ビットＳ２３と下位ビットＳ２４とに分けられる。ＶＣＯ２３は、位相誤差データの上位ビットＳ２３に応じて、水平同期信号Ｓ１に同期するように水平パルス列Ｓ２を生成する。

水平周波数測定回路３０は、水平パルス列Ｓ２の繰り返し周期内の動作クロックＳＣＫのパルス数をカウントした結果を上位ビットに、現時点の位相誤差データの下位ビットＳ２４と１水平期間（１Ｈ）前の位相誤差データの下位ビットＳ５との差分を下位ビットにそれぞれ配して水平周波数測定データＳ８を形成する回路であって、カウンタ３１と、第１の１Ｈ保持回路３２と、差分算出回路３３と、第２の１Ｈ保持回路３４とで構成される。カウンタ３１は、水平パルス列Ｓ２の繰り返し周期内の動作クロックＳＣＫのパルス数をカウントする。第１の１Ｈ保持回路３２は、１Ｈ前の位相誤差データの下位ビットＳ５を出力する。差分算出回路３３は、現時点の位相誤差データの下位ビットＳ２４と第１の１Ｈ保持回路３２の出力Ｓ５との差分を算出して差分値Ｓ６を出力するとともに、Ｓ２４＜Ｓ５である場合にはカウンタ３１が１だけデクリメントされるように繰り下げ制御信号Ｓ７を出力する。第２の１Ｈ保持回路３４は、カウンタ３１の出力Ｓ３を上位ビットに、差分算出回路３３の出力Ｓ６を下位ビットにそれぞれ配した水平周波数測定データＳ８を１Ｈだけ遅延させて、水平周波数測定結果Ｓ９として出力する。

水平周波数差分算出回路４０は、水平周波数測定回路３０から得られた水平周波数測定結果Ｓ９と、当該水平周波数測定結果Ｓ９と同程度の高精度を持つように予め設定された標準水平周波数データＳ１１との差分値を算出する回路であって、レジスタ４１と、差分算出回路４２とで構成される。レジスタ４１は、プロセッサ６０からの設定信号Ｓ１０により標準水平周波数データＳ１１が設定される書き換え可能なレジスタである。差分算出回路４２は、水平周波数測定回路３０から得られた水平周波数測定結果Ｓ９とレジスタ４１の出力Ｓ１１との差分値を、水平周波数ずれ量Ｓ１２として算出する。

判定回路５０は、水平周波数差分算出回路４０にて算出された水平周波数ずれ量Ｓ１２が所定の値よりも小さいか否かに従い、映像信号Ｓ０が標準信号であるか非標準信号であるかを判定する回路であって、積分平均回路５１と、絶対値変換回路５２と、比較回路５３とで構成される。積分平均回路５１は、水平周波数ずれ量Ｓ１２を積分平均化する。絶対値変換回路５２は、積分平均回路５１の出力Ｓ１３を絶対値に変換する。比較回路５３は、絶対値変換回路５２の出力Ｓ１４と基準値とを比較して、Ｓ１４が基準値よりも大きい場合に非標準信号判定結果Ｓ１５を供給する。

図２は、図１中のループフィルタ２２の出力構成例を示す概念図である。ループフィルタ２２が出力する位相誤差データＳ２２は、例えば１６ビットからなり、上位９ビットＳ２３と下位７ビットＳ２４とに分けられる。

図３は、図１中のＡＦＣ回路２０の動作を説明するためのタイミング図である。位相誤差データＳ２２は、水平パルス列Ｓ２の立ち上がりエッジと、水平同期信号Ｓ１の負パルスの中心との間の時間差ｔ２２を表す。また、動作クロックＳＣＫの繰り返し周期をΔｔとし、ｔ２２をΔｔで割った場合の商の整数部分をＭとしたとき、位相誤差データの上位ビットＳ２３は時間ｔ２３＝Ｍ×Δｔの長さを、位相誤差データの下位ビットＳ２４は時間ｔ２４＝ｔ２２−ｔ２３の長さをそれぞれ表す。ここに、ｔ２４＜Δｔである。なお、ＡＦＣ回路２０にて水平同期信号Ｓ１と水平パルス列Ｓ２との位相同期が実現すると、ｔ２３は零に近づく。

図４は、図１中の水平周波数測定回路３０の動作を説明するためのタイミング図である。カウンタ３１におけるカウントデータＳ３は、水平パルス列Ｓ２の１Ｈ前の立ち上がりエッジから現時点の立ち上がりエッジまでの時間ｔ３を表す。ここに、ｔ３は動作クロックＳＣＫの繰り返し周期Δｔの整数倍である。第１の１Ｈ保持回路３２の出力Ｓ５は、ｔ２４の１Ｈ前の値、すなわち時間ｔ５を表す。したがって、水平同期信号Ｓ１の繰り返し周期をｔ８とすると、
ｔ８＝ｔ３＋（ｔ２４−ｔ５） ・・・ （１）
が成り立つ。図１における水平周波数測定データＳ８は、この時間ｔ８を表す。

例えば、ＮＴＳＣ規格の標準水平周波数は１５．７３４２６４ｋＨｚである。動作クロックＳＣＫの周波数を２０ＭＨｚとした場合、水平周波数あたりの動作クロック数Ｎは、
Ｎ＝２０００００００（Ｈｚ）／１５７３４．２６４（Ｈｚ）
＝１２７１．１１１１２５１ ・・・ （２）
となる。このとき、カウンタ３１におけるカウントデータＳ３がＮの整数部分である１２７１を、差分算出回路３３の出力Ｓ６がＮの小数部分である０．１１１１２５１をそれぞれ表す。ここで、Ｓ２４、Ｓ５及びＳ６がそれぞれ上述のように７ビットからなるものとすると、水平周波数測定データＳ８により、動作クロックＳＣＫの繰り返し周期Δｔの１２８分の１の高精度で水平周波数を表現できることとなる。

しかも、ここで用いられる動作クロックＳＣＫは、映像信号Ｓ０から抽出されるバースト信号に位相ロックしている必要も、また水平同期信号Ｓ１に位相ロックしている必要もない。

以上説明してきたとおり、本発明に係る非標準信号判別回路は、任意の周波数を持つ動作クロックを用いても簡単な回路構成で高精度の非標準信号判定を実現することができ、テレビジョン等の映像信号処理に有用である。

本発明に係る非標準信号判定回路の構成例を示すブロック図である。 図１中のループフィルタの出力の構成例を示す概念図である。 図１中のＡＦＣ回路の動作を説明するためのタイミング図である。 図１中の水平周波数測定回路の動作を説明するためのタイミング図である。

符号の説明

１０ 同期分離回路
２０ 自動周波数制御（ＡＦＣ）回路
２１ 位相比較器
２２ ループフィルタ
２３ 電圧制御発振器（ＶＣＯ）
３０ 水平周波数測定回路
３１ カウンタ
３２ 第１の１Ｈ保持回路
３３ 差分算出回路
３４ 第２の１Ｈ保持回路
４０ 水平周波数差分値算出回路
４１ レジスタ
４２ 差分算出回路
５０ 判定回路
５１ 積分平均回路
５２ 絶対値変換回路
５３ 比較回路
６０ プロセッサ

Claims (5)

1. 映像信号から水平同期信号を分離する同期分離回路と、
   前記同期分離回路で分離された水平同期信号に基づいて、与えられた動作クロックの繰り返し周期を単位として前記水平同期信号の１周期に近似した繰り返し周期を持つ水平パルス列を生成し、かつ前記水平同期信号を基準とした前記水平パルス列の位相誤差データを、当該位相誤差データの下位ビットが前記動作クロックの繰り返し周期よりも短い時間に対応した高精度の位相誤差情報を表すように形成する周波数制御回路と、
   前記水平パルス列の繰り返し周期内の前記動作クロックのパルス数をカウントした結果を上位ビットに、現時点の前記位相誤差データの下位ビットと１水平期間前の前記位相誤差データの下位ビットとの差分を下位ビットにそれぞれ配して水平周波数測定データを形成する水平周波数測定回路と、
   前記水平周波数測定回路にて得られた水平周波数測定データと、当該水平周波数測定データと同程度の高精度を持つように予め設定された標準水平周波数データとの差分値を算出する水平周波数差分算出回路と、
   前記水平周波数差分算出回路にて算出された差分値が所定の値よりも小さいか否かに従い、前記映像信号が標準信号であるか非標準信号であるかを判定する判定回路とを備えたことを特徴とする非標準信号判定回路。
2. 請求項１記載の非標準信号判定回路において、
   前記周波数制御回路は、
   前記水平同期信号と前記水平パルス列との位相を比較する位相比較器と、
   前記位相比較器の出力を平滑化するループフィルタと、
   前記ループフィルタから出力される前記位相誤差データの上位ビットに応じて前記水平同期信号に同期するように前記水平パルス列を生成する電圧制御発振器とを有することを特徴とする非標準信号判定回路。
3. 請求項１記載の非標準信号判定回路において、
   前記水平周波数測定回路は、
   前記水平パルス列の繰り返し周期内の前記動作クロックのパルス数をカウントするカウンタと、
   １水平期間前の前記位相誤差データの下位ビットを出力する第１の１Ｈ保持回路と、
   現時点の前記位相誤差データの下位ビットと前記第１の１Ｈ保持回路の出力との差分を算出する差分算出回路と、
   前記カウンタの出力を上位ビットに、前記差分算出回路の出力を下位ビットにそれぞれ配した水平周波数測定データを１水平期間だけ遅延させて出力する第２の１Ｈ保持回路とを有することを特徴とする非標準信号判定回路。
4. 請求項１記載の非標準信号判定回路において、
   前記水平周波数差分算出回路は、
   前記標準水平周波数データが設定される書き換え可能なレジスタと、
   前記水平周波数測定回路にて得られた水平周波数測定データと前記レジスタの出力との差分値を算出する差分算出回路とを有することを特徴とする非標準信号判定回路。
5. 請求項１記載の非標準信号判定回路において、
   前記判定回路は、
   前記水平周波数差分算出回路にて算出された差分値を積分平均化する積分平均回路と、
   前記積分平均回路の出力を絶対値に変換する絶対値変換回路と、
   前記絶対値変換回路の出力と基準値とを比較する比較回路とを有することを特徴とする非標準信号判定回路。

Images