JPH08213906A

JPH08213906A - Ａ／ｄ変換装置

Info

Publication number: JPH08213906A
Application number: JP7017007A
Authority: JP
Inventors: Michiaki Yamada; 道章山田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-02-03
Filing date: 1995-02-03
Publication date: 1996-08-20

Abstract

(57)【要約】【目的】入力するアナログ信号の周波数精度に応じて
自動的に好適なＰＬＬ回路を選択し、入力に同期したク
ロックを発生させ、そのクロックを入力してＡ／Ｄ変換
を行うＡ／Ｄ変換装置を提供することを目的とする。【構成】Ａ／Ｄ変換回路２と複数の引き込み範囲の異
なるＰＬＬ回路６ａ、及びＰＬＬ回路７と、このＰＬＬ
回路６ａ、又はＰＬＬ回路７が出力するクロック８ａ、
又はクロック８ｂの何れかを選択する選択手段１１ｂに
より構成され、前記選択手段１１ｂにはＰＬＬ回路６ａ
がロック状態にあるかを検出するロック検出回路１３を
備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、周波数精度の異なる
アナログ信号を入力し、この周波数精度に対応するクロ
ックを発生させ、このクロックを用いて入力したアナロ
グ信号をＡ／Ｄ変換してデジタル信号を出力するＡ／Ｄ
変換装置に関するものである。

【０００２】

【従来の技術】図５は従来の画像符号化装置の構成を示
すブロック図であり、破線で囲まれた部分が当該Ａ／Ｄ
変換装置である。図において、１は例えばビデオカメ
ラ、又は民生用ＶＴＲ等より出力されるアナログビデオ
信号、２はアナログビデオ信号１内の例えば水平同期信
号、又はバースト信号等に同期して入力される出力クロ
ック信号１２により、上記アナログビデオ信号１をサン
プリングすることでデジタルビデオ信号３に変換して出
力するＡ／Ｄ変換器、４はＡ／Ｄ変換器２より出力され
るデジタルビデオ信号３を符号化し符号化データ５を出
力する符号化部である。６、及び７は共にアナログビデ
オ信号１を入力してクロックを生成する、いわゆるクロ
ック生成手段であるＰＬＬ回路であり、ＰＬＬ回路６は
クロック８ａを出力し、ＰＬＬ回路７はクロック８ｂを
出力する。９はＰＬＬ回路６、又はＰＬＬ回路７より出
力されるクロック８ａ、又はクロック８ｂの何れかを選
択する切替信号１０を出力する切替信号発生器、１１ａ
はこの切替信号１０の指示により、上記ＰＬＬ回路６、
又はＰＬＬ回路７より出力されるクロック８ａ、又はク
ロック８ｂの何れかを上記Ａ／Ｄ変換器２に出力クロッ
ク１２として出力する切替器である。

【０００３】また、図６は例えばＰＬＬ回路６の内部の
構成を示すブロック図である。６０は入力されるアナロ
グビデオ信号１、及び後述する分周器６３より出力され
る比較周波数６０２との位相差を比較し、この位相差に
対応した誤差電圧６００を出力する位相比較器、６１は
この位相比較器６０より出力される誤差電圧６００の高
域成分を除去することで生成される制御電圧６０１を出
力する低域通過フィルタ、６２はこの低域通過フィルタ
６１から出力される制御電圧６０１を入力し、この制御
電圧６０１に応じたクロック８ａを生成する電圧制御発
振器、６３はこの電圧制御発信器６２より出力されるク
ロック８ａを分周し比較周波数６０２として位相比較器
６０に出力する分周器であり、この分周器６３がクロッ
ク８ａを分周するときには、アナログビデオ信号１の周
波数と同じ周波数になるように設定されている。尚、Ｐ
ＬＬ回路７の内部の構成要素はＰＬＬ回路６と同様であ
るが、ＰＬＬ回路６との主なる違いは位相比較器６０に
おけるアナログビデオ信号１の引き込み範囲がＰＬＬ回
路７の方が広いこと、及び電圧制御発振器６２が出力す
るクロックの周波数安定度はＰＬＬ回路７の方が低いこ
とである。上記ＰＬＬ回路６，ＰＬＬ回路７、引き込み
範囲、及び周波数安定度についての説明は後述する。

【０００４】次にＰＬＬ回路６内部の動作を図について
説明する。図６において、位相比較器６０は、分周器６
３からの比較周波数６０２とアナログビデオ信号１の周
波数の位相差を比較し、その結果を誤差電圧６００とし
て出力する。この位相比較器６０より出力される誤差電
圧６００は低域通過フィルタ６１により高域成分が除去
され、直流成分のみの制御電圧６０１として電圧制御発
振器６２に出力される。電圧制御発振器６２はこの制御
電圧６０１を入力し、この制御電圧６０１に応じたクロ
ック８ａを出力する。このクロック８ａを分周器６３で
分周し、出力したものが比較周波数６０２であり、上記
電圧制御発振器６２では、この比較周波数６０２とアナ
ログビデオ信号１の位相差が一致するようにクロック８
ａを出力する。

【０００５】尚、ＰＬＬ回路６、またはＰＬＬ回路７に
おいて、入力するアナログビデオ信号１に応じてクロッ
クを出力できる状態、つまり上記電圧制御発振器６２が
クロックを出力できる電圧幅（例えば１〜４Ｖの間）の
中に上記制御電圧６０１の電圧値があるときには、その
ＰＬＬ回路６、またはＰＬＬ回路７はロック状態である
と称し、この制御電圧６０１の電圧値が上記電圧幅を越
え、上記電圧制御発振器６２がクロックを出力できなく
なった状態をロックはずれ状態であると称することとす
る。

【０００６】次に従来のＡ／Ｄ変換装置を含む画像符号
化装置の動作を図について説明する。図５において、外
部より入力されたアナログビデオ信号１はＡ／Ｄ変換器
２、ＰＬＬ回路６、及びＰＬＬ回路７に入力される。Ｐ
ＬＬ回路６、又はＰＬＬ回路７は上述のように入力され
たアナログビデオ信号１に対し、ロック状態になってい
るときには、それぞれこのアナログビデオ信号１に同期
したクロック８ａ、及びクロック８ｂを切替器１１ａに
出力する。切替器１１ａは切替信号１０の指示により、
上記２種類のクロック８ａ、又は８ｂの何れかを選択
し、出力クロック１２としてＡ／Ｄ変換器２に出力す
る。Ａ／Ｄ変換器２はこの入力した出力クロック１２に
よりアナログビデオ信号１のサンプリングを行い、デジ
タルビデオ信号３に変換して出力する。この出力された
デジタルビデオ信号３は符号化部４により符号化され符
号化データ５として出力される。

【０００７】さて、次に外部より入力されるアナログビ
デオ信号１の周波数偏差、及び周波数精度の関係につい
て述べる。周波数偏差とは入力するアナログビデオ信号
１の同期信号の立ち下がり位置から次の同期信号の立ち
下がり位置において、次の理想的な同期信号の立ち下が
り位置と実際の立ち下がり位置とのずれを指すものであ
り、周波数偏差の少ないことを周波数精度が高いとい
う。また、入力するアナログビデオ信号１の周波数精度
は、このアナログビデオ信号１を出力する機種により様
々に変化する。例えばビデオカメラでのアナログビデオ
信号１の周波数精度はその誤差が±１００ｐｐｍ以内と
高いが、民生用ＶＴＲでのアナログビデオ信号１の周波
数精度はその誤差が±５０００ｐｐｍ以内と低い。

【０００８】図７は、図５に示すＡ／Ｄ変換装置におけ
る実際のアナログビデオ信号１の波形とアナログビデオ
信号１に同期した出力クロック１２の関係を示す波形図
である。図７において、出力クロックＡ波形は、出力ク
ロック１２が入力したアナログビデオ信号１に対し、正
確に同期している理想的な状態を示す。この理想的な状
態とはアナログビデオ信号１の同期信号立ち下がり位置
に対し出力クロック１２の立ち上がり位置が一致してい
る状態を指す。しかし、入力するアナログビデオ信号１
の周波数精度、又は電圧制御発振器６２等の影響によ
り、実際の出力クロック１２は図７に示す実際の出力ク
ロック波形のように入力するアナログビデオ信号１の同
期信号立ち下がり位置に対して一定の幅の中で揺らぐ。
この揺らぎの幅である誤差範囲を周波数安定度と定義
し、誤差範囲の幅が大きいときは周波数安定度が低く、
逆の場合は周波数安定度が高いと称している。また、出
力クロックＢ波形は出力クロック１２のある時間におけ
る波形を示している。図において、アナログビデオ信号
１の同期立ち下がり位置より数えて３番目のクロック立
ち上がり位置がＡ／Ｄ変換器２でサンプリングされるポ
イントを指しており、このポイントを出力クロックＡ波
形ではＸ，出力クロックＢ波形ではＹとする。この場
合、サンプリングは常にＸのポイントで行うのが理想的
であるが、実際には上述の誤差範囲内であるＹのポイン
トでサンプリングされる場合もある。そうすると前フレ
ームでサンプリングした値と現フレームでサンプリング
した値に誤差が生じ、この誤差の分だけ画像符号化装置
が出力する符号化データ５の再現画像はあたかも揺らい
でいるように見える。

【０００９】また、一般にアナログビデオ信号１の周波
数偏差の時間的変動（周波数精度範囲）に対し追随し
て、ＰＬＬ回路が同期を図ることができる周波数偏差の
範囲のことを引き込み範囲と称している。この引き込み
範囲を越えるアナログビデオ信号１の入力に対してはＰ
ＬＬ回路６はロック状態がはずれ、入力したアナログビ
デオ信号１に同期したクロックを出力させることは出来
ない。即ち、上記ＰＬＬ回路６の引き込み範囲が入力す
るアナログビデオ信号１の周波数精度よりも狭いとロッ
ク状態とはならない。よって周波数精度の誤差が±５０
００ｐｐｍ（例えば民生用ＶＴＲ）のアナログビデオ信
号１を入力し、この入力によって出力クロック１２を発
生させるとともに、ロックがはずれないように維持する
ためには±５０００ｐｐｍを下回る引き込み範囲の幅が
広いＰＬＬ回路７が必要である。また周波数の誤差精度
が±１００ｐｐｍ（例えばビデオカメラ）のアナログビ
デオ信号１を入力し、この入力によって出力クロック１
２を発生させるととともに、ロック状態を維持するため
には±１００ｐｐｍを下回れば引き込み範囲の幅が狭い
ＰＬＬ回路６を使用できる。

【００１０】また、一般にＰＬＬ回路では、同じ周波数
精度を有するアナログビデオ信号１に対して、上記引き
込み範囲の幅を広げると出力されるクロックの周波数安
定度は低くなり、逆に引き込み範囲の幅を狭めると出力
されるクロックの周波数安定度は最高で入力するアナロ
グビデオ信号が有する周波数精度まで向上する。これは
例えば引き込み範囲の幅が±５０００ｐｐｍのＰＬＬ回
路に周波数精度の誤差が±１００ｐｐｍのアナログビデ
オ信号１の入力（例ビデオカメラよりの入力）があっ
たときの出力クロック１２の周波数安定度は±５０００
ｐｐｍであり、引き込み範囲の幅が±１００ｐｐｍのＰ
ＬＬ回路で周波数精度の誤差が±１００ｐｐｍのアナロ
グビデオ信号１の入力（例民生用ＶＴＲよりの入力）
があったときの周波数安定度は±１００ｐｐｍであり、
後者のほうが周波数安定度が高い。これにより図７にお
いての同期信号の立ち下がりとクロックの立ち上がりの
時間的誤差は後者のほうが小さくなる。したがってＰＬ
Ｌ回路のクロックをＡ／Ｄ変換器２に出力する出力クロ
ック１２として使用する場合、ロックはずれ状態となら
ない範囲でできるだけ周波数安定度の高いものが望まし
い。

【００１１】その理由は、一般に画像符号化装置では、
画像のフレーム間の差分を検出し符号化を行っている。
上記Ａ／Ｄ変換器の出力が上記周波数安定度が低いため
に時間によりサンプルポイントがフレーム間で異なると
上述のように画像が揺らぎ、実際には静止した画像でも
動き情報として取り扱かうので、結果として符号化後の
情報量が増大するためである。

【００１２】従って、従来のＡ／Ｄ変換装置は入力する
アナログビデオ信号１が周波数精度の高いもの（例えば
ビデオカメラよりの入力）については、マニュアルで切
替信号発生器９を操作することでクロック８ａを選択
し、また入力するアナログビデオ信号１が周波数精度の
低いもの（例えば民生用ＶＴＲよりの入力）について
は、マニュアルで切替信号発生器１０を操作することで
クロック８ｂを選択し、選択したクロックを出力クロッ
ク１２として出力していた。このようにして従来におい
ては入力するアナログビデオ信号１の周波数精度の差に
よって最適なＰＬＬ回路をマニュアルで選択し、Ａ／Ｄ
変換処理を行っていた。

【００１３】

【発明が解決しようとする課題】以上のように従来のＡ
／Ｄ変換装置は構成されており、複数のＰＬＬ回路より
出力されるクロックの選択はマニュアルで行っていた。
そのためこの切替操作を誤ると、例えば周波数精度の低
いアナログビデオ信号１の入力に対し、引き込み範囲の
せまいＰＬＬ回路６を選択するとＰＬＬ回路６はロック
はずれ状態となり、Ａ／Ｄ変換回路２が入力したアナロ
グビデオ信号１に対してクロックが供給されなくなる。
結果として正常な画像が出力されなくなる。

【００１４】また、逆に周波数精度の高いアナログビデ
オ入力に対し引き込み範囲の広いＰＬＬ回路を選択する
と引き込み範囲が狭いＰＬＬ回路によるクロック周波数
の出力に比べて周波数安定度が低いため上記のようにあ
たかも画像が揺らいだようになるため符号化時に動き情
報として捉えられ、結果的に符号化能力が落ちるという
問題点があった。

【００１５】本発明は上記のような問題点を解消するた
めになされたもので、アナログビデオ信号の周波数精度
に応じた適切クロック生成手段を自動的に選択し、適切
なクロックでＡ／Ｄ変換処理が可能なＡ／Ｄ変換処理装
置を提供することを目的とする。

【００１６】

【課題を解決するための手段】この発明に係わるＡ／Ｄ
変換装置は、周波数精度の異なるアナログ信号を入力し
てデジタル信号に変換するＡ／Ｄ変換回路と、上記アナ
ログ信号を入力し、サンプリング周波数安定度の異なる
クロックを発生する複数のクロック生成手段と、上記ア
ナログ信号の周波数精度に適したサンプリング周波数安
定度を有する所定のクロックを発生するクロック生成手
段を、上記複数のクロック生成手段の内から自動的に選
択し、上記所定のクロックを上記Ａ／Ｄ変換回路に出力
するクロック選択手段とを備えたものである。

【００１７】また、次の発明に係わるＡ／Ｄ変換装置
は、クロック選択手段はサンプリング周波数安定度の高
い方のクロック生成手段のロック状態を検出するロック
検出回路を備え、このロック検出回路の出力信号により
ロックはずれ状態を検出したときには、サンプリング周
波数安定度の低い方のクロック生成手段を選択するもの
である。

【００１８】更に、次の発明に係わるＡ／Ｄ変換装置
は、ロック検出回路は、クロック生成手段の出力電圧を
検出し、この出力電圧が所定範囲からはみ出ると、上記
クロック生成手段のロックはずれ状態とする判定信号を
出力するものである。

【００１９】

【作用】この発明におけるＡ／Ｄ変換装置は、クロック
選択手段がアナログ信号の周波数精度に適したサンプリ
ング周波数安定度を有する所定のクロックを発生するク
ロック生成手段を、複数のクロック生成手段の内から自
動的に選択し、所定のクロックをＡ／Ｄ変換回路に出力
するので、複数のクロック生成手段に対する選択が自動
化される。

【００２０】また、次の発明におけるＡ／Ｄ変換装置
は、クロック選択手段はサンプリング周波数安定度の高
い方のクロック生成手段のロック状態を検出するロック
検出回路を備え、ロックはずれ状態を検出したときに
は、サンプリング周波数精度の低い方のクロック生成手
段を選択するので、Ａ／Ｄ変換回路に供給するクロック
は常に適切なものになる。

【００２１】更に、次の発明におけるＡ／Ｄ変換装置
は、ロック検出回路は、クロック生成手段の出力電圧を
検出し、この出力電圧が所定範囲からはみ出ると、上記
クロック生成手段のロックはずれ状態とする判定信号を
出力する構成とすることで、簡単にロック検出回路を製
造できる。

【００２２】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１は、実施例１に該当する画像符号化装置を示
す全体構成図であり、破線で囲んだ部分が当該Ａ／Ｄ変
換装置である。図中、図５と同一符号は同一、又は相当
部分を示し説明を省略する。

【００２３】６ａは図６に示す低域通過フィルタ６１よ
り出力される制御電圧６０１を電圧制御発振器６２に出
力するとともに、この制御電圧６０１をＰＬＬ回路外部
にも出力を行うＰＬＬ回路６ａ、１３はクロック生成手
段であるＰＬＬ回路６ａが外部に出力した制御電圧６０
１を入力することで、このＰＬＬ回路６ａがロック状態
か否かを検出し、この検出結果を判定信号１４として出
力するロック検出回路、１１ｂはこの判定信号１４を入
力し、これによりクロック８ａ、または８ｂの何れかを
選択し、選択したクロックを出力クロック１２として出
力する切替器である。

【００２４】また、図２は上述のロック検出回路１３の
内部構成図であり、１３１は例えば１Ｖの固定電圧であ
り、１３２はこの１Ｖの固定電圧１３３と制御電圧６０
１とを比較し、結果を論理信号１３０１として出力する
比較器Ａ、１３３は例えば４Ｖの固定電圧であり、１３
４はこの４Ｖの固定電圧１３３と制御電圧６０１を比較
し、結果を論理信号１３０２として出力する比較器Ｂ、
１３５は上記論理信号１３０１と論理信号１３０２との
論理和計算を行い、結果を判定信号１４として出力する
ＯＲ回路である。

【００２５】次に図１及び図２に基づいて動作を説明す
る。アナログビデオ信号１をＡ／Ｄ変換器２によりデジ
タルビデオ信号３に変換する動作は従来例と同様であ
る。ここでは本発明に係わる従来例との動作の違いにつ
いて述べる。図２においてＰＬＬ回路６ａがロック状態
のときに出力される制御電圧６０１は１〜４Ｖの間であ
り、ロックはずれ状態の場合の制御電圧は１Ｖまたは４
Ｖの何れかが連続するものとする。

【００２６】上述のような条件において、比較器Ａ１３
２は制御電圧６０１と１Ｖの固定電圧１３１を比較し、
制御電圧６０１の電圧が１Ｖと一定時間同等又はそれ以
下の場合、論理信号１３０１としてＨレベル信号を出力
し、そうでない場合はＬレベルの信号を出力する。同様
に比較器Ｂ１３４は制御電圧６０１と４Ｖの固定電圧１
３３を比較し、制御電圧６０１の電圧が４Ｖと一定時間
同等又はそれ以上の場合、論理信号１３０２としてＨレ
ベル信号を出力し、そうでない場合はＬレベルの信号を
出力する。また、ＯＲ回路１３５は入力する２つの論理
信号１３０１と論理信号１３０２の何れかがＨレベルで
あれば、判定信号１４としてＨレベルの信号を出力す
る。よって本構成ではロックはずれ状態の場合に判定信
号１４はＨレベルの信号を出力し、逆にロック状態の場
合はＬレベルの信号を出力する。

【００２７】以上のような判定信号１４の出力により、
切替器１１ｂにおいては、この判定信号１４がＬレベル
のときにはＰＬＬ回路６ａを選択し、判定信号がＨレベ
ルの時はＰＬＬ回路７を選択し、出力クロック１２を出
力する。上述の構成とすると、ＰＬＬ回路の選択の自動
化が可能となり、適切な出力クロック１２を自動的にＡ
／Ｄ変換器２に供給するＡ／Ｄ変換装置を提供すること
ができるようになる。

【００２８】実施例２．実施例１では２種類のＰＬＬ回
路を設けたが、更にそれ以上のＰＬＬ回路を設けても良
く、例として３種類のＰＬＬ回路を設けたものを図３に
示す。図中、図１と同一符号は同一、又は相当部分を示
し説明を省略する。

【００２９】１５はＰＬＬ回路６ａとＰＬＬ回路７の中
間の引き込み範囲を有するＰＬＬ回路であり、周波数安
定度が上記２つのＰＬＬ回路の中間値となるようなクロ
ック８ｃを出力する。１６はＰＬＬ回路１５より出力さ
れる制御電圧１５０１を入力し、ＰＬＬ回路１５のロッ
ク状態を検知するロック検出回路であり、内部の構成要
素はロック検出回路１３と同様である。また１７はロッ
ク検出回路１６より出力される判定信号であり、上記判
定信号１４と同様なものである。

【００３０】次に動作を説明する。基本的動作は実施例
１と同様であるため相違点のみを示す。ここで、アナロ
グビデオ信号１の種類が仮にＡ、Ｂ、Ｃと３種類の違っ
た周波数精度を有する信号を入力するものとする。以下
にこの３種類のアナログビデオ信号Ａ〜Ｃの周波数精度
と各ＰＬＬ回路の動作との関係を以下に示す。信号Ａ周波数精度高い（ＰＬＬ回路６ａ、ＰＬＬ回
路７、ＰＬＬ回路１５にてロック可能）信号Ｂ周波数精度ＡとＢとの中間（ＰＬＬ回路７、
ＰＬＬ回路１５にてロック可能）信号Ｃ周波数精度低い（ＰＬＬ回路７のみでロック
可能）

【００３１】従って、アナログビデオ信号１として信号
Ａが入力された場合は、ＰＬＬ回路６ａ、ＰＬＬ回路１
５、及びＰＬＬ回路７の全てにおいてロック状態とな
る。これにより判定信号１４、及び判定信号１７は両方
ともＬレベル信号が出力される。この２つの判定信号１
４、及び判定信号１７により切替器１１ｃはクロック８
ａを出力クロック１２として選択する。また、アナログ
ビデオ信号１として信号Ｂが入力されたときはＰＬＬ回
路７、及びＰＬＬ回路１５がロック状態となる。そのた
め判定信号１４からはＨレベル信号、判定信号１７から
はＬレベル信号が各々出力される。この２つの判定信号
１４、及び判定信号１７により切替器１１ｃはクロック
８ｃを出力クロック１２として選択する。更に、アナロ
グビデオ信号１として信号Ｃが入力されたときはＰＬＬ
回路７のみがロック状態となる。この場合、判定信号１
４、及び判定信号１７は両方ともＨレベル信号が出力さ
れる。この２つの判定信号１４、及び判定信号１７によ
り切替器１１ｃはクロック８ｂを出力クロック１２とし
て選択する。

【００３２】以上のように実施例２では実施例１に比べ
より細かくアナログビデオ信号１の周波数精度に対応す
ることができるようになる。

【００３３】実施例３．上記実施例１及び実施例２では
Ａ／Ｄ変換装置を画像符号化装置に用いた例を示した
が、上記構成により明白なようにアナログビデオ信号１
は同期信号を含む信号であれば何でも良く、特に符号化
装置に限定するものではない。また、図４に示すように
符号化部３の先に伝送回路１８を接続し、画像伝送装置
として使用しても構わない。更に、本発明の構成におい
てはクロック生成手段としてＰＬＬ回路を用いたが、入
力する信号に対応してクロックが生成できるものであれ
ば他のクロック生成手段を使用しても構わないことはい
うまでもない。

【００３４】

【発明の効果】以上のように、この発明によれば、Ａ／
Ｄ変換装置は、クロック選択手段が、アナログ信号の周
波数精度に適したサンプリング周波数安定度を有する所
定のクロックを発生するクロック生成手段を、複数のク
ロック生成手段の内から自動的に選択し、所定のクロッ
クをＡ／Ｄ変換回路に出力するので、複数のクロック生
成手段に対する選択が自動化されることで、マニュアル
選択による煩わしさが無くなるとともに、クロック生成
手段の誤った選択を防止できるようになる。

【００３５】また、次の発明によれば、Ａ／Ｄ変換装置
は、クロック選択手段はサンプリング周波数安定度の高
い方のクロック生成手段のロック状態を検出するロック
検出回路を備え、ロックはずれ状態を検出したときに
は、サンプリング周波数安定度の低い方のクロック生成
手段を選択するので、Ａ／Ｄ変換回路に供給するクロッ
クは常に適切なものになり、Ａ／Ｄ変換回路より出力さ
れるデジタル信号の画質の向上を図ることができる。

【００３６】更に、次の発明によれば、Ａ／Ｄ変換装置
は、ロック検出回路は、クロック生成手段の出力電圧を
検出し、この出力電圧が所定範囲からはみ出ると、上記
クロック生成手段のロックはずれ状態とする判定信号を
出力する構成とすることで、簡単にロック検出回路を製
造できので、コストの低減を図ることができる。

【図面の簡単な説明】

【図１】この発明の実施例１の画像符号化装置及びＡ／
Ｄ変換装置の構成を示すブロック図である。

【図２】図１に示すＡ／Ｄ変換装置のロック検出回路の
内部構成を示すブロック図である。

【図３】この発明の実施例２の画像符号化装置及びＡ／
Ｄ変換装置の構成を示すブロック図である。

【図４】この発明の実施例３の画像符号化装置及びＡ／
Ｄ変換装置の構成を示すブロック図である。

【図５】従来の画像符号化装置及びＡ／Ｄ変換装置の構
成を示すブロック図である。

【図６】図５に示すＡ／Ｄ変換装置のＰＬＬ回路の内部
構成を示すブロック図である。

【図７】従来例におけるアナログビデオ信号の波形と出
力クロックの関係を示す波形図である。

【符号の説明】

１アナログビデオ信号２Ａ／Ｄ変換回路３デジタルビデオ信号６、６ａ、７ＰＬＬ回路６０１制御電圧８ａ、８ｂクロック９切替信号発生器１０切替信号１１ａ、１１ｂ、１１ｃ切替器１２出力クロック１３ロック検出回路１４判定信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０６Ｆ 3/05 ３０１ＺＨ０３Ｌ 7/08

Claims

【特許請求の範囲】

【請求項１】周波数精度の異なるアナログ信号を入力
してデジタル信号に変換するＡ／Ｄ変換回路と、上記アナログ信号を入力し、サンプリング周波数安定度
の異なるクロックを発生する複数のクロック生成手段
と、上記アナログ信号の周波数精度に適したサンプリング周
波数安定度を有する所定のクロックを発生するクロック
生成手段を、上記複数のクロック生成手段の内から自動
的に選択し、上記所定のクロックをＡ／Ｄ変換回路に出
力するクロック選択手段とを備えたことを特徴とするＡ
／Ｄ変換装置。
【請求項２】クロック選択手段はサンプリング周波数
安定度の高い方のクロック生成手段のロック状態を検出
するロック検出回路を備え、このロック検出回路の出力
信号によりロックはずれ状態を検出したときには、サン
プリング周波数安定度の低い方のクロック生成手段を選
択することを特徴とする請求項第１項記載のＡ／Ｄ変換
装置。
【請求項３】ロック検出回路は、クロック生成手段の
出力電圧を検出し、この出力電圧が所定範囲からはみ出
ると、上記クロック生成手段のロックはずれ状態とする
判定信号を出力することを特徴とする請求項第２項記載
のＡ／Ｄ変換装置。