JP2006308443A - コンビナトリアルマテリアル用評価基板 - Google Patents
コンビナトリアルマテリアル用評価基板 Download PDFInfo
- Publication number
- JP2006308443A JP2006308443A JP2005131915A JP2005131915A JP2006308443A JP 2006308443 A JP2006308443 A JP 2006308443A JP 2005131915 A JP2005131915 A JP 2005131915A JP 2005131915 A JP2005131915 A JP 2005131915A JP 2006308443 A JP2006308443 A JP 2006308443A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating
- film
- combinatorial
- film formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
【課題】 集積化ライブラリ成膜時において、プラズマの荷電粒子により基板損傷を生じることなく、膜厚、抵抗値などの各種物性値を測定することができるコンビナトリアルマテリアル評価基板を提供する。
【解決手段】 荷電粒子を含む成膜手段により基板上に成膜試料群を作製して、その物性等を評価するコンビナトリアルマテリアルの評価方法において、該基板上に設けられた絶縁・剥離層を介して設けられ、該基板および該成膜試料と絶縁される接地層において、成膜時の荷電粒子が接地され中性化され、ついで該基板上に到達して成膜された後に、該絶縁・剥離層を除去して、この除去部分に該基板表面を露出させ、該絶縁・剥離層以外の部分に成膜試料群を作製し、この成膜試料群の物性等を該基板に設けられたセンサ用端子を用いて評価する。
【選択図】 図1
【解決手段】 荷電粒子を含む成膜手段により基板上に成膜試料群を作製して、その物性等を評価するコンビナトリアルマテリアルの評価方法において、該基板上に設けられた絶縁・剥離層を介して設けられ、該基板および該成膜試料と絶縁される接地層において、成膜時の荷電粒子が接地され中性化され、ついで該基板上に到達して成膜された後に、該絶縁・剥離層を除去して、この除去部分に該基板表面を露出させ、該絶縁・剥離層以外の部分に成膜試料群を作製し、この成膜試料群の物性等を該基板に設けられたセンサ用端子を用いて評価する。
【選択図】 図1
Description
本発明はコンビナトリアルマテリアル用評価基板およびコンビナトリアルマテリアルの評価方法に関する。
コンビナトリアルマテアル法とは、通常、組成の異なる、試料群(集積化ライブラリ)を一度に作製し、その物性等を高速評価することで、目的の材料を見出す手法である。図7にスパッタ法を用いたコンビナトリアルマテリアル法の概要を示す。基板(5)に対向した位置に、組成を探査する薄膜の構成元素が、それぞれセットされた3基のスパッタカソード(6)を図のように配置する。基板(5)には、それぞれのスパッタカソード(6)から薄膜の構成元素が基板(5)に蒸着されるが、その膜厚分布は、スパッタカソード(6)の軸線に対して放射方向に離れるに従って、自然傾斜をもって薄くなる。したがって、3基のスパッタカソード(6)のそれぞれから基板上に成膜される各構成元素の薄膜(7)は、丁度RGB(赤緑青)の三原色を重ねることで、全ての色が表現できるように、各構成元素が重なる中心付近では、組成が連続的に変化する薄膜(7)を得ることができる。
従来のコンビナトリアルマテリアル法においては、基板(5)は、単なるベースとしてのみの機能しか有さず、例えば、薄膜(7)の膜厚を測定する際にも、基板(5)のたわみを考慮した測定をする必要や、FIB(集積イオンビーム)などの加工手段を用いて基板上で薄膜(7)を切り分ける必要があった。また、各種物性の測定においても他の測定装置、手段を用いて測定する必要があった(特許文献1および2)。
従来のコンビナトリアルマテリアル法においては、基板(5)は、単なるベースとしてのみの機能しか有さず、例えば、薄膜(7)の膜厚を測定する際にも、基板(5)のたわみを考慮した測定をする必要や、FIB(集積イオンビーム)などの加工手段を用いて基板上で薄膜(7)を切り分ける必要があった。また、各種物性の測定においても他の測定装置、手段を用いて測定する必要があった(特許文献1および2)。
従来のコンビナトリアルマテリアルにおいて、成膜基板はただのベースとしてのみの機能しか有さず、例えば膜厚を測定する際にも、基板のたわみを考慮した測定をする必要や、FIBなどの加工手段を用いて基板上で薄膜を切り分ける必要があった。また、各種物性の測定においても他の測定装置、手段を用いて測定する必要があった。
本発明においては、従来のコンビナトリアルマテリアルにおける上記の難点を解消し、成膜基板そのものに薄膜の評価機能を持たせることにより、従来の方法に比べて、より短時間に正確な測定を可能とするものである。
すなわち、本発明はスパッタリング、カソーディックアークプラズマなどの荷電粒子を含む成膜手段により、基板上に多数の試料群(集積化ライブラリ)を製作し、評価するコンビナトリアルマテリアル用の基板に関する発明であり、集積化ライブラリ成膜時において、プラズマの荷電粒子により基板損傷を生じることなく、膜厚、抵抗値などの各種物性値を測定することができるコンビナトリアルマテリアル用評価基板を提供する。
本発明においては、従来のコンビナトリアルマテリアルにおける上記の難点を解消し、成膜基板そのものに薄膜の評価機能を持たせることにより、従来の方法に比べて、より短時間に正確な測定を可能とするものである。
すなわち、本発明はスパッタリング、カソーディックアークプラズマなどの荷電粒子を含む成膜手段により、基板上に多数の試料群(集積化ライブラリ)を製作し、評価するコンビナトリアルマテリアル用の基板に関する発明であり、集積化ライブラリ成膜時において、プラズマの荷電粒子により基板損傷を生じることなく、膜厚、抵抗値などの各種物性値を測定することができるコンビナトリアルマテリアル用評価基板を提供する。
本発明は、上記の課題を解決するために以下の発明を提供する。
(1)試料群を成膜するための基板;該基板内もしくは表面に設けられ、該成膜試料群の物性等を測定するためのセンサ用端子;ならびに該基板上に設けられた絶縁・剥離層を介して設けられ、該基板および該成膜試料群と絶縁される接地層、を含んでなるコンビナトリアルマテリアル用評価基板;
(2)基板がシリカ、アルミナ、シリコン、ガリウムもしくは炭化ケイ素から選ばれる(1)記載のコンビナトリアルマテリアル用評価基板;
(3)センサ用端子が該成膜試料群の直下もしくは近傍に設けられる(1)もしくは(2)記載のコンビナトリアルマテリアル用評価基板;
(4)測定する物性等が膜厚、電気特性、磁気特性、機械的特性および/または熱特性である(1)〜(3)のいずれか記載のコンビナトリアルマテリアル用評価基板;
(5)絶縁・剥離層がフォトレジストからなる(1)〜(4)のいずれか記載のコンビナトリアルマテリアル用評価基板;
(6)接地層がアルミニウム、白金、チタンもしくは銅を含む(1)〜(5)のいずれか記載のコンビナトリアルマテリアル用評価基板;
(7)接地層および/または絶縁・剥離層には試料群を構成する各試料が何行何列に属するかを示すビットパターンがパターニングされている(1)〜(6)のいずれか記載のコンビナトリアルマテリアル用評価基板;
(8)荷電粒子を含む成膜手段により基板上に成膜試料群を作製して、その物性等を評価するコンビナトリアルマテリアルの評価方法において、該基板上に設けられた絶縁・剥離層を介して設けられ、該基板および該成膜試料と絶縁される接地層において、成膜時の荷電粒子が接地され中性化され、ついで該基板上に到達して成膜された後に、該絶縁・剥離層を除去して、この除去部分に該基板表面を露出させ、該絶縁・剥離層以外の部分に成膜試料群を形成し、この成膜試料群の物性等を該基板内もしくは表面に設けられたセンサ用端子を用いて評価することを特徴とするコンビナトリアルマテリアの評価方法;ならびに
(9)該絶縁・剥離層が溶媒に溶解させて除去される(8)記載のコンビナトリアルマテリアの評価方法、
である。
(1)試料群を成膜するための基板;該基板内もしくは表面に設けられ、該成膜試料群の物性等を測定するためのセンサ用端子;ならびに該基板上に設けられた絶縁・剥離層を介して設けられ、該基板および該成膜試料群と絶縁される接地層、を含んでなるコンビナトリアルマテリアル用評価基板;
(2)基板がシリカ、アルミナ、シリコン、ガリウムもしくは炭化ケイ素から選ばれる(1)記載のコンビナトリアルマテリアル用評価基板;
(3)センサ用端子が該成膜試料群の直下もしくは近傍に設けられる(1)もしくは(2)記載のコンビナトリアルマテリアル用評価基板;
(4)測定する物性等が膜厚、電気特性、磁気特性、機械的特性および/または熱特性である(1)〜(3)のいずれか記載のコンビナトリアルマテリアル用評価基板;
(5)絶縁・剥離層がフォトレジストからなる(1)〜(4)のいずれか記載のコンビナトリアルマテリアル用評価基板;
(6)接地層がアルミニウム、白金、チタンもしくは銅を含む(1)〜(5)のいずれか記載のコンビナトリアルマテリアル用評価基板;
(7)接地層および/または絶縁・剥離層には試料群を構成する各試料が何行何列に属するかを示すビットパターンがパターニングされている(1)〜(6)のいずれか記載のコンビナトリアルマテリアル用評価基板;
(8)荷電粒子を含む成膜手段により基板上に成膜試料群を作製して、その物性等を評価するコンビナトリアルマテリアルの評価方法において、該基板上に設けられた絶縁・剥離層を介して設けられ、該基板および該成膜試料と絶縁される接地層において、成膜時の荷電粒子が接地され中性化され、ついで該基板上に到達して成膜された後に、該絶縁・剥離層を除去して、この除去部分に該基板表面を露出させ、該絶縁・剥離層以外の部分に成膜試料群を形成し、この成膜試料群の物性等を該基板内もしくは表面に設けられたセンサ用端子を用いて評価することを特徴とするコンビナトリアルマテリアの評価方法;ならびに
(9)該絶縁・剥離層が溶媒に溶解させて除去される(8)記載のコンビナトリアルマテリアの評価方法、
である。
本発明によれば、成膜基板そのものに薄膜の評価機能を持たせることにより、従来の方法に比べて、より短時間に正確な測定を可能とする。
すなわち、本発明はスパッタリング、カソーディックアークプラズマなどの荷電粒子を含む成膜手段により、基板上に多数の試料群(集積化ライブラリ)を製作し、評価するコンビナトリアルマテリアル用の基板に関する発明であり、集積化ライブラリ成膜時において、プラズマの荷電粒子により基板損傷を生じることなく、膜厚、抵抗値などの各種物性値を測定することができるコンビナトリアルマテリアル評価基板を提供する。
すなわち、本発明はスパッタリング、カソーディックアークプラズマなどの荷電粒子を含む成膜手段により、基板上に多数の試料群(集積化ライブラリ)を製作し、評価するコンビナトリアルマテリアル用の基板に関する発明であり、集積化ライブラリ成膜時において、プラズマの荷電粒子により基板損傷を生じることなく、膜厚、抵抗値などの各種物性値を測定することができるコンビナトリアルマテリアル評価基板を提供する。
本発明のコンビナトリアルマテリアル用評価基板は、図1において、試料群を成膜するための基板(1);この基板(1)内もしくは表面に設けられ、この成膜試料群の物性等を測定するためのセンサ用端子(2);ならびにこの基板上に設けられた絶縁・剥離層(3)を介して設けられ、この基板および成膜試料群と絶縁される接地層(4)、を含んでなる。センサ用端子(2)には、その配線が接続され、また接地層(4)は図示しないアース線に接続され接地されている。
上記の基板としては、絶縁性もしくは導電性のいずれでもよいが、導電性基板を用いる場合には絶縁層を形成するのが通常である。好適にはシリカ、アルミナ、シリコン、ガリウムもしくは炭化ケイ素から選ばれる。また、上記のセンサ用端子は成膜試料群の直下もしくは近傍に設けられるのが好適である。このようなセンサ用端子には配線がされており、膜厚、電気抵抗等の電気特性、磁気特性、機械的特性および/または比熱、相転移温度等の熱特性、等の物性等を測定しうる。上記の絶縁・剥離層がフォトレジストからなるのが好適であり、接地層はアルミニウム、白金、チタンもしくは銅を含むのが好適である。接地層は、絶縁・剥離層を介して設けられ、基板および成膜試料群と絶縁されるものであれば、必ずしも絶縁・剥離層の真上にある必要はない。
さらに、好適には接地層および/または絶縁・剥離層には試料群を構成する各試料が何行何列に属するかを示すビットパターンがパターニングされている。
コンビナトリアルマテリアの評価に際しては、まず荷電粒子を含む成膜手段により基板上に成膜試料群を作製して、その物性等を評価するコンビナトリアルマテリアルの評価方法において、基板上に設けられた絶縁・剥離層を介して設けられ、基板および成膜試料と絶縁される接地層において、成膜時の荷電粒子が接地され中性化され、ついで基板上に到達して成膜された後に、この絶縁・剥離層を除去して、この除去部分に基板表面を露出させて絶縁・剥離層以外の部分に成膜試料群を形成し、この成膜試料群の物性等を基板に設けられたセンサ用端子を用いて評価する。この絶縁・剥離層の除去は溶媒に溶解させて行なうのが好適である。上記の荷電粒子を含む成膜手段としては、スパッタリング、カソーディックアークプラズマ、CVD,PVD等が挙げられる。
このような成膜時の荷電粒子は、絶縁・剥離層(3)上の接地層(4)において電荷が接地され、中性化される。粒子はその運動エネルギーをほぼ保つため、そのまま基板(1)表面に到達し成膜する。成膜後、絶縁・剥離層(3)を溶剤等で溶かし、基板(1)上に例えばタイル状に成膜された集積化ライブラリが完成する。絶縁・剥離層(3)を剥離した部分では、基板(1)表面が露出するため、この表面と集積化ライブラリとの段差を測定すれば、基板(1)のたわみに影響されることなく、集積化ライブラリの膜厚を正確に測定することができる。また、センサ用端子(2)を用いることで、電気抵抗などの各種物性を測定することができる。
また、本発明により、成膜時の荷電粒子は、絶縁・剥離層(3)上の接地層(4)において電荷が接地されるために、電流が成膜された薄膜表面を流れることなく、接地層を通って接地される。このため、電流による薄膜のエマグレーションや結晶化など膜質への悪影響を回避し、良質な試料を得ることができる。さらに、基板表面を電荷が流れることなく、接地層(4)にて速やかに接地されるため、磁場とのローレンツ力の影響を受けにくく、成膜範囲がより均一に広がる。このため、膜厚分布がより緩やかとなり、集積化ライブラリ上での組成分布の範囲が広がる効果を奏する。
また、成膜後、絶縁・剥離層(3)を溶剤等で溶かすことで、試料を個別に分離することが可能となり、その際、各試料の絶縁・剥離層(3)を剥離した部分では、基板(1)表面が露出するため、この表面と集積化ライブラリとの段差を測定すれば、基板(1)のたわみに影響されることなく、集積化ライブラリの膜厚を正確に測定することができる。さらに、センサ用端子(2)を用いることで、電気抵抗などの各種物性を測定することができる。
上記の基板としては、絶縁性もしくは導電性のいずれでもよいが、導電性基板を用いる場合には絶縁層を形成するのが通常である。好適にはシリカ、アルミナ、シリコン、ガリウムもしくは炭化ケイ素から選ばれる。また、上記のセンサ用端子は成膜試料群の直下もしくは近傍に設けられるのが好適である。このようなセンサ用端子には配線がされており、膜厚、電気抵抗等の電気特性、磁気特性、機械的特性および/または比熱、相転移温度等の熱特性、等の物性等を測定しうる。上記の絶縁・剥離層がフォトレジストからなるのが好適であり、接地層はアルミニウム、白金、チタンもしくは銅を含むのが好適である。接地層は、絶縁・剥離層を介して設けられ、基板および成膜試料群と絶縁されるものであれば、必ずしも絶縁・剥離層の真上にある必要はない。
さらに、好適には接地層および/または絶縁・剥離層には試料群を構成する各試料が何行何列に属するかを示すビットパターンがパターニングされている。
コンビナトリアルマテリアの評価に際しては、まず荷電粒子を含む成膜手段により基板上に成膜試料群を作製して、その物性等を評価するコンビナトリアルマテリアルの評価方法において、基板上に設けられた絶縁・剥離層を介して設けられ、基板および成膜試料と絶縁される接地層において、成膜時の荷電粒子が接地され中性化され、ついで基板上に到達して成膜された後に、この絶縁・剥離層を除去して、この除去部分に基板表面を露出させて絶縁・剥離層以外の部分に成膜試料群を形成し、この成膜試料群の物性等を基板に設けられたセンサ用端子を用いて評価する。この絶縁・剥離層の除去は溶媒に溶解させて行なうのが好適である。上記の荷電粒子を含む成膜手段としては、スパッタリング、カソーディックアークプラズマ、CVD,PVD等が挙げられる。
このような成膜時の荷電粒子は、絶縁・剥離層(3)上の接地層(4)において電荷が接地され、中性化される。粒子はその運動エネルギーをほぼ保つため、そのまま基板(1)表面に到達し成膜する。成膜後、絶縁・剥離層(3)を溶剤等で溶かし、基板(1)上に例えばタイル状に成膜された集積化ライブラリが完成する。絶縁・剥離層(3)を剥離した部分では、基板(1)表面が露出するため、この表面と集積化ライブラリとの段差を測定すれば、基板(1)のたわみに影響されることなく、集積化ライブラリの膜厚を正確に測定することができる。また、センサ用端子(2)を用いることで、電気抵抗などの各種物性を測定することができる。
また、本発明により、成膜時の荷電粒子は、絶縁・剥離層(3)上の接地層(4)において電荷が接地されるために、電流が成膜された薄膜表面を流れることなく、接地層を通って接地される。このため、電流による薄膜のエマグレーションや結晶化など膜質への悪影響を回避し、良質な試料を得ることができる。さらに、基板表面を電荷が流れることなく、接地層(4)にて速やかに接地されるため、磁場とのローレンツ力の影響を受けにくく、成膜範囲がより均一に広がる。このため、膜厚分布がより緩やかとなり、集積化ライブラリ上での組成分布の範囲が広がる効果を奏する。
また、成膜後、絶縁・剥離層(3)を溶剤等で溶かすことで、試料を個別に分離することが可能となり、その際、各試料の絶縁・剥離層(3)を剥離した部分では、基板(1)表面が露出するため、この表面と集積化ライブラリとの段差を測定すれば、基板(1)のたわみに影響されることなく、集積化ライブラリの膜厚を正確に測定することができる。さらに、センサ用端子(2)を用いることで、電気抵抗などの各種物性を測定することができる。
以下に、本発明を実施例によりさらに詳細に説明するが、本発明はその要旨を超えない限りこれらの実施例に限定されるものではない。
実施例1
図2に、本発明の実施例1を図示する。厚さ500μmの石英基板上(10)に、半導体プロセスによりパターニングしたプラチナ製の電気抵抗測定用の四探針素子(11)が、各試料成膜面(12)の直下に配置されている。各四探針素子(11)には、それぞれ配線(13)が接続されている。石英基板(10)上には、絶縁・剥離層(14)としてフォトレジスト(PMGI)を用い、その上面に接地層(15)としてアルミニウムが格子状にパターニングされている。格子状パターンの一辺は、1mmとなっている。
図3に、成膜時の状態を示す。スパッタ法により成膜される蒸着物質は、試料成膜面(12)と接地層(15)の上面に成膜される。以下、試料成膜面(12)上に堆積する蒸着物質を試料薄膜(16)、接地層(15)上に堆積する蒸着物質をリフトオフ薄膜(17)と称する。成膜時、飛来する蒸着物質に含まれる電荷は、接地層(15)により接地され電荷をほとんど含まない状態で蒸着される。また接地層(15)は、絶縁・剥離層(14)により基板や試料薄膜(16)と絶縁されているため、電荷は試料薄膜(16)の表面や内側をほとんど通過することなく、速やかに接地される。したがって、電荷の通過すなわち電流による試料薄膜(16)の過熱やエレクトロマイグレーションなどの損傷を防ぐことができる。
成膜後、図4に示すように、絶縁・剥離層(14)をアセトンなどの有機溶媒にて除去することで接地層(15)とリフトオフ薄膜(17)が除去され、各試料薄膜(16)は、それぞれ電気的に独立した状態となり、試料群(集積化ライブラリ)(19)が完成する。この集積化ライブラリ(19)において、試料薄膜(16)とそれに隣接する基板上面(18)との段差を、干渉計など公知の測定手段により測定することで、試料薄膜(16)の膜厚を基板(10)のうねりの影響を低減した状態で、正確に測定することが可能となる。
さらに、四探針素子(11)を用いて、図示しない測定装置を配線(13)を介して接続することで、各試料薄膜(16)の電気抵抗値を測定することができる。これにより、タングステンプローブなどで外部より試料薄膜(16)にコンタクトして電気抵抗を測定する場合に比べて、試料薄膜(16)を傷つけることなく、高精度に測定することができる。
実施例2
図5に、本発明の実施例2を図示する。厚さ700μmのアルミナ基板上(20)に、半導体プロセスによりパターニングしたプラチナとロジウムからなるP-R熱電対(21)が、各試料成膜面(22)の直下に配置されている。各P-R熱電対(21)には、それぞれ配線(23)が接続されている。アルミナ基板上(20)上には、絶縁・剥離層(24)として感光性ポリイミドを用い、その上面に接地層(25)として銅が格子状にパターニングされている。接地層(25)の直交する2辺には、各試料が何行何列のものかを示すビットパターン(26)がパターニングされている。
本実施例における各部位の機能は、基本的に実施例1と同様であるが、基板をアルミナ基板(20)としたことで、より基板全体を800℃程度の高温に熱しても、試料薄膜との反応を抑制することができる。また、実施例1よりも耐熱性の優れる材料として、絶縁・剥離層(24)として感光性ポリイミドを、接地層(25)として銅を用いることで、より高エネルギーの蒸着粒子、例えばカソーディックアークプラズマ法などによる蒸着を用いても、電荷や蒸着粒子の衝突による温度上昇に対して耐性を持つことができる。さらに、銅はアルミニウムよりも電気抵抗が低いために、電荷による発熱自体を低減する効果を奏する。
図6に、本実施例により製作された集積化ライブラリ(20)を示す。各試料(27)には、ビットパターン(26)がパターニングされているため、顕微鏡で各試料(27)が何行何列のものかすぐに判別できるようになっている。集積化ライブラリ(20)作製後、図示しない赤外線加熱装置などにより加熱し、各試料(27)直下の同じく図示しないアルミナなどの参照物質との温度と比較することで、各試料の熱特性(比熱、相転移温度)を測定することができる。
実施例1
図2に、本発明の実施例1を図示する。厚さ500μmの石英基板上(10)に、半導体プロセスによりパターニングしたプラチナ製の電気抵抗測定用の四探針素子(11)が、各試料成膜面(12)の直下に配置されている。各四探針素子(11)には、それぞれ配線(13)が接続されている。石英基板(10)上には、絶縁・剥離層(14)としてフォトレジスト(PMGI)を用い、その上面に接地層(15)としてアルミニウムが格子状にパターニングされている。格子状パターンの一辺は、1mmとなっている。
図3に、成膜時の状態を示す。スパッタ法により成膜される蒸着物質は、試料成膜面(12)と接地層(15)の上面に成膜される。以下、試料成膜面(12)上に堆積する蒸着物質を試料薄膜(16)、接地層(15)上に堆積する蒸着物質をリフトオフ薄膜(17)と称する。成膜時、飛来する蒸着物質に含まれる電荷は、接地層(15)により接地され電荷をほとんど含まない状態で蒸着される。また接地層(15)は、絶縁・剥離層(14)により基板や試料薄膜(16)と絶縁されているため、電荷は試料薄膜(16)の表面や内側をほとんど通過することなく、速やかに接地される。したがって、電荷の通過すなわち電流による試料薄膜(16)の過熱やエレクトロマイグレーションなどの損傷を防ぐことができる。
成膜後、図4に示すように、絶縁・剥離層(14)をアセトンなどの有機溶媒にて除去することで接地層(15)とリフトオフ薄膜(17)が除去され、各試料薄膜(16)は、それぞれ電気的に独立した状態となり、試料群(集積化ライブラリ)(19)が完成する。この集積化ライブラリ(19)において、試料薄膜(16)とそれに隣接する基板上面(18)との段差を、干渉計など公知の測定手段により測定することで、試料薄膜(16)の膜厚を基板(10)のうねりの影響を低減した状態で、正確に測定することが可能となる。
さらに、四探針素子(11)を用いて、図示しない測定装置を配線(13)を介して接続することで、各試料薄膜(16)の電気抵抗値を測定することができる。これにより、タングステンプローブなどで外部より試料薄膜(16)にコンタクトして電気抵抗を測定する場合に比べて、試料薄膜(16)を傷つけることなく、高精度に測定することができる。
実施例2
図5に、本発明の実施例2を図示する。厚さ700μmのアルミナ基板上(20)に、半導体プロセスによりパターニングしたプラチナとロジウムからなるP-R熱電対(21)が、各試料成膜面(22)の直下に配置されている。各P-R熱電対(21)には、それぞれ配線(23)が接続されている。アルミナ基板上(20)上には、絶縁・剥離層(24)として感光性ポリイミドを用い、その上面に接地層(25)として銅が格子状にパターニングされている。接地層(25)の直交する2辺には、各試料が何行何列のものかを示すビットパターン(26)がパターニングされている。
本実施例における各部位の機能は、基本的に実施例1と同様であるが、基板をアルミナ基板(20)としたことで、より基板全体を800℃程度の高温に熱しても、試料薄膜との反応を抑制することができる。また、実施例1よりも耐熱性の優れる材料として、絶縁・剥離層(24)として感光性ポリイミドを、接地層(25)として銅を用いることで、より高エネルギーの蒸着粒子、例えばカソーディックアークプラズマ法などによる蒸着を用いても、電荷や蒸着粒子の衝突による温度上昇に対して耐性を持つことができる。さらに、銅はアルミニウムよりも電気抵抗が低いために、電荷による発熱自体を低減する効果を奏する。
図6に、本実施例により製作された集積化ライブラリ(20)を示す。各試料(27)には、ビットパターン(26)がパターニングされているため、顕微鏡で各試料(27)が何行何列のものかすぐに判別できるようになっている。集積化ライブラリ(20)作製後、図示しない赤外線加熱装置などにより加熱し、各試料(27)直下の同じく図示しないアルミナなどの参照物質との温度と比較することで、各試料の熱特性(比熱、相転移温度)を測定することができる。
本発明はスパッタリング、カソーディックアークプラズマなどの荷電粒子を含む成膜手段により、基板上に多数の試料群(集積化ライブラリ)を製作し、評価するコンビナトリアルマテリアル用の基板に関し、集積化ライブラリ成膜時において、プラズマの荷電粒子により基板損傷を生じることなく、膜厚、抵抗値などの各種物性値を測定することができるコンビナトリアルマテリアル用評価基板を提供する。
1 基板
2 センサ用端子
3、14、24 絶縁・剥離層
4、15、25 接地層
2 センサ用端子
3、14、24 絶縁・剥離層
4、15、25 接地層
Claims (9)
- 試料群を成膜するための基板;該基板内もしくは表面に設けられ、該成膜試料群の物性等を測定するためのセンサ用端子;ならびに該基板上に設けられた絶縁・剥離層を介して設けられ、該基板および該成膜試料群と絶縁される接地層、を含んでなるコンビナトリアルマテリアル用評価基板。
- 基板がシリカ、アルミナ、シリコン、ガリウムもしくは炭化ケイ素から選ばれる請求項1記載のコンビナトリアルマテリアル用評価基板。
- センサ用端子が該成膜試料群の直下もしくは近傍に設けられる請求項1もしくは2記載のコンビナトリアルマテリアル用評価基板。
- 測定する物性等が膜厚、電気特性、磁気特性、機械的特性および/または熱特性である請求項1〜3のいずれか記載のコンビナトリアルマテリアル用評価基板。
- 絶縁・剥離層がフォトレジストからなる請求項1〜4のいずれか記載のコンビナトリアルマテリアル用評価基板。
- 接地層がアルミニウム、白金、チタンもしくは銅を含む請求項1〜5のいずれか記載のコンビナトリアルマテリアル用評価基板。
- 接地層および/または絶縁・剥離層には試料群を構成する各試料が何行何列に属するかを示すビットパターンがパターニングされている請求項1〜6のいずれか記載のコンビナトリアルマテリアル用評価基板。
- 荷電粒子を含む成膜手段により基板上に成膜試料群を作製して、その物性等を評価するコンビナトリアルマテリアルの評価方法において、該基板上に設けられた絶縁・剥離層を介して設けられ、該基板および該成膜試料と絶縁される接地層において、成膜時の荷電粒子が接地され中性化され、ついで該基板上に到達して成膜された後に、該絶縁・剥離層を除去して、この除去部分に該基板表面を露出させ、該絶縁・剥離層以外の部分に成膜試料群を形成し、この成膜試料群の物性等を該基板内もしくは表面に設けられたセンサ用端子を用いて評価することを特徴とするコンビナトリアルマテリアの評価方法。
- 該絶縁・剥離層が溶媒に溶解させて除去される請求項8記載のコンビナトリアルマテリアの評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131915A JP4560628B2 (ja) | 2005-04-28 | 2005-04-28 | コンビナトリアルマテリアル用評価基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131915A JP4560628B2 (ja) | 2005-04-28 | 2005-04-28 | コンビナトリアルマテリアル用評価基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006308443A true JP2006308443A (ja) | 2006-11-09 |
JP4560628B2 JP4560628B2 (ja) | 2010-10-13 |
Family
ID=37475500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005131915A Active JP4560628B2 (ja) | 2005-04-28 | 2005-04-28 | コンビナトリアルマテリアル用評価基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4560628B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS613879A (ja) * | 1984-06-15 | 1986-01-09 | Tdk Corp | スパツタ装置 |
JPH01221637A (ja) * | 1988-02-29 | 1989-09-05 | Hoya Corp | 観察試料処理方法 |
JP2001238674A (ja) * | 2000-02-29 | 2001-09-04 | Nikon Corp | Dnaアレイ、dnaアレイ読み取り装置、及びdnaアレイ製造装置 |
JP2001329366A (ja) * | 2000-05-18 | 2001-11-27 | Japan Science & Technology Corp | コンビナトリアル薄膜形成方法及びコンビナトリアルプラズマcvd装置 |
JP2002277422A (ja) * | 2001-03-16 | 2002-09-25 | Japan Science & Technology Corp | コンビナトリアル試料の熱電特性測定方法及びその装置 |
-
2005
- 2005-04-28 JP JP2005131915A patent/JP4560628B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS613879A (ja) * | 1984-06-15 | 1986-01-09 | Tdk Corp | スパツタ装置 |
JPH01221637A (ja) * | 1988-02-29 | 1989-09-05 | Hoya Corp | 観察試料処理方法 |
JP2001238674A (ja) * | 2000-02-29 | 2001-09-04 | Nikon Corp | Dnaアレイ、dnaアレイ読み取り装置、及びdnaアレイ製造装置 |
JP2001329366A (ja) * | 2000-05-18 | 2001-11-27 | Japan Science & Technology Corp | コンビナトリアル薄膜形成方法及びコンビナトリアルプラズマcvd装置 |
JP2002277422A (ja) * | 2001-03-16 | 2002-09-25 | Japan Science & Technology Corp | コンビナトリアル試料の熱電特性測定方法及びその装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4560628B2 (ja) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3472855B1 (en) | Depositing a passivation layer on a graphene sheet | |
JP6544949B2 (ja) | 熱分析センサおよびその製造方法 | |
JP5108757B2 (ja) | 導電層の電気的応答を最適化する方法、及びその装置 | |
JP2001192898A (ja) | 半導体素子の形成方法 | |
JP2008255433A (ja) | 蒸着用マスク、ならびにそれを用いる蒸着パターン作製方法、半導体ウェーハ評価用試料の作製方法、半導体ウェーハの評価方法および半導体ウェーハの製造方法 | |
JP2015532089A (ja) | トンネル電流解析を用いた核酸シークエンシングのための装置 | |
JP4560628B2 (ja) | コンビナトリアルマテリアル用評価基板 | |
CN1357930A (zh) | 利用光刻技术和气相沉积技术制作新型热电偶 | |
US12055507B2 (en) | MEMS gas sensor and method for manufacturing MEMS gas sensor | |
JP2011064513A (ja) | 温度測定素子、温度測定装置、基板処理装置及び電子デバイスの製造方法 | |
Barati et al. | Thermoelectric characterization platform for electrochemically deposited materials | |
JP3178098B2 (ja) | 温度センサとその製法 | |
CN108063131A (zh) | 包括反熔丝结构的集成电路及其制造方法 | |
JP2007036165A (ja) | ウエハ検査装置の載置台 | |
US20020022282A1 (en) | Method for measurement of electromigration in semiconductor integrated circuits | |
KR102026733B1 (ko) | 플라즈마 공정 측정 센서 및 그 제조 방법 | |
JP2008211118A (ja) | 帯電量評価素子 | |
KR102655855B1 (ko) | 플라즈마 밀도의 정밀 진단 방법 | |
Ravandi et al. | Customized 2D Structures for High Throughput Electromigration Measurements | |
KR20120059814A (ko) | 온도 측정 방식을 개선한 pvd 코팅 장치 | |
JP4710756B2 (ja) | 過大電流検出素子 | |
JP2011179959A (ja) | 電気特性測定用試料の作製方法、測定方法及び試料加工測定装置 | |
Cheneler et al. | Printed circuit board as a MEMS platform for focused ion beam technology | |
JP3917240B2 (ja) | ダミーウェハ | |
JP2007114127A (ja) | 帯電量評価素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080408 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100617 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20100629 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |