JP2006303324A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006303324A
JP2006303324A JP2005125497A JP2005125497A JP2006303324A JP 2006303324 A JP2006303324 A JP 2006303324A JP 2005125497 A JP2005125497 A JP 2005125497A JP 2005125497 A JP2005125497 A JP 2005125497A JP 2006303324 A JP2006303324 A JP 2006303324A
Authority
JP
Japan
Prior art keywords
impurity diffusion
type
diffusion layer
well
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005125497A
Other languages
English (en)
Other versions
JP4986408B2 (ja
Inventor
Mineo Miura
峰生 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005125497A priority Critical patent/JP4986408B2/ja
Priority to US11/883,641 priority patent/US7888712B2/en
Priority to EP20060745418 priority patent/EP1873838A4/en
Priority to PCT/JP2006/308136 priority patent/WO2006115125A1/ja
Publication of JP2006303324A publication Critical patent/JP2006303324A/ja
Application granted granted Critical
Publication of JP4986408B2 publication Critical patent/JP4986408B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＳｉＣ半導体を用いつつ安定したデバイス特性を得る。ＳｉＣ半導体を用いながらオン抵抗を効果的に低減する。
【解決手段】Ｎ型ＳｉＣ半導体基板２０には、間隔を開けて複数のＰ型ウエル２３が形成されている。Ｐ型ウエル２３の内方の領域にはＮ+型ソース層２６が形成されている。隣接するＰ型ウエル２３に跨るように、半導体基板２０上に、ゲート絶縁膜２４を挟んで、ゲート電極２５が形成されている。隣り合うＰ型ウエル２３の間の領域には、第１Ｎ型不純物拡散層４１が形成されている。ウエル２３内にはＮ+型ソース層２６と重なるように第２Ｎ型不純物拡散層４２が形成されている。第１および第２Ｎ型不純物拡散層４１，４２は、共通のイオン注入マスクを用いて同時に形成され、自己整合的に配置されている。
【選択図】 図１

Description

この発明は、ＳｉＣ（炭化シリコン）半導体基板を用いた半導体装置およびその製造方法に関する。
家庭用民生機器や電気自動車（たとえばハイブリッド車）の電源（とくにインバータを用いたもの）には、従来から、Ｓｉ（シリコン）半導体基板を用いたパワーＭＯＳＦＥＴが用いられてきた。パワーエレクトロニクスの分野では、電力変換時におけるデバイスでの損失が問題となっており、低損失化が課題となっているが、Ｓｉ材料を用いたパワーＭＯＳＦＥＴでは技術的な限界に近づきつつあると言われており、さらなる高効率化の実現は困難な状況に立ち至っている。
そこで、ＳｉＣ半導体のパワーデバイスへの応用についての研究が進められている。ＳｉＣは、バンドギャップがＳｉの３倍、絶縁破壊電界がＳｉの１０倍などといった、優れた物性を持つ化合物であり、パワーデバイスに応用すれば、Ｓｉ系パワーデバイスよりも低損失なデバイスを実現できる。しかし、ＳｉＣ半導体基板を用いたＭＯＳＦＥＴには、チャネル部分の抵抗が高いという課題があり、実用化が困難であると言われている。
図６は、ＳｉＣ半導体基板を用いたパワーＭＯＳＦＥＴの構造例を示す図解的な断面図である。Ｎ型ＳｉＣ半導体基板１上にＮ型ＳｉＣエピタキシャル層２が形成されており、このＳｉＣエピタキシャル層２の表層部にＭＯＳ構造が形成されている。すなわち、ＳｉＣエピタキシャル層２の表層部には、間隔を開けてＰ型ウエル３が複数個形成されており、隣接するＰ型ウエル３に跨る領域には、ＳｉＣエピタキシャル層２上に、ゲート絶縁膜４を挟んで、ゲート電極５が形成されている。図６ではゲート電極５は分離されて表されているが、これらは、図示しない位置で連続している。
各Ｐ型ウエル３内には、ゲート電極５の縁部に沿ってＮ+型ソース層６が形成され、さらに、Ｐ型ウエル３に接続されたＰ+型層７が形成されている。Ｎ+型ソース層６およびＰ+型層７は、ＳｉＣエピタキシャル層２の表面に形成されたコンタクトメタル８（たとえば、Ｎｉからなるもの）に接続されている。このコンタクトメタル８は、ゲート電極５を覆う層間絶縁膜９およびゲート絶縁膜４に形成されたコンタクト孔１０を介して、ソース電極１１に接合され、電気的に接続されている。ソース電極１１は、層間絶縁膜９上のほぼ全面を覆って形成される金属層（たとえば、Ａｌからなるもの）からなり、コンタクト孔１０に入り込んで、コンタクトメタル８と接触するようになっている。
このような構成により、ゲート電極５に適切な電圧を印加すれば、Ｐ型ウエル３においてゲート電極５の直下に位置するチャネル領域１２に反転層が生じ、ドレイン領域としてのＳｉＣ半導体基板１とソース層６との間が導通する。このようにして、トランジスタ動作が可能となる。
Ｐ型ウエル３は、図７の図解的な平面図に示すように、たとえば、矩形に形成される。この矩形のＰ型ウエル３の内部に矩形のＮ+型ソース層６が形成されており、さらに、その内方に、Ｐ+型層７が形成されている。この場合、チャネル長Ｌは、Ｐ型ウエル３の縁部とＮ+型ソース層６の縁部との間の距離によって規定される。
特開２０００−２２１３７号公報（図７）
ＳｉＣ半導体材料に対しては、Ｓｉ半導体材料の場合のような二重拡散プロセスによる不純物の導入を行うことができず、不純物拡散層の形成は、専ら、イオン注入による選択的ドーピングによらざるを得ない。そのため、第１のマスクを用いたイオン注入によってＰ型ウエル３を形成し、さらに第２のマスクを用いたイオン注入によってＮ+型ソース層６が形成される。
したがって、第１および第２のマスクのずれが生じれば、図７に示すように、Ｐ型ウエル３の中央位置にＮ+型ソース層６を整合させることができず、場所によってチャネル長Ｌがばらつくこととなり、所望のデバイス特性を得ることができない。むろん、マスクずれに再現性を期待することはできないから、作製されるＭＯＳＦＥＴのデバイス特性にばらつきが生じることは避けられない。
また、前記のような構成のパワーＭＯＳＦＥＴの場合、Ｐ型ウエル３間の間隔が狭いと、この間を通る電流は、いわゆるＪＦＥＴ（Junction Field-Effect Transistor）抵抗を受け、オン抵抗が高くなる。むろん、この問題は、Ｐ型ウエル３間の間隔を広くとることによって解消されるが、この場合には、単位面積当たりのチャネル幅（チャネル領域１２の総延長）が短くなり、チャネル抵抗が増加してしまう。すなわち、もともとＳｉＣ半導体を用いたＭＯＳＦＥＴにおいて最大の課題ともいうべき大きなチャネル抵抗をさらに増大させてしまう結果を招き、オン抵抗が高くなる。
したがって、ＳｉＣ半導体を用いたＭＯＳＦＥＴのオン抵抗（ＪＦＥＴ抵抗およびチャネル抵抗を含む。）の低減は、容易にはなしえない課題となっていた。
この発明の第１の目的は、ＳｉＣ半導体を用いつつ安定したデバイス特性を得ることができる構造の半導体装置およびその製造方法を提供することである。
また、この発明の第２の目的は、ＳｉＣ半導体を用いながらオン抵抗を効果的に低減することが可能な半導体装置およびその製造方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、第１導電型のＳｉＣ半導体基板（２０）と、このＳｉＣ半導体基板上に形成され、前記第１導電型とは異なる第２導電型のウエル（２３）と、前記ＳｉＣ半導体基板において前記ウエルを取り囲む領域に、前記ウエルと一部重なるように前記第１導電型の不純物を導入して形成された第１不純物拡散層（４１）と、前記ウエル内において、前記不純物拡散層と所定の間隔を開けた領域に前記第１導電型の不純物を導入して形成された第２不純物拡散層（４２，２６）と、前記第１および第２不純物拡散層間のチャネル領域（３５）にゲート絶縁膜（２４）を挟んで対向配置されたゲート電極（２５）とを含むことを特徴とする半導体装置である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、チャネル長は、ウエルの縁部と第２不純物拡散層の縁部との間の距離ではなく、第１および第２不純物拡散層間の距離によって規定される。したがって、ウエルおよび第２不純物拡散層をイオン注入によって形成するための各マスクの重ね合わせ精度に依存することなく、安定したデバイス特性を実現できる。
しかも、ウエルを取り囲む領域は、第１不純物拡散層によって低抵抗化されているので、複数のウエルを隣接配置する場合に、ウエル間のＪＦＥＴ抵抗が第１不純物拡散層によって低減される。そのため、複数のウエルを狭い間隔で近接配置することが可能となり、隣接するゲート電極間の間隔を短くして、微細構造化を図ることができる。このようにして、単位面積当たりのチャネル幅を増加することができ、かつ、ＪＦＥＴ抵抗を低く抑えることができるので、オン抵抗を低減することができる。
請求項２に記載されているように、前記ウエル内において前記第２不純物拡散層と少なくとも一部重なる領域に形成され、前記第１導電型のソース拡散領域（２６）をさらに含むことが好ましい。これにより、第２不純物拡散層をソース領域に電気的に接続することができる。
請求項３記載の発明は、前記第１不純物拡散層および第２不純物拡散層は、一つのマスク（３７）を用いたイオン注入によって同時に形成されたものであることを特徴とする請求項１記載の半導体装置である。
この構成によれば、第１および第２不純物拡散層が共通のマスクを用いたイオン注入によって同時に形成されるので、これらは、自己整合的に配置されることとなり、それらの間の距離を確実に一定の値とすることができる。これによって、より安定したチャネル長を得ることができ、安定したデバイス特性の半導体装置を実現できる。
請求項４記載の発明は、第１導電型のＳｉＣ半導体基板（２０）に第２導電型の不純物を導入してウエル（２３）を形成する工程と、前記ＳｉＣ半導体基板において前記ウエルを取り囲む領域に、前記ウエルと一部重なるように前記第１導電型の不純物を導入して第１不純物拡散層（４１）を形成する工程と、前記ウエル内において、前記不純物拡散層と所定の間隔を開けた領域に前記第１導電型の不純物を導入して第２不純物拡散層（４２，２６）を形成する工程と、前記第１および第２不純物拡散層間のチャネル領域（３５）にゲート絶縁膜（２４）を挟んでゲート電極（２５）を対向配置する工程とを含むことを特徴とする半導体装置の製造方法である。これにより、請求項１の構成の半導体装置が得られる。
請求項５記載の発明は、前記第１不純物拡散層および第２不純物拡散層を形成する工程が、これらに対応する開口部を有する共通のマスク（３７）を用いたイオン注入によって同時に行われることを特徴とする請求項４記載の半導体装置の製造方法である。これにより、請求項３の構成の半導体装置が得られる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る個別半導体素子としてのパワーＭＯＳＦＥＴの構成を示す図解的な断面図である。このパワーＭＯＳＦＥＴは、Ｎ+型ＳｉＣ基板２１上にＮ型ＳｉＣエピタキシャル層２２を成長させて作製したＳｉＣ半導体基板２０を備えている。Ｎ型エピタキシャル層２２の表層部には、複数のＰ型ウエル２３が間隔を開けて形成されている。この実施形態では、個々のＰ型ウエル２３は、図２の図解的な平面図に示すように、たとえば矩形（正方形を含む）に形成されていて、この矩形のＰ型ウエル２３がＳｉＣ半導体基板２０上にたとえば格子状に分散配列されて形成されている。
隣り合うＰ型ウエル２３間の領域に跨るように、ＳｉＣ半導体基板２０の表面には、ゲート絶縁膜２４を挟んでゲート電極２５が形成されている。各Ｐ型ウエル２３内において、ゲート電極２５の縁部にゲート絶縁膜２４を介して対向する位置には、それぞれＮ+型ソース層２６が形成されている。このＮ+型ソース層２６は、この実施形態ではＰ型ウエル２３とほぼ相似形の矩形形状を有し、その内方の中央部には、Ｐ型ウエル２３の配線接続のためのＰ+型層２７が形成されている。
ゲート電極２５は、層間絶縁膜２９によって覆われている。この層間絶縁膜２９およびゲート絶縁膜２４には、Ｐ+型層２７およびこのＰ+型層２７周囲のＮ+型ソース層２６の一部を露出させるコンタクト孔３０が形成されている。このコンタクト孔３０の底部には、コンタクトメタル２８が形成されていて、このコンタクトメタル２８は、Ｐ+型層２７およびＮ+型ソース層２６に電気的に接続されている。さらに、層間絶縁膜２９上のほぼ全面を覆うようにソース電極３１が形成されていて、このソース電極３１は、コンタクト孔３０に入り込み、コンタクトメタル２８に接合されている。ドレインとなるＳｉＣ基板２１の下面には、ドレイン電極３２が形成されている。
Ｎ型エピタキシャル層２２の表層部（ＳｉＣ半導体基板２０表層部）において、各Ｐ型ウエル２３を取り囲む領域（隣接するＰ型ウエル２３の間の領域）には、第１Ｎ型不純物拡散層４１（図２においては２点鎖線で囲んだ斜線領域で示す。）が形成されている。この第１Ｎ型不純物拡散層４１は、Ｐ型ウエル２３の縁部に重なるように形成されている。
一方、Ｐ型ウエル２３の内部には、第１Ｎ型不純物拡散層４１の縁部に対向するように第２Ｎ型不純物拡散層４２（図２においては２点鎖線で囲んだ斜線領域で示す。が形成されている。この第２Ｎ型不純物拡散層４２は、この実施形態では、矩形リング状に形成されており、Ｎ+型ソース層２６とほぼ重なり合うとともに、Ｎ+型ソース層２６から外方にはみ出して、その縁部がＰ型ウエル２３内に配置されている。
この実施形態では、第１Ｎ型不純物拡散層４１および第２Ｎ型不純物拡散層４２は、共通のマスクを用いたイオン注入により自己整合的に形成されており、第１および第２Ｎ型不純物拡散層４１，４２の対向する縁部間の距離は至るところで一定となっている。この距離は、たとえば、０．３μｍ〜２．０μｍとされることが好ましい。
このような構成により、ゲート電極２５に適切な電圧を印加すれば、Ｐ型ウエル２３の表面においてゲート電極２５に対向する部分に反転層（チャネル）が形成されることになる。この反転層を介して、第１および第２Ｎ型不純物拡散層４１，４２間が導通し、ドレイン領域として機能するＮ型ＳｉＣ半導体基板２０からソース電極３１へと向かう電流が流れることになる。
Ｐ+型ウエル２３において、実質的にチャネル領域３５として機能するのは、第１および第２Ｎ型不純物拡散層４１，４２の間のＰ型の領域である。このチャネル領域３５の距離（チャネル長）Ｌは、第１および第２Ｎ型不純物拡散層４１，４２の間の距離によって規定されることになるが、前述のとおり、この距離は至るところで一定となっている。そのため、安定したデバイス特性を得ることができ、製品間の特性のばらつきも抑制できる。
また、Ｐ型ウエル２３の間の領域に第１Ｎ型不純物拡散層４１が形成されていることにより、隣接するＰ型ウエル２３の間を電流が通るときに受けるＪＦＥＴ抵抗が低減されることになる。そのため、複数のＰ型ウエル２３を、ＪＦＥＴ抵抗を大きく増大させることなく近接配置することが可能となる。その結果、単位面積中に多数のＰ型ウエル２３を配置して微細構造化を図ることができる。これにより、チャネル領域３５の総延長であるチャネル幅を大幅に増大させることができる。その結果、低いオン抵抗を実現することができる。
しかも、第１および第２Ｎ型不純物拡散層４１，４２が共通のマスクを用いたイオン注入によって自己整合的に形成されるため、これらの間の距離を短く設定して、チャネル長Ｌを短くすることができる。これによりチャネル抵抗をさらに低減することができるので、オン抵抗をより一層低くすることが可能となる。
図３Ａ〜３Ｆは、前述のパワーＭＯＳＦＥＴの製造工程を説明するための図解的な断面図である。まず、図３Ａに示すように、Ｎ+型ＳｉＣ基板２１上にＮ型エピタキシャル層２２が成長させられ、その後にイオン注入によりＰ型ウエル２３が形成される。さらに、別のマスクを用いて、Ｐ型ウエル２３のほぼ中央部にＰ型不純物をイオン注入することにより、Ｐ+型層２７が形成される。
次いで、図３Ｂに示すように、別のマスクを用いたＮ型不純物イオンの注入によって、Ｎ+型ソース層２６が形成される。
その後、図３Ｃに示すように、第１および第２Ｎ型不純物拡散層４１，４２に対応したパターンの開口を有するイオン注入マスク３７を用いてＮ型不純物イオンを注入することによって、第１および第２Ｎ型不純物拡散層４１，４２が同時に形成される。
次いで、図３Ｄに示すように、ＳｉＣ半導体基板２０の表面にゲート絶縁膜２４が形成され、さらに、Ｐ型ウエル２３の中央領域を露出させるパターンのゲート電極２５（たとえばポリシリコンからなるもの）が形成される。そして、ゲート電極２５から露出している領域のゲート絶縁膜２４の中央部に、Ｐ+型層２７およびＮ+型ソース層２６の一部の領域を露出させる開口が形成され、この開口に、たとえばＮｉからなるコンタクトメタル２８が埋め込まれる。また、Ｎ+型ＳｉＣ基板２１の下面にはドレイン電極３２となる金属膜が形成される。
次いで、図３Ｅに示すように、コンタクトメタル２８の上方領域にコンタクト孔３０を有する層間絶縁膜２９（たとえば、ＳｉＯ2からなるもの）が形成され、この層間絶縁膜２９によってゲート電極２５が覆われることになる。
そして、図３Ｆに示すように、全面にソース電極３１を構成する金属膜（たとえばＡｌからなるもの）が形成される。このソース電極３１は、コンタクト孔３０に入り込み、コンタクトメタル２８に接合されることになる。
このようにして、図１に示す構造のパワーＭＯＳＦＥＴを得ることができる。
そして、第１および第２Ｎ型不純物拡散層４１，４２が、イオン注入マスク３７を共通に用いたイオン注入によって自己整合的に形成されるので、これらの間の距離によって規定されるチャネル長Ｌは、ＳｉＣ半導体基板２０上の至るところで一定となる。これにより、安定なデバイス特性を得ることができ、製品毎の特性のばらつきを抑制することができる。
図４は、この発明の第２の実施形態に係るパワーＭＯＳＦＥＴの構成を説明するための図解的な断面図である。この図４において、前述の図１に示された各部と対応する部分には図１の場合と同一の参照符号を付して示す。この実施形態では、前述の第１の実施形態における第２Ｎ型不純物拡散層４２が設けられていない。一方、Ｐ型ウエル２３を取り囲む領域（Ｐ型ウエル２３の間の領域）には、Ｐ型ウエル２３に縁部を入り込ませたＮ型不純物拡散層４１が形成されている。したがって、このＮ型不純物拡散層４１とＮ+型ソース層２６との間の領域がチャネル領域３５となり、これらの間の距離によってチャネル長Ｌが規定されることになる。
この実施形態では、Ｎ型不純物拡散層４１は、Ｎ+型ソース層２６と共通のイオン注入マスクを用いて、自己整合的に形成されていて、Ｎ+型ソース層２６が第２Ｎ型不純物拡散層としての役割を担う。そのため、前述の第１の実施形態の場合と同じく、チャネル長Ｌは基板２０上のいたるところで一定となり、安定したデバイス特性を得ることができる。
むろん、Ｎ型不純物拡散層４１によって、ＪＦＥＴ抵抗を低減することができるから、Ｐ型ウエル２３間の距離を縮小して微細構造化を図ることができ、それによりチャネル幅を増大させ、オン抵抗の低減を図ることができる。また、Ｎ型不純物拡散層４１とＮ+型ソース層２６とが自己整合的に形成されるので、これらの間の距離を短くして（たとえば、０．３μｍ〜２．０μｍ）、チャネル長Ｌを短縮することができる。その結果、チャネル抵抗を一層低減して、オン抵抗の低減を図ることができる。
図５は、前述の図４の構成を変形して、Ｎ型不純物拡散層４１の形成を、Ｎ+型ソース層２６の形成のためのイオン注入とは別のイオン注入工程によって行った場合を示している。この場合、Ｎ+型ソース層２６の層厚と、Ｎ型不純物拡散層４１の層厚とが異なることになる。この構成では、Ｎ型不純物拡散層４１の不純物濃度および層厚を、Ｎ+型ソース層２６に依存することなく定めることができる。そのため、Ｎ型不純物拡散層４１の不純物濃度および拡散深さを、ＪＦＥＴ抵抗低減の目標値や必要な耐圧を考慮して適切に定めることができ、これにより、安定したデバイス特性と、オン抵抗の低減とを両立したパワーＭＯＳＦＥＴを構成することができる。
以上、この発明の実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、パワーＭＯＳＦＥＴを例にとったが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他の構造の半導体装置にも、この発明の適用が可能である。
また、前述の実施形態では、Ｎ型ＳｉＣ半導体基板２０上にＮチャンネル型のＭＯＳＦＥＴを形成した例を示したが、Ｐ型ＳｉＣ半導体基板を用い、各部の導電型を前述の各実施形態の場合とは反対にして、Ｐチャンネル型のＭＯＳＦＥＴを構成してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の第１の実施形態に係る個別半導体素子としてのパワーＭＯＳＦＥＴの構成を示す図解的な断面図である。 前記パワーＭＯＳＦＥＴの一部の図解的な平面図である。 図３Ａ〜３Ｆは、前述のパワーＭＯＳＦＥＴの製造工程を説明するための図解的な断面図である。 この発明の第２の実施形態に係るパワーＭＯＳＦＥＴの構成を説明するための図解的な断面図である。 前記第２の実施形態の他の変形例を示す図解的な断面図である。 ＳｉＣ半導体基板を用いた従来のパワーＭＯＳＦＥＴの構造例を示す図解的な断面図である。 図７のパワーＭＯＳＦＥＴの一部の図解的な平面図である。
符号の説明
２０ Ｎ型半導体基板
２１ Ｎ+型ＳｉＣ基板
２２ Ｎ型エピタキシャル層
２３ Ｐ型ウエル
２４ ゲート絶縁膜
２５ ゲート電極
２６ Ｎ+型ソース層
２７ Ｐ+型層
２８ コンタクトメタル
２９ 層間絶縁膜
３０ コンタクト孔
３１ ソース電極
３２ ドレイン電極
３５ チャネル領域
３７ イオン注入マスク
４１ 第１Ｎ型不純物拡散層
４２ 第２Ｎ型不純物拡散層

Claims (5)

  1. 第１導電型のＳｉＣ半導体基板と、
    このＳｉＣ半導体基板上に形成され、前記第１導電型とは異なる第２導電型のウエルと、
    前記ＳｉＣ半導体基板において前記ウエルを取り囲む領域に、前記ウエルと一部重なるように前記第１導電型の不純物を導入して形成された第１不純物拡散層と、
    前記ウエル内において、前記不純物拡散層と所定の間隔を開けた領域に前記第１導電型の不純物を導入して形成された第２不純物拡散層と、
    前記第１および第２不純物拡散層間のチャネル領域にゲート絶縁膜を挟んで対向配置されたゲート電極とを含むことを特徴とする半導体装置。
  2. 前記ウエル内において前記第２不純物拡散層と少なくとも一部重なる領域に形成され、前記第１導電型のソース拡散領域をさらに含むことを特徴とする請求項１記載の半導体装置。
  3. 前記第１不純物拡散層および第２不純物拡散層は、一つのマスクを用いたイオン注入によって同時に形成されたものであることを特徴とする請求項１記載の半導体装置。
  4. 第１導電型のＳｉＣ半導体基板に第２導電型の不純物を導入してウエルを形成する工程と、
    前記ＳｉＣ半導体基板において前記ウエルを取り囲む領域に、前記ウエルと一部重なるように前記第１導電型の不純物を導入して第１不純物拡散層を形成する工程と、
    前記ウエル内において、前記不純物拡散層と所定の間隔を開けた領域に前記第１導電型の不純物を導入して第２不純物拡散層を形成する工程と、
    前記第１および第２不純物拡散層間のチャネル領域にゲート絶縁膜を挟んでゲート電極を対向配置する工程とを含むことを特徴とする半導体装置の製造方法。
  5. 前記第１不純物拡散層および第２不純物拡散層を形成する工程が、これらに対応する開口部を有する共通のマスクを用いたイオン注入によって同時に行われることを特徴とする請求項４記載の半導体装置の製造方法。
JP2005125497A 2005-04-22 2005-04-22 半導体装置およびその製造方法 Active JP4986408B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005125497A JP4986408B2 (ja) 2005-04-22 2005-04-22 半導体装置およびその製造方法
US11/883,641 US7888712B2 (en) 2005-04-22 2006-04-18 Semiconductor device and method for manufacturing same
EP20060745418 EP1873838A4 (en) 2005-04-22 2006-04-18 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
PCT/JP2006/308136 WO2006115125A1 (ja) 2005-04-22 2006-04-18 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005125497A JP4986408B2 (ja) 2005-04-22 2005-04-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006303324A true JP2006303324A (ja) 2006-11-02
JP4986408B2 JP4986408B2 (ja) 2012-07-25

Family

ID=37214746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005125497A Active JP4986408B2 (ja) 2005-04-22 2005-04-22 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7888712B2 (ja)
EP (1) EP1873838A4 (ja)
JP (1) JP4986408B2 (ja)
WO (1) WO2006115125A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032921A (ja) * 2007-07-27 2009-02-12 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
JP2009032919A (ja) * 2007-07-27 2009-02-12 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
EP2040301A3 (en) * 2007-09-20 2009-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
DE102009014583A1 (de) 2008-03-24 2009-10-01 Fuji Electric Device Technology Co., Ltd. Siliziumcarbid-MOS-Halbleitervorrichtung
EP2402264A2 (en) 2006-01-27 2012-01-04 Max Co., Ltd. Gas cartridge
JP2012124536A (ja) * 2012-03-23 2012-06-28 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
WO2015015938A1 (ja) * 2013-07-31 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN108780816A (zh) * 2016-02-24 2018-11-09 通用电气公司 碳化硅装置及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002468A1 (de) 2011-01-05 2012-07-05 Robert Bosch Gmbh Verfahren zur Herstellung einer Siliziumkarbid-Halbleiterstruktur sowie eine verfahrensgemäß hergestellte Halbleiterstruktur
JP5907097B2 (ja) * 2013-03-18 2016-04-20 三菱電機株式会社 半導体装置
US10600871B2 (en) 2016-05-23 2020-03-24 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells using body region extensions
CN116565016A (zh) * 2022-01-27 2023-08-08 达尔科技股份有限公司 半导体结构及其制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211275A (ja) * 1986-07-18 1987-01-20 Hitachi Ltd 半導体装置
JPH02172281A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd 半導体装置
JPH02231771A (ja) * 1989-03-03 1990-09-13 Nec Corp 縦型電界効果トランジスタ
JPH02239670A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 半導体装置
JPH0382163A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd パワーｍｏｓｆｅｔおよびその製造方法
JPH04263472A (ja) * 1991-02-18 1992-09-18 Hitachi Ltd 半導体装置及びその形成方法
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
JP2000188399A (ja) * 1998-10-16 2000-07-04 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2001094097A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003318397A (ja) * 2002-04-24 2003-11-07 Nissan Motor Co Ltd 電界効果トランジスタとその製造方法
JP2003347548A (ja) * 2002-05-24 2003-12-05 Nissan Motor Co Ltd 炭化珪素半導体装置
JP2005252157A (ja) * 2004-03-08 2005-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387771A (ja) * 1987-07-17 1988-04-19 Nec Corp 電界効果トランジスタ
US6150671A (en) * 1996-04-24 2000-11-21 Abb Research Ltd. Semiconductor device having high channel mobility and a high breakdown voltage for high power applications
JP3460585B2 (ja) 1998-07-07 2003-10-27 富士電機株式会社 炭化けい素ｍｏｓ半導体素子の製造方法
US6552363B2 (en) * 2001-09-18 2003-04-22 International Rectifier Corporation Polysilicon FET built on silicon carbide diode substrate
JP3981028B2 (ja) * 2002-09-11 2007-09-26 株式会社東芝 半導体装置
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
JP2005125497A (ja) 2003-10-21 2005-05-19 Mitsubishi Pencil Co Ltd ノック式筆記具

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211275A (ja) * 1986-07-18 1987-01-20 Hitachi Ltd 半導体装置
JPH02172281A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd 半導体装置
JPH02231771A (ja) * 1989-03-03 1990-09-13 Nec Corp 縦型電界効果トランジスタ
JPH02239670A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 半導体装置
JPH0382163A (ja) * 1989-08-25 1991-04-08 Hitachi Ltd パワーｍｏｓｆｅｔおよびその製造方法
JPH04263472A (ja) * 1991-02-18 1992-09-18 Hitachi Ltd 半導体装置及びその形成方法
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
JP2000188399A (ja) * 1998-10-16 2000-07-04 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2001094097A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003318397A (ja) * 2002-04-24 2003-11-07 Nissan Motor Co Ltd 電界効果トランジスタとその製造方法
JP2003347548A (ja) * 2002-05-24 2003-12-05 Nissan Motor Co Ltd 炭化珪素半導体装置
JP2005252157A (ja) * 2004-03-08 2005-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2402264A2 (en) 2006-01-27 2012-01-04 Max Co., Ltd. Gas cartridge
JP2009032919A (ja) * 2007-07-27 2009-02-12 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
JP2009032921A (ja) * 2007-07-27 2009-02-12 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
EP2040301A3 (en) * 2007-09-20 2009-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7947988B2 (en) 2007-09-20 2011-05-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9041006B2 (en) 2008-03-24 2015-05-26 Fuji Electric Co., Ltd. Silicon carbide MOS semiconductor device
DE102009014583A1 (de) 2008-03-24 2009-10-01 Fuji Electric Device Technology Co., Ltd. Siliziumcarbid-MOS-Halbleitervorrichtung
DE102009014583B4 (de) 2008-03-24 2019-09-05 Fuji Electric Co., Ltd. Siliziumcarbid-MOS-Halbleitervorrichtung
JP2012124536A (ja) * 2012-03-23 2012-06-28 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
WO2015015938A1 (ja) * 2013-07-31 2015-02-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015032615A (ja) * 2013-07-31 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9806167B2 (en) 2013-07-31 2017-10-31 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
CN108780816A (zh) * 2016-02-24 2018-11-09 通用电气公司 碳化硅装置及其制作方法
CN108780816B (zh) * 2016-02-24 2022-03-18 通用电气公司 碳化硅装置及其制作方法

Also Published As

Publication number Publication date
EP1873838A4 (en) 2009-06-03
US7888712B2 (en) 2011-02-15
US20090020765A1 (en) 2009-01-22
EP1873838A1 (en) 2008-01-02
WO2006115125A1 (ja) 2006-11-02
JP4986408B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP4986408B2 (ja) 半導体装置およびその製造方法
JP6055498B2 (ja) 半導体装置
JP2012169385A (ja) 炭化珪素半導体装置
JP2014135494A (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
JP2006303323A (ja) 半導体装置およびその製造方法
JP2017112161A (ja) 半導体装置
JP2019004078A (ja) 半導体装置および半導体装置の製造方法
US9178055B2 (en) Semiconductor device
WO2014207793A1 (ja) 半導体装置およびその製造方法
JP4948784B2 (ja) 半導体装置及びその製造方法
JP4972293B2 (ja) 半導体装置およびその製造方法
JP4956776B2 (ja) 半導体装置の製造方法
JP4839548B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2005252157A (ja) 半導体装置及びその製造方法
JP5916792B2 (ja) 半導体装置およびその製造方法
JP2009290140A (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP3448138B2 (ja) 半導体装置の製造方法
JP4191025B2 (ja) 縦型ｍｉｓｆｅｔ
JP2012156544A (ja) 半導体装置およびその製造方法
JP2004146465A (ja) 炭化珪素半導体装置及びその製造方法
JP4287419B2 (ja) 半導体装置
JP2013077662A (ja) 半導体装置およびその製造方法
JP2019165166A (ja) 炭化珪素半導体装置およびその製造方法
JP2013251494A (ja) 半導体装置およびその製造方法
JP2022080592A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120424

R150 Certificate of patent or registration of utility model

Ref document number: 4986408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250