JP2006296032A - 電力変換器 - Google Patents

Abstract

【課題】複数の半導体スイッチング素子を備える場合に、各半導体スイッチング素子の性能バラツキを抑制して安定的な動作を実現する。
【解決手段】インバータ装置１１に使用される半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの性能バラツキのうち、ゲート閾値電圧と漏れ電流に着目し、一定周期毎に、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃのゲート電圧を増減しながら、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに流れる漏れ電流を抵抗器１９ａ〜１９ｃで検出する。漏れ電流が発生し始める時点、または漏れ電流がなくなる時点のゲート電圧をゲート閾値電圧として検出し、このゲート閾値電圧にマージン分をシフトさせて最適駆動電圧を導出する。
【選択図】図１

Description

本発明は、高圧側及び低圧側に２個以上の半導体スイッチング素子がそれぞれ接続されるとともに、各高圧側の半導体スイッチング素子と各低圧側の半導体スイッチング素子とが接続され、高圧側の半導体スイッチング素子と低圧側の半導体スイッチング素子との接続点が負荷に接続された電力変換器に関する。

近年、環境意識の高まりからガソリンエンジンとモータの双方を動力源として用いるハイブリッド自動車（ＨＥＶ）が注目されている。これらのＨＥＶをはじめとして電気自動車においてもモータを駆動するためにインバータ装置が用いられている。

図６は一般的なインバータ装置１を示すブロック図である。この図６に示したインバータ装置１は、車両走行用の三相交流電動機であるモータ２を駆動する三相インバータであって、例えばＮチャネルのパワーＭＯＳＦＥＴが使用された６つの半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃを有して構成されている。

ハイアーム側半導体スイッチング素子３ａ，３ｂ，３ｃのドレインは電源Ｂのプラス（＋）側に共に接続され、同じくその各ソースはそれぞれ同相のローアーム側半導体スイッチング素子４ａ，４ｂ，４ｃの各ドレインに接続されている。また、ローアーム側半導体スイッチング素子４ａ，４ｂ，４ｃのソースは共に電源Ｂのマイナス（−）側に接続されている。そして、ハイアーム側半導体スイッチング素子３ａ，３ｂ，３ｃの各ソースとローアーム側半導体スイッチング素子４ａ，４ｂ，４ｃの各ドレインとの接続点の電圧が、モータ２のＵ相、Ｖ相及びＷ相の各相に接続される。

そして、これらの各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃは、制御回路５からそれぞれのゲート端子に与えられる制御信号に応じたタイミングでオンオフする。

尚、各半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃとしては、一般的なインバータで使用されているものであれば図６のようなパワーＭＯＳＦＥＴに限られず、パワー接合トランジスタまたはＩＧＢＴなどの他の半導体スイッチング素子が使用されることもある。

ここで、インバータ装置１において発生する電力損失は、ほとんどが半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃにおける電力損失に等しい。

そこで、ＨＥＶの燃費改善を目的として、半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃにＳｉＣやＧａＮといったＷＢＧ（ワイドバンドギャップ）半導体を利用する動きがある。

このように、半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃにＳｉＣやＧａＮといったＷＢＧ（ワイドバンドギャップ）半導体を利用する場合、Ｓｉ半導体を利用する場合と異なり、製造時に高温環境が必要になるため、エピタキシャル成長工程等において安定的に製造することが困難である。このため、製造した半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃについても、その特性の個体差や特性変動が大きくなってしまう傾向にある。

例えば、各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃの特性のひとつとしてゲート閾値電圧がある。このゲート閾値電圧とは、各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃのゲートに印加する電圧と各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃを流れる電流との関係において、規定した一定値以上の電流が流れる時のゲート電圧のことを言う。

一般に、ノーマリー・オンの半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃであれば、ゲートに電圧を印加しない時にオン状態となり、ゲートにマイナス（もしくはプラス）のゲート閾値電圧以上（以下）の電圧をかけた時にオフとなる。

ただし、ゲート閾値電圧の近傍では、半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃに微少な電流が流れることになるため、各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃを完全にオフするためには、できるだけ高い電圧を印加する必要があるが、余り高い電圧を印加すると、ゲート〜ソース間でブレークダウンをおこしてしまい、素子を破損する可能性がある。

また、ゲート電圧が低く完全にオフしない場合には、漏れ電流による効率の低下や、素子破損に至る可能性がある（尚、ここでの説明においては、ゲート電圧の高い・低いは正負符号を考慮せずに絶対値の意で表記している）。

このような状況で、各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃのゲート閾値電圧に個別のバラツキが存在すると、図６に示したインバータ装置１において、各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃのゲート閾値電圧等の特性性能バラツキが大きくなってしまう。

したがって、最適な制御電圧で各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃを駆動しようとする場合、ゲート閾値電圧の特性が揃った半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃを選択して実装する必要があるが、その場合はインバータ装置１の製造段階でのデバイス管理に手間がかかってしまう。

また、これらのゲート閾値電圧は温度によっても変動するため、室温では最適なゲート制御電圧であっても、使用時の温度上昇により、最適な電圧が変動するといった問題もある。

このような問題点を解決するためには、各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃにて発生する漏れ電流を検出する方法が考えられる。

例えば、特許文献１においては、必ずしもＷＢＧ半導体を用いた技術ではないものの、電力変換用の半導体スイッチング素子のゲート漏れ電流を検出し、装置の使用開始時の漏れ電流を基準にして、その大きさが一定値以上変化したとき、異常の兆候を示す素子異常検出信号を出力する技術が開示されている。

特開２００３−０７０２３１号公報

特許文献１においては、半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃの性能バラツキにより漏れ電流が発生した場合に、その旨を検出することができるものの、その場合にはインバータ装置１を停止するしか方法がなく、漏れ電流が発生した後に正常な安定動作を行うことができなかった。

そこで、本発明の課題は、複数の半導体スイッチング素子を備える場合に、各半導体スイッチング素子の性能バラツキを抑制して安定的な動作を実現することが可能な電力変換器を提供することにある。

上記課題を解決すべく、請求項１に記載の発明は、高圧側及び低圧側に２個以上の半導体スイッチング素子がそれぞれ接続されるとともに、各高圧側の前記半導体スイッチング素子と各低圧側の前記半導体スイッチング素子とが接続され、前記高圧側の前記半導体スイッチング素子と前記低圧側の前記半導体スイッチング素子との接続点が負荷に接続された電力変換器であって、前記各半導体スイッチング素子と、前記接続点と低圧側との間に接続された抵抗器と、前記抵抗器の両端電圧に基づいて、前記各半導体スイッチング素子にて発生する漏れ電流を検出する検出回路と、前記検出回路で検出された前記漏れ電流の値に基づいて前記各半導体スイッチング素子の駆動電圧を個別に制御して、前記各半導体スイッチング素子の漏れ電流を低減させる電圧制御回路とを備えるものである。

請求項２に記載の発明は、請求項１に記載の電力変換器であって、前記電圧制御回路が、前記駆動電圧を変化させながら、当該駆動電圧の変化に応じて前記抵抗器の前記両端電圧が変化するか否かを検知し、その検知結果に基づいて、前記各半導体スイッチング素子の閾値電圧を検出するものである。

請求項３に記載の発明は、請求項２に記載の電力変換器であって、前記電圧制御回路が、予め設定したマージン分を前記閾値電圧からシフトさせた電圧を最適駆動電圧として設定するものである。

請求項４に記載の発明は、請求項２または請求項３に記載の電力変換器であって、前記電圧制御回路が、一定周期毎に前記各半導体スイッチング素子の閾値電圧を検出するものである。

請求項５に記載の発明は、請求項１から請求項４のいずれかに記載の電力変換器であって、前記半導体スイッチング素子がワイドバンドギャップ半導体素子である。

請求項１に記載の発明の電力変換器では、高圧側の半導体スイッチング素子と低圧側の半導体スイッチング素子との接続点と低圧側との間に抵抗器を接続し、この抵抗器の両端電圧に基づいて、各半導体スイッチング素子にて発生する漏れ電流を検出し、その漏れ電流に応じて、各半導体スイッチング素子の駆動電圧を個別に制御することで、前記各半導体スイッチング素子の漏れ電流を低減できるので、一旦漏れ電流が発生した後にも、正常な安定動作を継続できる。したがって、従来のように閾値電圧の特性が揃った半導体スイッチング素子を選択しなくてもよくなり、電力変換器の製造段階でのデバイス管理が容易となる。また、各半導体スイッチング素子の閾値電圧が温度によって変動しても、かかる閾値電圧の変化に容易に対応して駆動電圧を与えることが可能となる。

請求項２に記載の発明の電力変換器では、電圧制御回路で各半導体スイッチング素子の駆動電圧を変化させながら、当該駆動電圧の変化に応じて抵抗器の両端電圧が変化するか否かを検知し、その検知結果に基づいて、各半導体スイッチング素子の閾値電圧を検出するので、各半導体スイッチング素子の漏れ電流が生じない駆動電圧のレベルを容易に検知することができ、その検知結果に基づいて各半導体スイッチング素子の漏れ電流を容易に防止できる。

請求項３に記載の発明の電力変換器では、各半導体スイッチング素子の閾値電圧から最適な駆動電圧を容易に求めることができ、安定した半導体スイッチング素子の駆動が可能となる。

請求項４に記載の発明の電力変換器では、一定周期毎に前記各半導体スイッチング素子の閾値電圧を検出するので、温度等の環境変化によって閾値電圧が変動しても、常に上記各半導体スイッチング素子の最適駆動電圧を設定することが可能となる。

請求項５に記載の発明の電力変換器では、性能が安定しにくいＳｉＣやＧａＮといったワイドバンドギャップ半導体に対して、漏れ電流を確実に且つ容易に防止することができる。

＜構成＞
図１は本発明の一の実施の形態に係る電力変換器を示すブロック図である。この電力変換器は、例えばハイブリッド自動車（ＨＥＶ）の走行用の三相駆動用のモータ１３を駆動するためのインバータ装置１１を有するものであって、図１の如く、インバータ装置１１のハイアーム側（高圧側）半導体スイッチング素子１５ａ，１５ｂ，１５ｃが電源Ｂのプラス（＋）側に共に接続され、ローアーム側（低圧側）半導体スイッチング素子１７ａ，１７ｂ，１７ｃが電源Ｂのマイナス（−）側に共に接続されている。また、第１のハイアーム側半導体スイッチング素子１５ａと第１のローアーム側半導体スイッチング素子１７ａとが接続された接続点Ｐ１は、モータ１３のＵ相に接続され、第２のハイアーム側半導体スイッチング素子１５ｂと第２のローアーム側半導体スイッチング素子１７ｂとが接続された接続点Ｐ２は、モータ１３のＶ相に接続され、第３のハイアーム側半導体スイッチング素子１５ｃと第３のローアーム側半導体スイッチング素子１７ｃとが接続された接続点Ｐ３は、モータ１３のＷ相に接続される。かかるインバータ装置１１は、基本的に図６に示した従来のインバータ装置１と同様である。

そして、各相に対応した半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの各接続点Ｐ１〜Ｐ３に、漏れ電流検知用の抵抗器１９ａ〜１９ｃを接続し、この各抵抗器１９ａ〜１９ｃの両端電圧を電圧検出回路（検出回路）２１で検出して、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃで発生する漏れ電流の値を検知するとともに、ゲート電圧制御回路（電圧制御回路）２３から各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに与えるゲート電圧を変化させながら、そのときに電圧検出回路２１で検出された各抵抗器１９ａ〜１９ｃの両端電圧に基づいて各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃのゲート閾値電圧を求め、このゲート閾値電圧に応じた最適なゲート電圧を求めて、ゲート電圧制御回路２３から各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに与えるゲート電圧を最適な電圧値に調整することで、当該半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの漏れ電流を低減させるようになっている。

具体的に、この電力変換器は、インバータ装置１１と、このインバータ装置１１の各相におけるハイアーム側とローアーム側の中間接続点に接続された抵抗器１９ａ〜１９ｃと、電圧検出回路２１と、ゲート電圧制御回路２３とを備える。

インバータ装置１１の各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃは、ＳｉＣやＧａＮといったワイドバンドギャップ半導体からなるパワーＭＯＳＦＥＴが使用される。ただし、この半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃとして、パワーＭＯＳＦＥＴの他、パワー接合トランジスタまたはＩＧＢＴなどの他の半導体スイッチング素子が使用されても差し支えない。各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの接続関係は上記した通りであるため、ここではその説明を省略する。

各抵抗器１９ａ〜１９ｃの一端は、各相（Ｕ相、Ｖ相及びＷ相）に対応した半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの各接続点Ｐ１〜Ｐ３にそれぞれ接続され、各抵抗器１９ａ〜１９ｃの他端は、電源Ｂのマイナス（−）側に共通に接続される。これにより、各相の半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに漏れ電流が発生した際に、各抵抗器１９ａ〜１９ｃの両端電圧を検出することで、電圧検出回路２１によって漏れ電流の値を検出することが可能となる。

尚、この電力変換器では、モータ１３の駆動ラインからの分流抵抗となる第１〜第３の抵抗器１９ａ〜１９ｃを設置しているため、モータ１３の駆動時に、各抵抗器１９ａ〜１９ｃによって無駄な電力を発生させるが、各抵抗器１９ａ〜１９ｃの抵抗値を１０ｋΩ以上に設定しておくことで、両端電圧を計測するために流れる電流を数μＡ〜数ｍＡ程度に抑制することができる。この場合、モータ駆動時にはステータコイルの抵抗値が数ｍΩ程度と各抵抗器１９ａ〜１９ｃの抵抗値に比べて十分に小さくなることから、各抵抗器１９ａ〜１９ｃで発生する電力損失を、無視できる程度に抑制することができる。

電圧検出回路２１は、アナログ入力回路を備えた電子制御部品であって、各抵抗器１９ａ〜１９ｃの両端電圧が入力されると、この両端電圧をデジタル信号に変換してデータ信号としてゲート電圧制御回路２３に出力するようになっている。尚、電圧検出回路２１で検出される両端電圧の値は、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに発生している漏れ電流の値との相関があることから、電圧検出回路２１で検出された両端電圧の値が、漏れ電流に相関する値としてゲート電圧制御回路２３に出力されることになる。

ゲート電圧制御回路２３は、電圧検出回路２１で検出された各抵抗器１９ａ〜１９ｃの両端電圧に基づいて、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに与えるゲート電圧を最適な電圧値に調整しながら、当該各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃのオンオフ制御を行う。このゲート電圧制御回路２３は、ＲＯＭおよびＲＡＭ等のメモリと、このメモリに接続されたＣＰＵ（マイクプロセッサ）とを備えた論理演算回路を有しており、予めメモリ内に格納された所定のソフトウェアプログラムによって動作する機能部品である。このソフトウェアプログラムによって規定されるゲート電圧制御回路２３の動作機能は後述の通りである。

＜動作＞
ゲート電圧制御回路２３による各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃのゲート電圧の調整動作を説明する。尚、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃとして、ゲートにマイナスのゲート閾値電圧以上の電圧をかけた時にオフとなるノーマリー・オンの半導体が使用されていることを前提として説明を行う。

ゲート電圧制御回路２３は、予めメモリ内に格納された所定のソフトウェアプログラムによって以下の動作を実行する。まず、図１において、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃをオフにし、モータ１３が完全に静止した状態で、各ハイアーム側半導体スイッチング素子１５ａ〜１５ｃや各ローアーム側半導体スイッチング素子１７ａ〜１７ｃに電流が発生していると、それぞれ対応する各抵抗器１９ａ〜１９ｃの両端に電圧が発生する。この各抵抗器１９ａ〜１９ｃの両端電圧を電圧検出回路２１で検出する。この電圧検出回路２１で検出される両端電圧の値は、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに発生している漏れ電流の値との相関があることから、電圧検出回路２１で検出された両端電圧の値が、漏れ電流に相関する値としてゲート電圧制御回路２３に出力される。

ここでは、第１のハイアーム側半導体スイッチング素子１５ａと第１のローアーム側半導体スイッチング素子１７ａのゲート電圧の調整を例に挙げて説明する。図２中のステップＳ０１において、電圧検出回路２１からの信号に基づいて、ゲート電圧制御回路２３は、第１の抵抗器１９ａの両端に電圧が発生しているか、即ち、第１の半導体スイッチング素子１５ａに漏れ電流が発生しているか否かを判断する。そして、第１の抵抗器１９ａの両端電圧がゼロである場合は、第１のハイアーム側半導体スイッチング素子１５ａに漏れ電流が発生していないことになる。逆に、第１の抵抗器１９ａの両端電圧がゼロを超えている場合は、第１のハイアーム側半導体スイッチング素子１５ａに漏れ電流が発生していることになる（ステップＳ０２）。このようにすることで、第１の半導体スイッチング素子１５ａの漏れ電流を検出することができる。

ところで、上記のステップＳ０２で、第１のハイアーム側半導体スイッチング素子１５ａに漏れ電流が発生していると判断した場合において、さらに、第１のハイアーム側半導体スイッチング素子１５ａだけでなく第１のローアーム側半導体スイッチング素子１７ａにも漏れ電流が発生している場合があり得る。この場合には、第１のハイアーム側半導体スイッチング素子１５ａの漏れ電流の少なくとも一部が第１のローアーム側半導体スイッチング素子１７ａに流れ込むため、第１の抵抗器１９ａへ流れる電流は、第１のハイアーム側半導体スイッチング素子１５ａの漏れ電流値よりも小さい値となる。

あるいは、第１のハイアーム側半導体スイッチング素子１５ａのみに漏れ電流が発生しており、第１のローアーム側半導体スイッチング素子１７ａには漏れ電流が発生していない場合もあり得る。

このような様々な状態を考慮して、以下の手順で各半導体スイッチング素子１５ａ，１７ａでの漏れ電流の検出を行う。

まず、上記のステップＳ０１で、第１の抵抗器１９ａの両端電圧がゼロの場合、第１のハイアーム側半導体スイッチング素子１５ａに漏れ電流が発生していないと判断し（図２中の符号Ａの場合）、図３中のステップＳ１１に進み、第１のハイアーム側半導体スイッチング素子１５ａに意図的に漏れ電流を発生させる目的で、ゲート電圧制御回路２３により、第１のハイアーム側半導体スイッチング素子１５ａのゲート電圧（マイナスの電圧）を減少（さらにマイナス方向へ電圧を変化）させる。このゲート電圧の減少は、電圧検出回路２１での検出結果を監視しながら実行される。そして、第１の抵抗器１９ａの両端電圧が上昇し始めた時点で、第１のハイアーム側半導体スイッチング素子１５ａに漏れ電流が発生し始めたと判断し（ステップＳ１２）、次のステップＳ１３に進む。

尚、図２中のステップＳ０１で、第１の抵抗器１９ａの両端電圧がゼロより大きい場合は、ステップＳ０２で、第１のハイアーム側半導体スイッチング素子１５ａに漏れ電流が発生していると判断し、図３中のステップＳ１１及びステップＳ１２の処理は省略して、図２中の符号Ｂからそのまま図３中のステップＳ１３に進む。

ステップＳ１３では、ゲート電圧制御回路２３により、第１のローアーム側半導体スイッチング素子１７ａのゲート電圧（マイナスの電圧）を増加（ゼロ電圧に向かう方向に変化）させ始め、第１の抵抗器１９ａの電圧変動を監視する（ステップＳ１４）。

ここで、ステップＳ１４において、第１の抵抗器１９ａの両端電圧が変動する場合、第１のローアーム側半導体スイッチング素子１７ａに漏れ電流が発生していることが分かるため、次のステップＳ１５に進んで、漏れ電流を防止できるゲート電圧の値を検出することを目的として、さらに第１のローアーム側半導体スイッチング素子１７ａのゲート電圧を増大させる。この第１のローアーム側半導体スイッチング素子１７ａのゲート電圧の増大は、第１の抵抗器１９ａの両端電圧の変動が無くなるまで（即ち、漏れ電流が防止されるまで）行われる（ステップＳ１６）。

そして、ステップＳ１６において、第１の抵抗器１９ａの両端電圧の変動がなくなった時点（即ち、漏れ電流が防止された時点）で、次のステップＳ１７に進み、この時点での第１のローアーム側半導体スイッチング素子１７ａのゲート電圧が、第１のローアーム側半導体スイッチング素子１７ａのゲート閾値電圧となる。

そして、ステップＳ１８において、このゲート閾値電圧から一定電圧分のマージンを取って最適なゲート電圧（以下「最適駆動電圧」と称す）とし、ゲート電圧制御回路２３に内蔵されたメモリ内に格納する（ステップＳ１９）。しかる後、図４中の符号Ｄから、後述のステップＳ３１（図５）に進む。

尚、上記したステップＳ１３（図３）のように、第１のローアーム側半導体スイッチング素子１７ａのゲート電圧を変動させても、ステップＳ１４で第１の抵抗器１９ａの両端電圧が変動しない場合は、第１のローアーム側半導体スイッチング素子１７ａにて漏れ電流は発生していない。この場合は、図３中の符号Ｃから図４中のステップＳ２１に進む。

図４中のステップＳ２１では、第１のローアーム側半導体スイッチング素子１７ａに漏れ電流が発生していない状態であるので、漏れ電流が発生するゲート電圧を検出する目的で、この第１のローアーム側半導体スイッチング素子１７ａへのゲート電圧（マイナスの電圧）を減少（さらにマイナス方向へ電圧を変化）させ、ステップＳ２２で、第１の抵抗器１９ａの両端電圧が変動し始めるゲート電圧（即ち、漏れ電流が発生し始めるゲート電圧）を検出する。そして、この第１の抵抗器１９ａの両端電圧が変動し始めたときの第１のローアーム側半導体スイッチング素子１７ａのゲート電圧の値から、第１の抵抗器１９ａの電圧が変動しない側へ一定値分のマージンを取った値を、第１のローアーム側半導体スイッチング素子１７ａの最適駆動電圧とする。かかる最適駆動電圧の値を、ゲート電圧制御回路２３に内蔵されたメモリ内に格納し（ステップＳ２５）た後、図４中の符号ＤからステップＳ３１（図５）に進む。

ステップＳ３１では、まず、上記のステップＳ１９またはステップＳ２５でゲート電圧制御回路２３のメモリ内に格納された最適駆動電圧の値に基づいて、第１のローアーム側半導体スイッチング素子１７ａに対して、漏れ電流が発生することのないゲート電圧を印加する。

かかる状態で、第１のハイアーム側半導体スイッチング素子１５ａのゲート電圧を増大させていき、ステップＳ３２で、第１のハイアーム側半導体スイッチング素子１５ａのゲート電圧について、第１の抵抗器１９ａの両端電圧がゼロとなるか否かを検出する。そして、ステップＳ３３で、第１の抵抗器１９ａの両端電圧がゼロとなった時点の第１のハイアーム側半導体スイッチング素子１５ａのゲート電圧が、そのゲート閾値電圧であると判断する。さらに、そのゲート閾値電圧の値からさらに一定電圧分だけ高電圧側にマージンを持たせた値を最適駆動電圧とし（ステップＳ３４）、この第１のハイアーム側半導体スイッチング素子１５ａの最適駆動電圧の値を、ゲート電圧制御回路２３に内蔵されたメモリ内に格納する（ステップＳ３５）。

また、上記のステップＳ０１〜Ｓ３５と同様にして、第２のハイアーム側半導体スイッチング素子１５ｂ及び第２のローアーム側半導体スイッチング素子１７ｂと、第３のハイアーム側半導体スイッチング素子１５ｃ及び第３のローアーム側半導体スイッチング素子１７ｃについても同様にして最適駆動電圧を設定する。

上記のステップＳ０１〜ステップＳ３５の手順を、一定周期毎に、あるいは例えば自動車が信号で停止する毎などの所定の事象に応じて実施することで、温度等の環境変化によって閾値電圧が変動しても、常に上記各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの最適駆動電圧を設定することが可能となる。

以上のように、この実施の形態では、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの漏れ電流の有無に着目して最適駆動電圧を設定した後、その最適駆動電圧を実現するようにして各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに与えるゲート電圧を調整しながら、当該各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃのオンオフ制御を行うので、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃに性能のバラツキが存在する場合であっても、その性能のバラツキを抑えて安定な動作を実現することが可能となる。即ち、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの性能のバラツキ等によって漏れ電流が発生した後にも、正常な安定動作を継続できるという利点がある。

特に、ＳｉＣやＧａＮといったワイドバンドギャップ半導体を半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃとして使用する場合に、これらのワイドバンドギャップ半導体の性能が安定しにくい現状においては、これらのワイドバンドギャップ半導体の動作を安定化して高信頼性を確保することが可能となる点で有意義である。

尚、上記した実施の形態では、３相モータ駆動のインバータに適用した態様を例示して説明を行ったが、３相以上の多相モータ向けインバータであってもよく、あるいは、Ｈブリッジ回路に適用しても差し支えない。これらの態様であっても、同様に上記のように漏れ電流に着目して最適駆動電圧を求めることによって、各態様における半導体スイッチング素子（トランジスタ等）の最適駆動電圧を容易に求めて調整することが可能となる点で、上記実施の形態と変わるものではない。

また、上記実施の形態では、ノーマリー・オンの半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃを例に挙げて説明したが、ノーマリー・オフの半導体スイッチング素子に適用しても差し支えない。この場合、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃをオンするために与えるゲート電圧はプラスの電圧となり、上記ステップＳ０１〜Ｓ３５におけるゲート電圧の増減動作は、全て逆になる。この場合であっても、抵抗器１９ａ〜１９ｃの両端電圧に基づいて、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの漏れ電流を検出することで、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの性能のバラツキがあっても、極めて簡単な構成で各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃのゲート電圧を容易に調整できる利点は同様である。

本発明の一の実施の形態に係る電力変換器を示すブロック図である。 本発明の一の実施の形態に係る電力変換器の動作を示すフローチャートである。 本発明の一の実施の形態に係る電力変換器の動作を示すフローチャートである。 本発明の一の実施の形態に係る電力変換器の動作を示すフローチャートである。 本発明の一の実施の形態に係る電力変換器の動作を示すフローチャートである。 従来の電力変換器を示すブロック図である。

符号の説明

１１ インバータ装置
１３ モータ
１５ａ〜１５ｃ ハイアーム側半導体スイッチング素子
１７ａ〜１７ｃ ローアーム側半導体スイッチング素子
１９ａ〜１９ｃ 抵抗器
２１ 電圧検出回路
２３ ゲート電圧制御回路
Ｐ１〜Ｐ３ 接続点

Claims (5)

1. 高圧側及び低圧側に２個以上の半導体スイッチング素子がそれぞれ接続されるとともに、各高圧側の前記半導体スイッチング素子と各低圧側の前記半導体スイッチング素子とが接続され、前記高圧側の前記半導体スイッチング素子と前記低圧側の前記半導体スイッチング素子との接続点が負荷に接続された電力変換器であって、
   前記各半導体スイッチング素子と、
   前記接続点と低圧側との間に接続された抵抗器と、
   前記抵抗器の両端電圧に基づいて、前記各半導体スイッチング素子にて発生する漏れ電流を検出する検出回路と、
   前記検出回路で検出された前記漏れ電流の値に基づいて前記各半導体スイッチング素子の駆動電圧を個別に制御して、前記各半導体スイッチング素子の漏れ電流を低減させる電圧制御回路と
   を備える電力変換器。
2. 請求項１に記載の電力変換器であって、
   前記電圧制御回路が、前記駆動電圧を変化させながら、当該駆動電圧の変化に応じて前記抵抗器の前記両端電圧が変化するか否かを検知し、その検知結果に基づいて、前記各半導体スイッチング素子の閾値電圧を検出することを特徴とする電力変換器。
3. 請求項２に記載の電力変換器であって、
   前記電圧制御回路が、予め設定したマージン分を前記閾値電圧からシフトさせた電圧を最適駆動電圧として設定することを特徴とすることを特徴とする電力変換器。
4. 請求項２または請求項３に記載の電力変換器であって、
   前記電圧制御回路が、一定周期毎に前記各半導体スイッチング素子の閾値電圧を検出することを特徴とする電力変換器。
5. 請求項１から請求項４のいずれかに記載の電力変換器であって、
   前記半導体スイッチング素子がワイドバンドギャップ半導体素子である、電力変換器。

Images