JP2006267718A - 液晶駆動回路および液晶表示装置 - Google Patents
液晶駆動回路および液晶表示装置 Download PDFInfo
- Publication number
- JP2006267718A JP2006267718A JP2005087231A JP2005087231A JP2006267718A JP 2006267718 A JP2006267718 A JP 2006267718A JP 2005087231 A JP2005087231 A JP 2005087231A JP 2005087231 A JP2005087231 A JP 2005087231A JP 2006267718 A JP2006267718 A JP 2006267718A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- noise
- video signal
- circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 サンプルホールドのタイミングに関わらず、縦スジの発生を抑制でき、歩留りが向上した液晶駆動回路を提供する。
【解決手段】 本発明の液晶駆動回路2は、表示部3へビデオ信号を出力する液晶駆動用IC4を備えた液晶駆動回路2において、ビデオ信号に対して、ビデオ信号に生じるリップルの周期よりも小さい周期を有するノイズを重畳するノイズ重畳回路25が配設されている。
【選択図】 図1
【解決手段】 本発明の液晶駆動回路2は、表示部3へビデオ信号を出力する液晶駆動用IC4を備えた液晶駆動回路2において、ビデオ信号に対して、ビデオ信号に生じるリップルの周期よりも小さい周期を有するノイズを重畳するノイズ重畳回路25が配設されている。
【選択図】 図1
Description
本発明は、アクティブマトリクス型等の液晶駆動回路および液晶表示装置に関するものである。
近年、薄膜トランジスタ(TFT)等を用いたアクティブマトリックス型の画像表示装置(液晶表示装置)が、高画質な表示装置として注目されている。
図7は、従来の画像表示装置の概略図である。ここで、まず、図7を参照して、アクティブマトリックス型の画像表示装置について説明する。
該画像表示装置は、図7に示すように、マトリックス状に配された複数の画素51…を有する表示パネル52、表示パネル52のソース・バスラインSL…を駆動するソースドライバー53、表示パネル52のゲート・バスラインGL…を駆動するゲートドライバー54、およびソースドライバー53・ゲートドライバー54へ駆動信号を供給する駆動回路(液晶駆動回路)55を備えている。
表示パネル52には、複数のソース・バスラインSL…と、これらソース・バスラインSL…に交差する複数のゲート・バスラインGL…とが設けられており、これら各ソース・バスラインSL…と各ゲート・バスラインGL…との交差部に各画素51…が配設されている。
駆動回路55は、ソースドライバー53およびゲートドライバー54の動作を制御するための各種の駆動信号を生成する回路である。駆動信号としては、ゲート・ソースクロック信号GCK・SCK、およびゲート・ソーススタートパルスGSP・SSP等が挙げられる。
ゲートドライバー54は、シフトレジスタを有している。該シフトレジスタにゲートスタートパルスGSPが入力されると、ゲート信号がゲートクロック信号GCKの各タイミングで、複数のゲート・バスラインGL…へ順次出力される。
ソースドライバー53は、シフトレジスタ56とサンプリング回路57とを有している。シフトレジスタ56にソーススタートパルスSSPが入力されると、ソース・バスライン選択信号がソースクロック信号SCKの各タイミングで順次サンプリング回路57へ出力される。サンプリング回路57の図示しないスイッチがONされ、VIDEO信号線の映像信号VIDEOがサンプルホールドされ、ソース・バスラインSL…へ順次出力される。
しかしながら、映像信号VIDEOをサンプルホールドしてソース・バスラインSL…に書き込む(印加する)際に、ソースクロック信号SCKの周期と同周期で、元の映像信号VIDEOにリップル(VIDEO信号電圧の引き込み)が生じる。以下、リップルの周期をRSCKと称する。
すなわち、映像信号VIDEOには、図8に示すように、周期的にリップルが乗っている状態となる。具体的には、同図に示すように、映像信号VIDEOにおいて、VIDEO電圧が低くなる部分が生じる。なお、同図において、縦軸はVIDEO電圧を表しており、横軸は時間を表している。
このため、例えばソース・バスラインSLAのように、常にリップルの影響のない部分でサンプルホールドできれば問題は起きないが、ソースドライバー53の特性のばらつきなどにより、サンプルホールドのタイミングがずれて、ソース・バスラインSLBのように、リップルが生じている部分でサンプルホールドしてしまうことがある。
リップルが生じている部分でサンプルホールドしてしまうと、リップルが生じていない部分でサンプルホールドした場合に比べて、サンプルホールドのレベルに差が生じる。特に、CGSやP−Siパネルのような、ガラス上にドライバをモノリシック化するものは、外付けドライバのときよりもトランジスタの特性がばらつく。トランジスタの特性がばらつくと、ソース・バスライン毎にサンプルホールドのタイミングがばらつく。
サンプルホールドのタイミングがばらつくと、上記したように、サンプルホールドのレベルに差が生じる。このサンプルホールドのレベルの差は、液晶のV−T曲線を介して、表示上の階調差として表れる、という問題を生じる。
どのタイミングでサンプルホールドしても同じレベルをサンプルホールドできるリップルのない均一なVIDEO信号を使用するか、あるいは、位相調整により全てのソース・バスラインでリップルにおけるサンプルホールドを回避できれば、問題は生じない。また、サンプルホールドがリップル部にかかってしまう、すなわち、リップルが生じている部分でサンプルホールドした場合でも、通常の映像データの場合や、あるいは、V−T曲線の傾きが、急峻でない白や黒に近い領域の映像データの場合では、リップルの影響が目立ちにくい。
しかしながら、ベタ表示のような画面全体で均一な階調の映像データで、且つ、グレー等のV−T曲線の傾きが急峻な領域の映像データの場合は、状況が異なる。この場合、位相調整のマージンを超えて、どうしてもリップルにかかってしまうサンプルホールドが残る。このように、リップルにてサンプルホールドしてしまう。
リップルにてサンプルホールドすると、他のソース・バスラインが同じレベルでサンプリング(サンプルホールド)できているのに対し、異なるレベルでサンプルホールドした部分(リップルにてサンプルホールドした部分)だけが、異なる階調で目立ってしまう。1H期間で見れば、表示上1行の間に1点だけ階調が異なる様に見えるだけだが、各ゲート・バスライン行で同じことが、同じソース・バスラインで生じれば、縦スジとして表示画面に発現する(現れる)。
具体的には、図8に示すように、ソース・バスラインSLB上の全ての画素51…の階調がSHB0となり、ソース・バスラインSLA上の画素51…の階調であるSHA0と比較して階調差が生じる。このため、図9に示すように、ソース・バスラインSLBにおいて、表示パネル52に縦スジが生じる。
また、ソース・バスラインSLB以外の全ての画素51…の階調がSHA0で均一になっているため、SHB0の僅かなSHA0との階調差も目立ちやすくなってしまい、上記縦スジが鮮明になってしまうという問題がある。このため、実映像上ではほぼ問題のない表示パネル52も不良と判断され、歩留りに悪影響を及ぼす。
かかる問題を解決するために、特許文献1では、制御回路(駆動回路)において、ソースクロック信号SCKに対して周期が同じでかつデューティ比が小さいクロックを生成することにより映像信号VIDEOを完全ノンオーバーラップサンプリングにてサンプリングすることにより、縦スジを抑制する液晶表示装置が開示されている。
特開2002−72987号公報(公開日 平成14年3月12日)
しかしながら、上記特許文献1では、駆動回路においてクロック信号に対して周期が同じでかつデューティ比が小さいクロックを生成する必要があり、回路構成が複雑になるという問題があった。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、簡易な構成で、サンプルホールドのタイミングに関わらず、縦スジの発生を抑制でき、かつ、歩留りが向上させることができる液晶駆動回路を提供することにある。
本発明の液晶駆動回路は、表示手段へ映像信号を出力する集積回路を備えた液晶駆動回路において、上記映像信号に対して、該映像信号に生じるリップルの周期よりも小さい周期を有するノイズを重畳するノイズ重畳手段が配設されていることを特徴としている。
上述した通り、ビデオ信号には、周期的なリップルが乗っており、ビデオ信号の電圧に差が生じており、この電圧差によって、階調に差が生じる。
ここで、リップルとは、映像信号を表示手段に書き込むスイッチングの際に生じる映像信号電圧の引き込みによって生じる映像信号電圧の低くなる部分をいう。
常に、映像信号におけるリップルが乗っていない部分でサンプルホールドできればよいが、サンプルホールドのタイミングがずれて、リップルの乗っている部分でサンプルホールドしてしまうと、リップルに基づく階調差によって、表示手段へ表示するときに、縦スジが生じてしまうという問題が生じる。
これに対して、上記の構成によれば、映像信号に、リップルの周期よりも周期の小さいノイズが重畳される。
従って、仮に、リップルが乗っている部分でサンプルホールドしても、重畳させるノイズの周期がリップルの周期よりも小さいため、リップルに基づく階調差がノイズに埋もれる形で目立ちにくくなるため、縦スジの発生を抑制することができる。
このように、単に映像信号にノイズを重畳させるという簡易な構成で、サンプルホールドのタイミングに関わらず、この縦スジの発生の抑制でき、かつ、歩留りを向上させることができる液晶駆動回路を提供することができる。
また、本発明の液晶駆動回路では、上記集積回路は、分周器と電圧制御発振器とを有するPLL回路を備えており、該電圧制御発振器からの原発振出力が上記ノイズ重畳手段に入力されていることが好ましい。
PLL回路では、電圧制御発振器からの原発振出力は、分周器によって分周される前の出力なので、高い周波数を有している。上記構成によれば、この高い周波数を有する原発振出力がノイズ重畳手段にされる。従って、ノイズ重畳回路において、周波数の高い、すなわち周期の小さい、ノイズを容易に重畳させることができる。
また、本発明の液晶駆動回路では、上記ノイズ重畳手段にて映像信号に重畳されるノイズの振幅は約2.5mVであることが好ましい。
映像信号にノイズを重畳させた場合、重畳させるノイズの振幅が大きすぎると、表示手段に表示する際に問題が生じる一方、重畳させるノイズの振幅が小さすぎると、リップルに基づく階調差がノイズに埋もれないので無意味となる。
これに対して、上記構成によれば、ノイズの振幅が約2.5mVであるので、ノイズの振幅が大きすぎず、かつ、小さすぎず、リップルに基づく階調差がノイズに埋もれる適度な振幅となる。
また、本発明の液晶駆動回路では、上記ノイズ重畳手段にて映像信号に重畳されるノイズの周波数が、少なくとも1水平期間毎に互いに異なるようになっていることが好ましい。
また、本発明の液晶駆動回路では、上記ノイズ重畳手段にて映像信号に重畳されるノイズの振幅が、少なくとも1水平期間毎に互いに異なるようになっていることが好ましい。上記構成によれば、少なくとも1水平期間毎に、映像信号に対して互いに周波数または振幅が異なるノイズが重畳される。
従って、たとえ、ある水平期間においてリップルの乗っている部分でサンプルホールドしても、その水平期間と隣り合う水平期間ではビデオ信号の階調が異なっているため、従来生じていたラインレベルの階調差から画素レベルの階調差にすることができ、縦スジとしては見えなくなる。
また、本発明の液晶表示装置では、上記したいずれかの液晶駆動回路を備えていることが好ましい。
本発明の液晶駆動回路は、以上のように、映像信号に対して、該映像信号に生じるリップルの周期よりも小さい周期を有するノイズを重畳するノイズ重畳手段が配設されている。従って、構成を複雑にすることなく、サンプルホールドのタイミングに関わらず、縦スジの発生を抑制でき、かつ、歩留りが向上させることができるという効果を奏する。
本発明の実施の一形態について、図1ないし図5に基づいて説明すれば、以下の通りである。図2は、本実施の形態の液晶表示装置の概略構成を示すブロック図である。
本実施の形態の液晶表示装置(以下、「本装置」と称する)1は、図2に示すように、集積回路としての液晶駆動用IC4を有する液晶駆動回路2と、ソースドライバー5、ゲートドライバー6、および液晶表示パネル7を有する表示手段としての表示部3とを備えている。液晶駆動回路2と、表示部3とはフレキシブルプリント配線(FPC;Flexible Print Circuits)8によって接続されている。
液晶表示パネル7は、互いに平行するゲート・バスラインGL…および互いに平行するソース・バスラインSL…と、マトリクス状に配置された画素9…とを有している。画素9…は、隣接する2本のゲート・バスラインGL・GLと隣接する2本のソース・バスラインSL・SLとで包囲された領域に形成される。
なお、上記液晶表示パネル7は特に限定されないが、例えば、CGS−TFT液晶(Continuous Grain Silicon-Thin film transistor)パネルなどでもよい。ここでCGS−TFT液晶パネルとは、CGS技術を用いてガラス基板上にドライバを形成したモノリシック化した液晶パネルをいう。このCGS−TFT液晶パネルは、ドライバICを実装する必要がない。
図3(a)は、ゲートドライバー6の概略構成を示すブロック図である。ゲートドライバー6は、図3(a)に示すように、複数のフリップフロップ回路(同図において「SR」で示す)10…を有するシフトレジスタ11を備えている。該シフトレジスタ11には、液晶駆動回路2からゲートクロック信号GCK、およびゲートスタートパルスGSPが入力される。該シフトレジスタ11は、ゲートスタートパルスGSPが入力されると、ゲート信号がゲートクロック信号GCKのタイミングで、複数のゲート・バスラインGL…に順次出力される。
図3(b)は、ソースドライバー5の概略構成を示すブロック図である。ソースドライバー5は、図3(b)に示すように、複数のフリップフロップ回路(同図において「SR」で示す)12…を有するシフトレジスタ13と、複数のアナログ回路(サンプリング回路)14…を有するサンプリング部15とを備えている。
液晶駆動回路2からシフトレジスタ13へは、ソースクロック信号SCK、およびソーススタートパルスSSPが入力される一方、液晶駆動回路2からサンプリング部15へは、映像信号としてのビデオ入力信号VIDEO(以下、単に「ビデオ信号」と称する)が入力される。なお、図2に示すVR、VG、VBがビデオ信号に相当する。
シフトレジスタ13にソーススタートパルスSSPが入力されると、ソース・バスライン選択信号X…がソースクロック信号SCKのタイミングで順次、各フリップフロップ回路12…からサンプリング部15へ出力される。
サンプリング部15のアナログ回路14…のスイッチがONされ、ビデオ信号がサンプルホールドされ、ソース・バスラインSL…へ順次出力される。
図3(c)は、図3(b)に示すアナログ回路14の説明図である。アナログ回路14は、図3(c)に示すように、Nチャネル(Nch−)トランジスタ32およびPチャネル(Pch−)トランジスタ33にて形成されており、フリップフロップ回路12…からの信号Xによって、ON・OFFを切り替えるスイッチである。このスイッチがONされたとき、ビデオ信号がソース・バスラインSL…へ出力される。なお、同図において、ビデオ信号の入力端を「VIDEO」にて示す。
上述した通り、上記液晶駆動回路2は、内部に液晶駆動用IC4をおり、該液晶駆動用IC4が、ソースドライバー5およびゲートドライバー6の動作を制御するための各種の制御信号を生成している。この制御信号は、ゲート・ソースクロック信号GCK・SCK、ゲート・ソーススタートパルスGSP・SSP、およびビデオ信号等である。
図4は、液晶駆動用IC4にノイズ重畳手段としてのノイズ重畳回路25を接続したブロック図である。液晶駆動用IC4は、図4に示すように、ビデオ信号を液晶表示パネル7(図2)の駆動に適した信号に変換するユニットであるビデオインターフェイス部(以下、「IF部」と称する)16と、ゲート・ソースクロック信号GCK・SCKなど液晶表示パネル7用の各種タイミング信号(制御信号)を生成するユニットであるタイミングジェネレーション部(以下、「TG部」と称する)17とを備えている。
すなわち、液晶駆動用IC4は、IF部16とTG部17とでワンパッケージを構成している。また、該IF部16とTG部17とでPLL(Phase Locked Loop)回路31を構成している。
上記IF部16は、電圧制御発振器(以下、「VCO」と称する;Voltage Controlled Oscillator)18と、ローパスフィルタ(以下、「LPF」と称する;Low Pass Filter)19とを備えている。VCO18は、入力電圧によって出力(発振)周波数をコントロールする。LPF19は、後述する位相比較器21の離散的な出力を平均化する。
上記TG部17は、分周器(Divider)20と、位相比較器(Phase Detector)21とを備えている。分周器20は、上記VCO18からの周波数を分周する。例えば、分周器20がN分周器(n=10)である場合には、分周器20への入力が10MHzであれば、出力は1MHzとなる。
位相比較器21は、基準となる発信信号(基準周波数信号;CSYNC)と、分周器20の出力信号との位相差を比較して、その位相差に比例した電圧または電流を出力する。
次に、上記液晶駆動用IC4の動作について説明する。まず、外部から水晶振動子などの基準となる発信信号(基準周波数信号;CSYNC)が、位相比較器21へ入力される。位相比較器21は、このCSYNCと、分周器20で分周された信号とで位相比較を行なう。
次に、上記CSYNCと、分周器で分周された信号との位相比較後の差異信号のDC成分がLPF19を介してVCO18に入力される。
上記VCO18は、このDC成分に基づいて、高周波の原発振出力(約十数MHz)を出力する。この原発振出力は、分周器20で分周され、再び位相比較器21に入力される。位相比較器21で、分周器20で分周された信号と、CSYNCとで位相比較される。以下、同様に、この一連の動作が繰り返される。これにより、VCO18は、安定した原発振出力を分周器20に提供することができる。
ところで、液晶駆動用IC4は、VCO18から出力される原発振出力を外部に取り出すVCO端子22と、後述する第1出力端子28と第2出力端子29とを切り替えるFRP端子23と、ビデオ信号を外部に取り出すVIDEO端子24とを有している。なお、本実施の形態では、FRPは、後述するように、1水平期間毎(以下、「1H毎」と称する)に極性が反転する信号である。
本実施の形態では、特に、液晶駆動回路2(図2)は、上記原発振出力が入力される、つまり上記VCO端子22と接続されたノイズ重畳回路25を液晶駆動用IC4の外部に有している。すなわち、本実施の形態では、液晶駆動用IC4内で最も高周波となるVCO18からの原発振出力をノイズ重畳回路25に入力している。
上記VCO端子22から取り出された原発振出力が、ノイズ重畳回路25に入力され、このノイズ重畳回路25にて、原発振出力にノイズが重畳される。このノイズが重畳された原発振出力が、VIDEO端子24から取り出されたVIDEO信号に重畳され、ノイズ重畳出力として表示部3へ送られる。
図1は、ノイズ重畳回路25の回路構成を示す説明図である。ノイズ重畳回路25は、図1に示すように、コンデンサC1、抵抗R1、および抵抗R1’を備えた第1ハイパスフィルタ(以下、「第1HPF」と称する)26と、コンデンサC2、抵抗R2、および抵抗R2’を備えた第2ハイパスフィルタ(以下、「第2HPF」と称する)27と、第1HPF26を通過した信号を出力する第1出力端子28と、第2HPFを通過した信号を出力する第2出力端子29と、スイッチ(SW)30とを有している。
第1HPF26のコンデンサC1は、抵抗R1を介してグラウンドされている一方、第2HPF27のコンデンサC2は、抵抗R2を介してグラウンドされている。また、第1HPF26のコンデンサC1は、抵抗R1’を介して第1出力端子28に接続されている一方、第2HPF27のコンデンサC2は、抵抗R2’を介して第2出力端子29に接続されている。
上記第1出力端子28または第2出力端子29のいずれか一方が、SW30と接続されることにより、第1HPF26または第2HPF27をいずれか一方を通過したノイズが、ビデオ信号に重畳され、ノイズ重畳信号として、表示部3のサンプリング部15(図3(b))へ出力される。
上述したように、サンプリング部15に接続されているビデオ信号にはサンプルホールドされたビデオ信号をソース・バスラインSL…に印加するスイッチングの際にリップルが生じる。従来、このリップルによって、ビデオ信号に電圧差が生じ、結果として電圧差が階調差に影響を及ぼし、液晶表示パネル7に縦スジが生じていた。
これに対して、ノイズ重畳回路25は、第1HPFまたは第2HPFの遮断周波数特性(low cut)によって、原発振出力のうちビデオ信号に生じるリップルの周期RSCKに同期する周波数成分よりも低い周波数成分と、ビデオ信号に影響を及ぼすDC成分(遮断周波数成分)とをカットする役割を有している。SCKに同期する周波数成分よりも低い周波数成分をカットすることにより、ビデオ信号にSCKよりも充分大きな周波数を重畳させることができる。すなわち、ビデオ信号にSCKよりも小さい周期のノイズを重畳させることができる。
また、ビデオ信号に影響を及ぼすDC成分は、具体的には、重畳するノイズの振幅を調整することによりカットすることができる。
具体的には、C1×R1、C2×R2(遮断周波数特性)を調整することにより、SCKに同期する周波数を遮断(カット)することができる。また、R1’、R2’を調整することにより、ノイズの振幅の大部分を調整することができる。遮断周波数特性によってDC成分を含む低い周波数成分をカットすることができる。
さらに、C1×R1≠C2×R2またはR1’≠R2’となっている。すなわち、第1HPF26と第2HPF27とにおいて、遮断周波数特性または振幅が互いに異なっている。なお、C1×R1≠C2×R2およびR1’≠R2’としてもよい。
上記FRP端子23は、隣り合う1H毎に極性を反転させることによって、SW30と、第1HPF26の出力端である第1出力端子28、または、第2HPFの出力端である第2出力端子29の接続を切り替えている。これによって、ビデオ信号に対して、1H毎に異なるノイズを重畳させることができる。従って、1H毎に互いに異なる(遮断)周波数のノイズを重畳させることができる一方、1H毎に互いに異なる振幅のノイズを重畳させることができる。
例えば、液晶表示パネル7のゲート・バスラインGL…の奇数行では第1出力端子28を用いる一方、ゲート・バスラインGL…偶数行では第2出力端子を用いる。この場合、上記奇数行には第1出力端子28のノイズが重畳される一方、偶数行には第2出力端子29のノイズが重畳される。
図5は、これらのノイズが重畳したビデオ信号を示している。なお、同図では、縦軸にVIDEO電圧を表す一方、横軸に時間を表している。同図において、第1出力端子を用いたビデオ信号を実線(波形K)で表す一方、第2出力端子を用いたビデオ信号を破線(波形L)で表している。また、一点鎖線にて、ノイズを重畳させる前の従来のビデオ信号を表している。
従来、他のサンプルホールドが均一なレベルである一方、縦スジを生じるサンプルホールドだけがレベルが異なっていた。
これに対して、本発明では、縦スジを生じていたソース・バスラインSLBの階調が、1H毎に、SHB1とSHB2とにばらつくため、縦スジとしては見えなくなる。さらに、従来、縦スジを生じていなかったソース・バスラインSLAの階調もSH1とSH2とにばらつくため、ソース・バスラインSLAとソース・バスラインSLBとの階調差も目立ちにくくなる。
図6は、ノイズを重畳させた場合の液晶表示パネル7の表示について、縦スジラインの階調に着目した模式図である。より具体的には、1H毎に階調がばらつくため、図6に示すように、液晶表示パネル7において従来生じていた縦スジのラインが1H毎に分断される。すなわち、本実施の形態では、1H毎に階調差が発生するように状況を変化させ、従来、ライン(列)で揃っていた階調が、画素9…レベルの階調のばらつきとなる。その結果、サンプルホールドのタイミングがずれても、そのソース・バスラインSL…と、他のソース・バスラインSL…との間の階調差が従来よりも目立ちにくくなる。
なお、本実施の形態では、隣り合う1H毎に異なるノイズをビデオ信号に重畳させているが、これに限らずランダムにノイズを重畳させてもよい。例えば、ホワイトノイズのような、本来のランダムノイズを外部から入力してもよい。
また、本装置1および液晶駆動回路2は、特に、縦スジ以外の階調が均一で、ビデオ信号の電圧差が階調差に最も反映するため(VIDEO電圧−時間のカーブの傾きが急なため)、検査等で用いる灰色中間調ベタで効果が大きい。
また、上記第1HPFの抵抗R1’と第2HPFの抵抗R2’とを調整することにより、ビデオ信号の振幅をビデオレベルに影響を及ぼさないものにすることができる。このとき、ノイズ振幅の下限は、液晶印加電圧で白黒の差が2.5Vの場合、人間の認識能力を考慮して、その1/1000の2.5mV程度とするのが好ましい。
ビデオ信号の振幅が大きすぎると、ビデオ信号自体が大きく変わり、表示に問題が生じる一方、ビデオ信号の振幅が小さすぎると、輝度差として認識できないので、ノイズを重畳する意味がなくなる。従って、液晶パネル(白黒電圧仕様)によって異なるが、人間が認識限界の2.5mV程度が好ましい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の液晶駆動回路および液晶表示装置は、テレビ、パソコン、および携帯電話等に好適に利用することができる。
1 液晶表示装置
2 液晶駆動回路
3 表示部(表示手段)
4 液晶駆動用IC(集積回路)
18 VCO(電圧制御発振器)
25 ノイズ重畳回路(ノイズ重畳手段)
31 PLL回路
RSCK リップルの周期
2 液晶駆動回路
3 表示部(表示手段)
4 液晶駆動用IC(集積回路)
18 VCO(電圧制御発振器)
25 ノイズ重畳回路(ノイズ重畳手段)
31 PLL回路
RSCK リップルの周期
Claims (6)
- 表示手段へ映像信号を出力する集積回路を備えた液晶駆動回路において、
上記映像信号に対して、該映像信号に生じるリップルの周期よりも小さい周期を有するノイズを重畳するノイズ重畳手段が配設されていること特徴とする液晶駆動回路。 - 上記集積回路は、電圧制御発振器を有するPLL回路を備えており、該電圧制御発振器からの原発振出力が上記ノイズ重畳手段に入力されていることを特徴とする請求項1に記載の液晶駆動回路。
- 上記ノイズ重畳手段にて映像信号に重畳されるノイズの振幅は約2.5mVであることを特徴とする請求項1または2に記載の液晶駆動回路。
- 上記ノイズ重畳手段にて映像信号に重畳されるノイズの周波数が、少なくとも1水平期間毎に互いに異なるようになっていることを特徴とする請求項1ないし3のいずれか1項に記載の液晶駆動回路。
- 上記ノイズ重畳手段にて映像信号に重畳されるノイズの振幅が、少なくとも1水平期間毎に互いに異なるようになっていることを特徴とする請求項1ないし3のいずれか1項に記載の液晶駆動回路。
- 請求項1ないし5のいずれか1項に記載の液晶駆動回路を備えていることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087231A JP2006267718A (ja) | 2005-03-24 | 2005-03-24 | 液晶駆動回路および液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087231A JP2006267718A (ja) | 2005-03-24 | 2005-03-24 | 液晶駆動回路および液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006267718A true JP2006267718A (ja) | 2006-10-05 |
Family
ID=37203754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005087231A Pending JP2006267718A (ja) | 2005-03-24 | 2005-03-24 | 液晶駆動回路および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006267718A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101761415B1 (ko) | 2010-11-25 | 2017-07-25 | 엘지디스플레이 주식회사 | 평판표시장치 및 그의 화질 제어방법 |
-
2005
- 2005-03-24 JP JP2005087231A patent/JP2006267718A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101761415B1 (ko) | 2010-11-25 | 2017-07-25 | 엘지디스플레이 주식회사 | 평판표시장치 및 그의 화질 제어방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8933917B2 (en) | Timing controller, display apparatus including the same, and method of driving the same | |
KR100654590B1 (ko) | 화상디스플레이장치및그의구동방법 | |
WO2012115051A1 (ja) | ドライバ装置、駆動方法、及び、表示装置 | |
JP2006003512A (ja) | 液晶表示装置とその駆動方法 | |
JP3846469B2 (ja) | 投写型表示装置および液晶パネル | |
US20160210917A1 (en) | Polarity inversion control device for liquid crystal display, liquid crystal display device, and driving method thereof | |
KR19980070612A (ko) | 지터보정회로 및 평면표시장치 | |
KR100752070B1 (ko) | 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치 | |
JP4156075B2 (ja) | 画像表示装置 | |
JPH11231843A (ja) | 液晶表示装置 | |
JP2004240263A (ja) | 表示駆動装置及びその駆動制御方法 | |
TWI440002B (zh) | 液晶面板驅動電路及液晶顯示裝置 | |
KR100781416B1 (ko) | 액정 표시장치의 플리커 보상회로 | |
JP2006267718A (ja) | 液晶駆動回路および液晶表示装置 | |
JP3455110B2 (ja) | 画像表示装置 | |
JP4275434B2 (ja) | 液晶表示装置、およびその駆動方法 | |
JP2008040195A (ja) | 対向電極電圧生成回路、ソースドライバ、電気光学装置及び電子機器 | |
JPH08179364A (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
JP2007010699A (ja) | 液晶表示装置 | |
JP2004287163A (ja) | 表示システム、データドライバ及び表示駆動方法 | |
JPH08146919A (ja) | 液晶駆動装置及び液晶駆動方法 | |
KR101036512B1 (ko) | 반도체 장치의 타이밍 컨트롤러 | |
JPS63194481A (ja) | 固体表示デイバイスを用いたデイスプレイ | |
KR100926306B1 (ko) | 액정 표시 장치와 이의 구동 장치 및 방법 | |
US8184081B2 (en) | Pixel unit, method for controlling the pixel unit, and display apparatus comprising the same |