JP2006261569A - Sub-mount and its manufacturing method - Google Patents

Sub-mount and its manufacturing method Download PDF

Info

Publication number
JP2006261569A
JP2006261569A JP2005079985A JP2005079985A JP2006261569A JP 2006261569 A JP2006261569 A JP 2006261569A JP 2005079985 A JP2005079985 A JP 2005079985A JP 2005079985 A JP2005079985 A JP 2005079985A JP 2006261569 A JP2006261569 A JP 2006261569A
Authority
JP
Japan
Prior art keywords
submount
substrate
electrode layer
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005079985A
Other languages
Japanese (ja)
Inventor
Yoshikazu Oshika
嘉和 大鹿
Masayuki Nakano
雅之 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Original Assignee
Dowa Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Mining Co Ltd filed Critical Dowa Mining Co Ltd
Priority to JP2005079985A priority Critical patent/JP2006261569A/en
Priority to TW095108527A priority patent/TWI462236B/en
Priority to TW101142162A priority patent/TWI514522B/en
Priority to KR1020077021779A priority patent/KR20070110889A/en
Priority to KR1020107008351A priority patent/KR20100059986A/en
Priority to CN2009101680533A priority patent/CN101916746B/en
Priority to CN 200910168047 priority patent/CN101656236B/en
Priority to EP12178601A priority patent/EP2521174A2/en
Priority to EP12178594.3A priority patent/EP2521173A3/en
Priority to CN200680012991.9A priority patent/CN101194359B/en
Priority to PCT/JP2006/305461 priority patent/WO2006098454A1/en
Priority to EP06729450A priority patent/EP1868241A4/en
Priority to KR1020107008352A priority patent/KR20100059987A/en
Priority to US11/908,861 priority patent/US8472208B2/en
Publication of JP2006261569A publication Critical patent/JP2006261569A/en
Priority to US13/206,389 priority patent/US8581106B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sub-mount having an electrode layer with superior wettability during soldernig, and to provide its manufacturing method. <P>SOLUTION: A substrate protection layer 3 is formed on the surface of the sub-mount substrate 2 of the sub-mount 1 on which a semiconductor apparatus is mounted, the electrode layer 4 is formed on the substrate protection layer 3, and a solder layer 5 is formed on the electrode layer 4 whose surface is ≤0.1 μm in mean roughness. The wettability of the solder layer 5 is improved since the surface mean roughness of the electrode layer 4 is small, and the solder layer 5 and the semiconductor device can tightly be bonded together without flux. The sub-mount 1 can be obtained which has small heat resistance when the semiconductor apparatus is mounted, and a rise in temperature of the semiconductor apparatus becomes small, so that the performance and life of the semiconductor apparatus are improved. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置に用いられるサブマウント及びその製造方法に関する。   The present invention relates to a submount used in a semiconductor device and a manufacturing method thereof.

通常、半導体装置をパッケージ化する際には、放熱板あるいは放熱器に搭載し、半導体装置から発生する熱の放熱を行っている。さらに、半導体装置と放熱板との間には放熱特性を改善するために熱伝導度率の高い基板、すなわち、サブマウント材を介在させる場合がある。この熱伝導度率の高い基板としては、窒化アルミニウム（ＡｌＮ）などが挙げられる。   Usually, when a semiconductor device is packaged, it is mounted on a heat sink or a radiator to dissipate heat generated from the semiconductor device. Furthermore, a substrate having a high thermal conductivity, that is, a submount material may be interposed between the semiconductor device and the heat dissipation plate in order to improve heat dissipation characteristics. Examples of the substrate having a high thermal conductivity include aluminum nitride (AlN).

特許文献１には、Ｔｉ，Ｐｔ，Ａｕの順に積層された金属層で被覆したサブマウントにおいて、Ａｕ上にさらに、ＴｉとＰｔからなる半田密着層と半田層とを介して、半導体発光素子を搭載したサブマウント構造が開示されている。この文献では、半導体発光素子を半田層に接合した際に、半導体発光素子との接合強度が４０ＭＰａ以上となり、また、サブマウントに用いる基板の表面粗さ（Ｒａ）は、好ましくは１μｍ以下、より好ましくは０．１μｍ以下としている。表面粗さが１μｍを超えると、半導体発光素子の接合時にサブマウントとの間に隙間が発生しやすくなり、このため、半導体発光素子の冷却効果が低下することが記載されている。   In Patent Document 1, in a submount covered with a metal layer laminated in order of Ti, Pt, and Au, a semiconductor light emitting element is further provided on Au via a solder adhesion layer and a solder layer made of Ti and Pt. A mounted submount structure is disclosed. In this document, when the semiconductor light emitting element is bonded to the solder layer, the bonding strength with the semiconductor light emitting element is 40 MPa or more, and the surface roughness (Ra) of the substrate used for the submount is preferably 1 μm or less. Preferably, it is 0.1 μm or less. It is described that when the surface roughness exceeds 1 μm, a gap is easily generated between the semiconductor light emitting device and the submount when the semiconductor light emitting device is bonded, and the cooling effect of the semiconductor light emitting device is reduced.

特許文献２には、ＡｌＮからなる基板にＴｉ，Ｐｔ，Ａｕの順に積層された金属層で被覆したサブマウントにおいて、基板の表面粗さ（Ｒａ）を、０．１から０．５μｍにすることによって、上記成膜金属のアンカー効果により、熱サイクルに耐え、ＡｌＮ基板に対して高い接合強度を持ったサブマウントを提供できることと、ＡｌＮ基板の表面粗さを過小にした場合、十分な接合強度を得ることが出来ないという比較例が開示されている。   In Patent Document 2, in a submount in which a substrate made of AlN is covered with a metal layer laminated in the order of Ti, Pt, and Au, the surface roughness (Ra) of the substrate is set to 0.1 to 0.5 μm. Therefore, the anchor effect of the deposited metal can provide a submount that can withstand a thermal cycle and has a high bonding strength with respect to the AlN substrate, and a sufficient bonding strength when the surface roughness of the AlN substrate is too small. The comparative example that cannot be obtained is disclosed.

ところで、サブマウントと半導体装置を接合する場合に、一つの要求としてその接合強度がある。従来技術では、高価な貴金属によって密着層を設けたり、または半田層の底面に配置される電極層と基板の間の接合強度を高めるために基板そのものの表面粗さを調整したりしていた。
ここで、半田層により半導体素子をサブマウントに接合する際の最も重要な特性の一つとしては、半田接合時の半田層と電極層との間の濡れ性がある。一般に用いられるＰｂフリー半田は濡れ性が悪く、一般にはロジン系などのフラックスが用いられていた。 By the way, when joining a submount and a semiconductor device, the joining strength is one requirement. In the prior art, the adhesion layer is provided by an expensive noble metal, or the surface roughness of the substrate itself is adjusted in order to increase the bonding strength between the electrode layer disposed on the bottom surface of the solder layer and the substrate.
Here, one of the most important characteristics when the semiconductor element is bonded to the submount by the solder layer is wettability between the solder layer and the electrode layer at the time of solder bonding. Generally used Pb-free solder has poor wettability, and generally a rosin-based flux is used.

一方、クリーム半田やボール半田スクリーン印刷などのように、フラックスを用いた半田接合の場合は、フラックスによって表面を湿潤させるため、濡れ性の影響は殆どない。しかしながら、サブマウントのように厚みや体積が非常に小さい半田に、同様に厚みや体積が非常に小さい半導体素子を接合する際には、接合する半導体素子の出力信頼性に対するフラックスの影響が無視できないため、フラックスなしで接合する場合がある。そのために、サブマウントにおける半田の濡れ性は非常に悪いものであった。   On the other hand, in the case of solder bonding using a flux such as cream solder or ball solder screen printing, the surface is wetted by the flux, so there is almost no influence of wettability. However, when bonding a semiconductor element having a very small thickness or volume to a solder having a very small thickness or volume, such as a submount, the influence of flux on the output reliability of the semiconductor element to be bonded cannot be ignored. For this reason, there is a case of joining without flux. Therefore, the wettability of the solder in the submount was very bad.

また、サブマウントに回路パターンを形成し、半導体装置を搭載する場合がある。電極層のような微細なパターニングを比較的容易に形成する方法としてフォトリソグラフィー法がある。フォトリソグラフィー法における現像液としては、一般に、テトラメチルアミン系のようなアルカリ性現像液が用いられていた。この方式によれば、１μｍ単位でのパターニングが可能である。   In some cases, a circuit pattern is formed on the submount and a semiconductor device is mounted. There is a photolithography method as a method for forming fine patterning such as an electrode layer relatively easily. In general, an alkaline developer such as a tetramethylamine type has been used as a developer in the photolithography method. According to this method, patterning in units of 1 μm is possible.

さらに、フォトリソグラフィー法を用いた具体的な電極形成方法としては、リフトオフ方式が主流である。リフトオフ方式は、予めレジストをスピン塗布装置などで一面に塗布した後、先にフォトリソグラフィー法により、パターニングを実施する。しかる後に、電極を蒸着法やスパッタ法により成膜し、レジストを溶解し、レジストの上面に成膜された部分を除去することによって所定の電極形成を行う。しかしながら、フォトリソグラフィー法によるパターニング露光後の現像において、電極として蒸着させるサブマウント基板表面と現像液とが直接触れ合うため、基板材質によっては基板表面が腐食等で荒らされてしまうことがある。   Furthermore, the lift-off method is the mainstream as a specific electrode forming method using the photolithography method. In the lift-off method, a resist is applied on one surface in advance by a spin coating apparatus or the like, and then patterning is performed by a photolithography method. Thereafter, an electrode is formed by vapor deposition or sputtering, the resist is dissolved, and a predetermined electrode is formed by removing a portion formed on the upper surface of the resist. However, in the development after patterning exposure by the photolithography method, the surface of the submount substrate to be deposited as an electrode and the developer are in direct contact with each other.

特開２００２−３６８０２０号公報JP 2002-368020 A 特開２００１−３０８４３８号公報JP 2001-308438 A

従来技術のサブマウントにおいて、半田濡れ広がり性の悪化により、接合強度の低下を招いたり、接合させるために半田溶解温度を過度に上昇する必要があった。結果として、半田接合する半導体素子の劣化や破壊を招きかねないという課題がある。
また、半田接合プロセスにおけるエネルギー効率としても悪くなる状況であった。また貴金属の密着層を用いた場合には、コストが上昇するという大きな課題があった。 In the submount of the prior art, due to the deterioration of the solder wettability, it is necessary to decrease the bonding strength or to excessively increase the solder melting temperature for bonding. As a result, there is a problem that the semiconductor element to be soldered may be deteriorated or destroyed.
In addition, the energy efficiency in the solder bonding process is also deteriorated. Further, when a noble metal adhesion layer is used, there is a big problem that the cost increases.

さらに、サブマウントに電極をリフトオフ法で形成する場合には、基板表面の粗さが大きくなり易く、基板表面に成膜する電極層自身の接合強度を向上させる効果はあるが、同時に、基板表面の表面粗さが粗い状態の上に成膜された電極層も表面粗さが粗くなるという課題があった。   Furthermore, when the electrode is formed on the submount by the lift-off method, the roughness of the substrate surface tends to increase, and there is an effect of improving the bonding strength of the electrode layer itself formed on the substrate surface. The electrode layer formed on the surface having a rough surface roughness also had a problem that the surface roughness was rough.

本発明は上記課題に鑑み、半田接合時の濡れ性に優れた電極層を有する、サブマウント及びその製造方法を提供することを目的としている。   An object of this invention is to provide the submount which has an electrode layer excellent in the wettability at the time of solder joining, and its manufacturing method in view of the said subject.

本発明者らは鋭意研究を重ねた結果、サブマウントにおいて、半導体装置とサブマウントとを、フラックスを用いない半田で接合する際には、電極層の表面粗さが半田の濡れ性に影響を及ぼすとの知見を得て、本発明を完成するに至った。   As a result of intensive research, the present inventors have determined that the surface roughness of the electrode layer affects the wettability of the solder when joining the semiconductor device and the submount with solder that does not use flux. As a result, the present invention has been completed.

本発明の上記一目的を達成するため、半導体装置が搭載されるサブマウントは、サブマウント基板の表面に形成される基板保護層と、基板保護層上に形成される電極層と、電極層上に形成される半田層と、を含み、電極層表面における表面平均粗さが０．１μｍ未満、より好ましくは０．０５μｍ未満である。
好ましくは、サブマウント基板の表面平均粗さは、電極層表面の平均粗さと同様に０．１μｍ未満、望ましくは０．０５μｍ未満である。電極層を配置していないサブマウント基板の表面平均粗さは、同様に０．１μｍ未満、好ましくは０．０５μｍ未満である。
また好ましくは、電極層を配置していないサブマウント基板表面及び電極層表面における表面平均粗さの差分の絶対値が、０．０２μｍ以下である。
基板保護層又は電極層は、少なくとも２種類以上の、金、白金、銀、銅、鉄、アルミニウム、チタン、タングステン、ニッケル、モリブデンの何れかの金属元素を含んでいることが好ましい。
サブマウント基板は、窒化物系セラミックスからなり、とくに窒化アルミニウムからなることが好ましい。 In order to achieve the above object of the present invention, a submount on which a semiconductor device is mounted includes a substrate protective layer formed on the surface of the submount substrate, an electrode layer formed on the substrate protective layer, and an electrode layer The surface average roughness of the electrode layer surface is less than 0.1 μm, more preferably less than 0.05 μm.
Preferably, the average surface roughness of the submount substrate is less than 0.1 μm, desirably less than 0.05 μm, as is the average roughness of the electrode layer surface. The surface average roughness of the submount substrate on which no electrode layer is disposed is similarly less than 0.1 μm, preferably less than 0.05 μm.
Preferably, the absolute value of the difference in surface average roughness between the surface of the submount substrate on which no electrode layer is disposed and the surface of the electrode layer is 0.02 μm or less.
The substrate protective layer or the electrode layer preferably contains at least two or more metal elements of gold, platinum, silver, copper, iron, aluminum, titanium, tungsten, nickel, and molybdenum.
The submount substrate is preferably made of a nitride ceramic, and particularly preferably aluminum nitride.

上記構成によれば、サブマウントの電極層の表面粗さを、０．１μｍ未満とすることにより、半田層の濡れ性が向上し、半田層と半導体装置との間をフラックス無しで強固に接合することができる。つまり、半導体装置の下部の半田層を隙間がない均一な層にすることができ、しかも、その厚さを最小限度の半田層接合とすることができる。これにより、半導体装置を搭載したときに熱抵抗の小さいサブマウントを得ることができる。このため、本発明のサブマウントを用いた半導体装置における温度上昇が小さくなり、半導体装置の性能や寿命を向上させることができる。   According to the above configuration, when the surface roughness of the electrode layer of the submount is less than 0.1 μm, the wettability of the solder layer is improved, and the solder layer and the semiconductor device are firmly bonded without flux. can do. That is, the solder layer at the bottom of the semiconductor device can be made uniform with no gaps, and the thickness can be reduced to the minimum solder layer bonding. Thereby, a submount having a low thermal resistance can be obtained when the semiconductor device is mounted. For this reason, the temperature rise in the semiconductor device using the submount of the present invention is reduced, and the performance and life of the semiconductor device can be improved.

また、上記他の目的を達成するため、本発明は、サブマウント基板の表面に形成される基板保護層と、基板保護層上に形成される電極層と、電極層上に形成される半田層と、を含むサブマウントの製造方法であって、基板保護層として、電極層又は半田層に用いられる金属元素とは異なる１つ又は複数の金属をサブマウント基板の全面に被覆する工程と、基板保護層に、所定のパターンの電極層及び半田層を形成した後、電極層及び半田層が配置されていない部分の基板保護層を除去する工程と、を含むことを特徴とする。
上記構成において、好ましくは、基板保護層としてサブマウント基板の全面に被覆する金属が、前記電極層の金属とは異なり、かつ、チタン、白金、ニッケル、タングステン、モリブデンの内の１つ又は複数からなる。
上記製造方法によれば、半田層の濡れ性が優れたサブマウントを歩留まりよく製造することができる。 In order to achieve the other object, the present invention provides a substrate protective layer formed on the surface of the submount substrate, an electrode layer formed on the substrate protective layer, and a solder layer formed on the electrode layer. And a step of coating the entire surface of the submount substrate with one or more metals different from the metal element used for the electrode layer or the solder layer as a substrate protective layer, And a step of removing a portion of the substrate protective layer where the electrode layer and the solder layer are not disposed after the electrode layer and the solder layer having a predetermined pattern are formed on the protective layer.
In the above configuration, preferably, the metal that covers the entire surface of the submount substrate as the substrate protective layer is different from the metal of the electrode layer, and from one or more of titanium, platinum, nickel, tungsten, and molybdenum. Become.
According to the above manufacturing method, a submount having excellent solder layer wettability can be manufactured with high yield.

本発明によれば、半田層の濡れ性が向上し、フラックス無しで半田層と半導体装置との間を強固に接合することができる。したがって、半導体装置を搭載したときに熱抵抗の小さいサブマウントを得ることができる。このため、本発明のサブマウントを用いた半導体装置の温度上昇が小さくなり、半導体装置の性能や寿命を向上させることができる。
また、サブマウントをリフトオフ法により製造できるので、量産性よく、低コストで製造することができる。 According to the present invention, the wettability of the solder layer is improved, and the solder layer and the semiconductor device can be firmly joined without flux. Therefore, it is possible to obtain a submount having a low thermal resistance when a semiconductor device is mounted. For this reason, the temperature rise of the semiconductor device using the submount of the present invention is reduced, and the performance and life of the semiconductor device can be improved.
Further, since the submount can be manufactured by a lift-off method, it can be manufactured with high productivity and at low cost.

以下、本発明の実施形態に係るサブマウントの構造について、図面を参照しながら説明する。
図１は本発明のサブマウントの構造を模式的に示す断面図である。図１に示すように、本発明のサブマウント１において、サブマウント基板２の片面及び／又は両面は、サブマウント基板２の一部又は全部を覆うように基板表面に形成した基板保護層３を介して電極層４を形成し、この電極層４表面に半田層５を形成している。電極層４の半田層５を形成する箇所は、発光ダイオードなどの場合には、全面でもよいし、電極パターンであってもよい。また、電極層４の一部には金線を接続し、電気回路を形成してもよい。 Hereinafter, the structure of the submount according to the embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view schematically showing the structure of the submount of the present invention. As shown in FIG. 1, in the submount 1 of the present invention, a substrate protective layer 3 formed on the substrate surface so as to cover part or all of the submount substrate 2 is formed on one side and / or both sides of the submount substrate 2. Thus, an electrode layer 4 is formed, and a solder layer 5 is formed on the surface of the electrode layer 4. In the case of a light emitting diode or the like, the portion where the solder layer 5 of the electrode layer 4 is formed may be the entire surface or an electrode pattern. Further, a gold wire may be connected to a part of the electrode layer 4 to form an electric circuit.

サブマウント基板２としては、熱伝導率の高い窒化アルミニウム（ＡｌＮ）、シリコンカーバイド（ＳｉＣ）、ダイヤモンドＩＩａなどを用いることができる。また、サブマウント基板２の側面にも、上記と同様な電極層を形成してサブマウント基板２の上面と下面を電気的に接続してもよい。   As the submount substrate 2, aluminum nitride (AlN), silicon carbide (SiC), diamond IIa, or the like having high thermal conductivity can be used. Further, an electrode layer similar to the above may be formed on the side surface of the submount substrate 2 to electrically connect the upper surface and the lower surface of the submount substrate 2.

基板保護層３は、本発明のサブマウント１を製造する際に、最初にサブマウント基板２全面に被覆する層であり、電極層４及び半田層５のパターンを形成する際の工程においてエッチングなどによりサブマウント基板２の表面粗さが大きくなるのを防止するために設けている。この基板保護層３は、サブマウント基板２との密着性が良好で、後述する電極層４とは異なる金属が望ましく、チタン（Ｔｉ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、銀（Ａｇ）、銅（Ｃｕ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、金（Ａｕ）の何れかを用いることができる。また、これらの金属を２種類以上含んでもよい。例えば、サブマウント基板２上にＴｉとＰｔとを積層して形成することができる。   The substrate protective layer 3 is a layer that first covers the entire surface of the submount substrate 2 when the submount 1 of the present invention is manufactured. Etching or the like in the process of forming the pattern of the electrode layer 4 and the solder layer 5. This is provided to prevent the surface roughness of the submount substrate 2 from increasing. The substrate protective layer 3 has good adhesion to the submount substrate 2 and is preferably a metal different from the electrode layer 4 described later. Titanium (Ti), platinum (Pt), nickel (Ni), tungsten (W) Any of molybdenum (Mo), silver (Ag), copper (Cu), iron (Fe), aluminum (Al), and gold (Au) can be used. Two or more kinds of these metals may be included. For example, Ti and Pt can be stacked on the submount substrate 2.

電極層４としては、金属が望ましく、とくに、金、白金、銀、銅、鉄、アルミニウム、チタン、タングステンの何れかを用いることができる。また、これらの金属を２種類以上含んでもよい。例えば、基板保護層３上にＡｇとＡｕとを積層して形成してもよい。   The electrode layer 4 is preferably a metal, and in particular, any of gold, platinum, silver, copper, iron, aluminum, titanium, and tungsten can be used. Two or more kinds of these metals may be included. For example, Ag and Au may be laminated on the substrate protective layer 3.

半田層５については、鉛（Ｐｂ）を用いない、すなわち、Ｐｂフリー半田が望ましい。さらには、銀，金，銅，亜鉛（Ｚｎ），ニッケル（Ｎｉ），インジウム（Ｉｎ），ガリウム（Ｇａ），ビスマス（Ｂｉ），アルミニウム，スズ（Ｓｎ）のうち、２種類以上の元素を含んだ半田を好ましく用いることができる。   For the solder layer 5, lead (Pb) is not used, that is, Pb-free solder is desirable. Furthermore, it contains two or more kinds of elements among silver, gold, copper, zinc (Zn), nickel (Ni), indium (In), gallium (Ga), bismuth (Bi), aluminum and tin (Sn). Solder can be preferably used.

電極層４と半田層５との間には、成膜時の密着性を高めるために密着層（図示省略）を配置してもよい。密着層としてはチタンが好適である。   An adhesion layer (not shown) may be disposed between the electrode layer 4 and the solder layer 5 in order to improve adhesion during film formation. Titanium is suitable as the adhesion layer.

電極層４の表面粗さ（Ｒａ）は、半田層５ａの濡れ性を向上させるために０．１μｍ未満が望ましく、とくに０．０５μｍ未満であることがさらに望ましい。電極層４の表面粗さを０．１μｍ以上とすると、半田層５ａの濡れ性が悪くなり接合不良が発生するので好ましくない。   The surface roughness (Ra) of the electrode layer 4 is preferably less than 0.1 μm, and more preferably less than 0.05 μm, in order to improve the wettability of the solder layer 5a. If the surface roughness of the electrode layer 4 is 0.1 μm or more, the wettability of the solder layer 5a is deteriorated and bonding failure occurs, which is not preferable.

サブマウント基板２の表面粗さ（Ｒａ）も、電極層４の表面粗さと同様に、０．１μｍ未満、とくに０．０５μｍ未満であることが望ましい。これは、サブマウント基板２も電極層４の表面粗さと同等としなければ、電極層４の表面の濡れ性を向上させることができないためである。
また、サブマウント基板２に基板保護層３の金属層のパターンをフォトリソグラフィー法によりエッチングで形成する場合がある。このエッチングの際にサブマウント基板２の表面粗さが大きくなると、それによって基板保護層３の上に形成する電極層４の表面粗さも大きくなるので好ましくない。したがって、電極層４を配置していないサブマウント基板２の表面平均粗さ（Ｒａ）、すなわち、サブマウント基板２が表面に露出した部分の平均粗さ（Ｒａ）は、電極層４の表面粗さを０．１μｍ未満とするために同様に０．１μｍ未満が望ましく、さらに好ましくは、０．０５μｍ未満とする。サブマウント基板２の表面粗さを０．１μｍ以上とすると、電極層４の表面粗さが０．１μｍ以上になり易く好ましくない。 Similarly to the surface roughness of the electrode layer 4, the surface roughness (Ra) of the submount substrate 2 is preferably less than 0.1 μm, particularly preferably less than 0.05 μm. This is because the wettability of the surface of the electrode layer 4 cannot be improved unless the submount substrate 2 is also equal to the surface roughness of the electrode layer 4.
In some cases, the metal layer pattern of the substrate protective layer 3 is formed on the submount substrate 2 by etching using a photolithography method. If the surface roughness of the submount substrate 2 is increased during this etching, the surface roughness of the electrode layer 4 formed on the substrate protective layer 3 is also increased. Therefore, the surface average roughness (Ra) of the submount substrate 2 on which the electrode layer 4 is not disposed, that is, the average roughness (Ra) of the portion where the submount substrate 2 is exposed on the surface is the surface roughness of the electrode layer 4. Similarly, in order to make the thickness less than 0.1 μm, it is preferably less than 0.1 μm, more preferably less than 0.05 μm. If the surface roughness of the submount substrate 2 is 0.1 μm or more, the surface roughness of the electrode layer 4 tends to be 0.1 μm or more, which is not preferable.

さらに、電極層４を配置していない、すなわち露出したサブマウント基板２の表面と電極層４の表面とにおける表面平均粗さ（Ｒａ）の差分の絶対値は、０．０２μｍ以下であることが望ましい。表面平均粗さ（Ｒａ）の差分の絶対値が、０．０２μｍ以上の場合には、電極層４とサブマウント基板２との密着性が低下するので好ましくない。   Furthermore, the absolute value of the difference in surface average roughness (Ra) between the surface of the submount substrate 2 where the electrode layer 4 is not disposed, that is, the exposed surface of the submount substrate 2 and the surface of the electrode layer 4 may be 0.02 μm or less. desirable. If the absolute value of the difference in surface average roughness (Ra) is 0.02 μm or more, the adhesion between the electrode layer 4 and the submount substrate 2 is lowered, which is not preferable.

次に、本発明のサブマウントによる半導体装置の実装について説明する。
図２は、本発明のサブマウントに半導体装置を搭載した構造を模式的に示す断面図である。図２に示すように、本発明のサブマウント１において、半導体装置７は半田層５ａによりフラックス無しで半田接合をすることができる。ここで、半導体素子は、レーザーダイオード又は発光ダイオードのような発光素子、ダイオード、高周波増幅やスイッチングに使用されるトランジスタやサイリスタのような能動素子、集積回路などが含まれる。 Next, mounting of the semiconductor device by the submount of the present invention will be described.
FIG. 2 is a cross-sectional view schematically showing a structure in which a semiconductor device is mounted on the submount of the present invention. As shown in FIG. 2, in the submount 1 of the present invention, the semiconductor device 7 can be soldered by the solder layer 5a without flux. Here, the semiconductor element includes a light emitting element such as a laser diode or a light emitting diode, a diode, an active element such as a transistor or a thyristor used for high frequency amplification or switching, an integrated circuit, and the like.

本発明のサブマウント１の特徴は、サブマウント基板２表面の平均粗さを、０．１μｍ未満、好ましくは０．０５μｍ未満として、その上面に形成される電極層４の表面粗さを０．１μｍ未満としたことにある。このため、半田層５ａの濡れ性が向上し、半導体装置７との接合性が向上する。つまり、半導体装置７の下部の半田層５ａを隙間がない均一な層とすることができ、しかも、その厚さを最小限度の半田層接合とすることができる。
これにより、本発明のサブマウント１によれば、熱抵抗の小さい接合を形成することができる。このため、本発明のサブマウント１を用いた半導体装置における熱抵抗が小さくなり、半導体装置の性能や寿命が向上する。 The feature of the submount 1 of the present invention is that the average roughness of the surface of the submount substrate 2 is less than 0.1 μm, preferably less than 0.05 μm, and the surface roughness of the electrode layer 4 formed on the upper surface is 0. The thickness is less than 1 μm. For this reason, the wettability of the solder layer 5a is improved, and the bondability with the semiconductor device 7 is improved. That is, the lower solder layer 5a of the semiconductor device 7 can be a uniform layer with no gaps, and the thickness of the solder layer 5a can be minimized.
Thereby, according to the submount 1 of this invention, joining with small thermal resistance can be formed. For this reason, the thermal resistance in the semiconductor device using the submount 1 of the present invention is reduced, and the performance and life of the semiconductor device are improved.

次に、本発明のサブマウントの製造方法について説明する。
サブマウント基板２を用意し、その両面をラッピング装置により研削する。さらに、ポリッシング装置などを用いて仕上げ研磨を実施し、サブマウント基板２の表面の平均粗さ（Ｒａ）を、０．１μｍ未満、より望ましくは、０．０５μｍ未満とする。 Next, the manufacturing method of the submount of this invention is demonstrated.
A submount substrate 2 is prepared, and both surfaces thereof are ground by a lapping device. Further, finish polishing is performed using a polishing apparatus or the like, and the average roughness (Ra) of the surface of the submount substrate 2 is set to less than 0.1 μm, and more preferably less than 0.05 μm.

次に、研磨済みサブマウント基板２を洗浄して表面清浄化を行い、サブマウント基板２の表面全体に基板保護層３ａを形成する。この基板保護層３ａは、真空蒸着装置やスパッタリング装置を用いた蒸着法により形成することができる。   Next, the polished submount substrate 2 is cleaned to clean the surface, and a substrate protective layer 3 a is formed on the entire surface of the submount substrate 2. The substrate protective layer 3a can be formed by a vapor deposition method using a vacuum vapor deposition apparatus or a sputtering apparatus.

続いて、フォトリソグラフィー法によるパターニングを行う。具体的には、サブマウント基板２の表面全体をスピナーを用いてレジストを均一に塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてガンマ線コンタクト露光を行う。   Subsequently, patterning is performed by a photolithography method. Specifically, after the resist is uniformly applied to the entire surface of the submount substrate 2 using a spinner, predetermined baking is performed using a baking furnace, and gamma ray contact exposure is performed using a mask aligner.

露光後、テトラメチルアミン系の現像液により、電極層４ａとなる部分のレジストを溶解し、基板保護層３ａを露出させる。   After the exposure, the resist of the portion to be the electrode layer 4a is dissolved with a tetramethylamine developer to expose the substrate protective layer 3a.

次に、真空蒸着装置などにより電極層４ａとなる金属を蒸着し、アセトンを用いてレジスト全体を溶解させることにより、電極層４ａ以外の金属をリフトオフにより除去し、所定の電極層４ａを形成する。   Next, a metal to be the electrode layer 4a is vapor-deposited by using a vacuum vapor deposition apparatus or the like, and the entire resist is dissolved by using acetone to remove metals other than the electrode layer 4a by lift-off, thereby forming a predetermined electrode layer 4a. .

続いて、上記電極層４ａと同様にフォトリソグラフィー法及び真空蒸着装置を用いたリフトオフを行い、サブマウント基板２の表面に形成された電極層４ａの一部に半田層５ａを形成する。   Subsequently, lift-off using a photolithography method and a vacuum deposition apparatus is performed in the same manner as the electrode layer 4a, and a solder layer 5a is formed on a part of the electrode layer 4a formed on the surface of the submount substrate 2.

次に、サブマウント基板２の表面に露出している基板保護層３ａをエッチングにより除去し、サブマウント基板２の表面を露出する。   Next, the substrate protective layer 3a exposed on the surface of the submount substrate 2 is removed by etching, and the surface of the submount substrate 2 is exposed.

最後に、得られたサブマウント基板２を、ダイシング装置などを用いて所定のサブマウント１の寸法に分割する。   Finally, the obtained submount substrate 2 is divided into predetermined dimensions of the submount 1 using a dicing apparatus or the like.

本発明のサブマウント１の製造方法の特徴は、サブマウント基板２の全面を基板保護層３で被覆して、電極層４及び半田層５のパターニングをリフトオフ法により行なう際のサブマウント基板２の表面が荒れることを効果的に防止している点にある。このため、サブマウント基板２の表面の平均粗さを、０．１μｍ未満、とくに好ましくは、０．０５μｍ未満とすることで、その上面に形成される電極層４の表面粗さを、０．１μｍ未満、とくに０．０５μｍ未満にすることができ、半田層５の濡れ性を向上させることができる。
これにより、本発明のサブマウント１の製造方法によれば、半導体装置７との半田接合性がよいサブマウントを、歩留まりよく製造することができる。 A feature of the manufacturing method of the submount 1 of the present invention is that the entire surface of the submount substrate 2 is covered with the substrate protective layer 3 and the patterning of the electrode layer 4 and the solder layer 5 is performed by the lift-off method. It is in effectively preventing the surface from becoming rough. Therefore, by setting the average roughness of the surface of the submount substrate 2 to less than 0.1 μm, particularly preferably less than 0.05 μm, the surface roughness of the electrode layer 4 formed on the upper surface thereof is set to 0. The thickness can be less than 1 μm, particularly less than 0.05 μm, and the wettability of the solder layer 5 can be improved.
Thereby, according to the manufacturing method of the submount 1 of this invention, the submount with good solder joint property with the semiconductor device 7 can be manufactured with a sufficient yield.

以下、実施例に基づいて、本発明をさらに詳細に説明する。
最初に、サブマウントの製造方法について説明する。
高熱伝導性（２３０Ｗ／ｍＫ）を有する５５ｍｍ角、厚さ０．３ｍｍの焼結窒化アルミニウム基板２の両面をラッピング装置によって研削し、ポリッシング装置を用いて仕上げ研磨を実施した。実施例１及び２として、サブマウント基板の平均粗さ（Ｒａ）を、それぞれ、０．０７μｍ、０．０４μｍとした。 Hereinafter, the present invention will be described in more detail based on examples.
First, a method for manufacturing a submount will be described.
Both surfaces of the sintered aluminum nitride substrate 2 having a high thermal conductivity (230 W / mK) and a 55 mm square and a thickness of 0.3 mm were ground by a lapping apparatus, and finish polishing was performed using a polishing apparatus. In Examples 1 and 2, the average roughness (Ra) of the submount substrate was 0.07 μm and 0.04 μm, respectively.

次に、研磨した窒化アルミニウム基板２を洗浄して表面を清浄化し、この基板２の表面全体に、チタンからなる基板保護層３ａを真空蒸着装置により０．０５μｍ堆積した。   Next, the polished aluminum nitride substrate 2 was cleaned to clean the surface, and a substrate protective layer 3a made of titanium was deposited on the entire surface of the substrate 2 by 0.05 μm using a vacuum evaporation apparatus.

続いて、フォトリソグラフィー法によるパターニングを行うため、基板表面全体をスピナーを用いてレジストを均一に塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてガンマ線コンタクト露光を行った。露光用のマスクは１ｍｍ角のサブマウント寸法で２５００個分を同時にパターニングできるように、マスクを設計した。
露光後、テトラメチルアミン系液現像液により、電極層４ａとなる部分のレジストを溶解し、基板保護層３ａを露出させた。
次に、真空蒸着装置により金を蒸着し、アセトンを用いてレジスト全体を溶解させることにより、電極層４ａ以外のＡｕをリフトオフで除去し、所定の電極層４ａを形成した。電極層４ａの厚さは０．１μｍであり、そのサイズは両面共に８００μｍ角であった。 Subsequently, in order to perform patterning by a photolithography method, a resist was uniformly applied to the entire surface of the substrate using a spinner, and then predetermined baking was performed in a baking furnace, and gamma ray contact exposure was performed using a mask aligner. The mask for exposure was designed so that 2500 masks could be simultaneously patterned with a 1 mm square submount size.
After the exposure, the resist for the portion to be the electrode layer 4a was dissolved with a tetramethylamine-based liquid developer to expose the substrate protective layer 3a.
Next, gold was vapor-deposited with a vacuum vapor deposition apparatus, and the entire resist was dissolved with acetone, whereby Au other than the electrode layer 4a was removed by lift-off to form a predetermined electrode layer 4a. The thickness of the electrode layer 4a was 0.1 μm, and the size was 800 μm square on both sides.

続いて、電極層４ａと同様にフォトリソグラフィー法および真空蒸着装置を用い、窒化アルミニウム基板２表面に形成した電極層４ａの一部に、５μｍの半田層５ａを形成した。半田層５ａの成分は、Ａｇ及びＳｎである。半田層５ａのサイズは、半導体素子接合面が４００μｍ角、サブマウント接合面が８００μｍ角である。   Subsequently, a 5 μm solder layer 5a was formed on a part of the electrode layer 4a formed on the surface of the aluminum nitride substrate 2 by using a photolithography method and a vacuum deposition apparatus in the same manner as the electrode layer 4a. The components of the solder layer 5a are Ag and Sn. The size of the solder layer 5a is 400 μm square at the semiconductor element bonding surface and 800 μm square at the submount bonding surface.

次に、表面に露出している基板保護層３ａを、希フッ酸溶液によってエッチングして除去し、窒化アルミニウム基板２の表面を露出した。   Next, the substrate protective layer 3a exposed on the surface was removed by etching with a diluted hydrofluoric acid solution, and the surface of the aluminum nitride substrate 2 was exposed.

最後に、得られた窒化アルミニウム基板２を、ダイシング装置を用いて、サブマウント２の寸法として、１ｍｍ角に切断し、実施例のサブマウント２を製造した。   Finally, the obtained aluminum nitride substrate 2 was cut into 1 mm square as a dimension of the submount 2 using a dicing apparatus, and the submount 2 of the example was manufactured.

次に、比較例について説明する。
（比較例１）
サブマウント基板２表面の平均粗さ（Ｒａ）を、０．１３μｍとした以外は、実施例と同じ製造方法で、比較例１のサブマウントを製造した。 Next, a comparative example will be described.
(Comparative Example 1)
A submount of Comparative Example 1 was manufactured by the same manufacturing method as that of the example except that the average roughness (Ra) of the surface of the submount substrate 2 was set to 0.13 μm.

（比較例２）
サブマウント基板２表面の平均粗さ（Ｒａ）を、０．０７μｍとした後、電極層４ａの蒸着条件を変更して故意に電極層４ａの表面を粗くした以外は、実施例と同じ製造方法で、比較例１のサブマウントを製造した。 (Comparative Example 2)
The same manufacturing method as in Example, except that after the average roughness (Ra) of the surface of the submount substrate 2 was set to 0.07 μm, the deposition conditions of the electrode layer 4a were changed to intentionally roughen the surface of the electrode layer 4a. Thus, the submount of Comparative Example 1 was manufactured.

次に、実施例及び比較例で得たサブマウントの諸特性について説明する。
実施例及び比較例で製造したサブマウント１のサブマウント基板２の表面と電極層４ａの表面の粗さ（Ｒａ）を、触針式粗さ計により測定した。
表１は、実施例及び比較例の諸特性を示す表である。表１から明らかなように、サブマウント基板２表面の平均粗さ（Ｒａ）は、実施例１及び２で、それぞれ、０．０７μｍ、０．０４μｍであり、電極層４ａの表面粗さは、それぞれ、０．０６μｍ、０．０３μｍであった。
これに対して、比較例１及び２のサブマウント基板２表面の平均粗さは、それぞれ、０．１３μｍ、０．０７μｍであり、電極層４ａの表面粗さは、それぞれ、０．１２μｍ、０．１８μｍであった。
実施例ではサブマウント基板２表面の平均粗さ（Ｒａ）が０．０７μｍ以下であり、比較例のそれは０．１μｍ前後であることが分かる。同様に、実施例では電極層４ａ表面の平均粗さ（Ｒａ）が０．０６μｍ以下であり、比較例のそれは０．１μｍよりも大きいことが分かる。
Next, characteristics of the submounts obtained in the examples and comparative examples will be described.
The roughness (Ra) of the surface of the submount substrate 2 and the surface of the electrode layer 4a of the submount 1 manufactured in Examples and Comparative Examples was measured with a stylus type roughness meter.
Table 1 is a table | surface which shows the various characteristics of an Example and a comparative example. As is apparent from Table 1, the average roughness (Ra) of the surface of the submount substrate 2 is 0.07 μm and 0.04 μm in Examples 1 and 2, respectively, and the surface roughness of the electrode layer 4a is They were 0.06 μm and 0.03 μm, respectively.
On the other hand, the average roughness of the surface of the submount substrate 2 of Comparative Examples 1 and 2 is 0.13 μm and 0.07 μm, respectively, and the surface roughness of the electrode layer 4a is 0.12 μm and 0, respectively. .18 μm.
In the example, it can be seen that the average roughness (Ra) of the surface of the submount substrate 2 is 0.07 μm or less, and that of the comparative example is about 0.1 μm. Similarly, in the example, the average roughness (Ra) of the surface of the electrode layer 4a is 0.06 μm or less, and that of the comparative example is larger than 0.1 μm.

次に、半田接合時の濡れ広がり性の評価を行った。
この濡れ広がり性とは、半田層５ａの溶解前後で、半田層５ａ上面から見た際の半田層５ａの面積の変化（前後における面積比) によって評価する特性である。濡れ性がよいほど、半田溶解後の面積は大きくなり、濡れ広がり性はよいことになる。具体的には、濡れ性の評価は、温度調節が正確なハロゲンランプ加熱装置にてサブマウント１の底面を加熱し、半田層５ａを溶解させることでその広がり性を評価した。
表１から明らかなように、実施例１及び２の濡れ広がり性は、１．１０及び１．１５と１．１０以上の特性を示すのに対して、比較例１及び２のそれは１．０５及び１．０１となった。これから、実施例の半田層５ａの濡れ広がり性が、比較例よりも大きいことがわかった。したがって、実施例の場合には、電極層４ａの表面粗さが小さいことによって、濡れ広がり性が１．１以上と大きくなる結果を得た。 Next, the wet spreadability at the time of solder joining was evaluated.
The wetting and spreading property is a characteristic evaluated by a change in the area of the solder layer 5a (area ratio before and after) when viewed from the upper surface of the solder layer 5a before and after the dissolution of the solder layer 5a. The better the wettability, the larger the area after melting the solder and the better the wettability. Specifically, the wettability was evaluated by heating the bottom surface of the submount 1 with a halogen lamp heating apparatus with accurate temperature control and dissolving the solder layer 5a to evaluate the spreadability.
As is apparent from Table 1, the wettability of Examples 1 and 2 shows characteristics of 1.10, 1.15, and 1.10 or higher, while that of Comparative Examples 1 and 2 is 1.05. And 1.01. From this, it was found that the wet spreading property of the solder layer 5a of the example was larger than that of the comparative example. Therefore, in the case of the example, the wet spreadability was increased to 1.1 or more because the surface roughness of the electrode layer 4a was small.

次に、上記実施例及び比較例のサブマウントの半導体装置との半田接合性について説明する。
半田接合強度と半田の濡れ広がり性との関係を明らかにするために、加熱装置により、サブマウント１の半田層５ａを溶解させた後に、半導体素子７を上部から配置し、接合させたのちに冷却したサンプルを作製し、評価用テープによるテープ剥離テストと、剥離状態の観察を行った。ここで、半導体素子７としては、発光ダイオードを用い、サンプル数は実施例及び比較例共に各１００個とした。
図３は、実施例及び比較例のテープ剥離率を示す図である。図において、縦軸はテープ剥離率（％）である。図から明らかなように、実施例１及び２では何れも、テープを剥離しても発光ダイオード７の剥離は発生しなかった。しかしながら、比較例１及び２のテープ剥離率は、それぞれ、８％、２３％となり、発光ダイオード７が剥離し易いことが判明した。そして、比較例のテープ剥離した箇所は何れも、半田層５ａと、電極層４ａとの間であり、比較例の場合には、半田層５ａ及び電極層４ａ間の接合力が低下していることが分かった。 Next, solder bonding properties with the semiconductor devices of the submounts of the above-described examples and comparative examples will be described.
In order to clarify the relationship between the solder bonding strength and the wettability of the solder, after the solder layer 5a of the submount 1 is dissolved by the heating device, the semiconductor element 7 is disposed from above and bonded. A cooled sample was prepared, and a tape peel test using an evaluation tape and a peeled state were observed. Here, a light emitting diode was used as the semiconductor element 7, and the number of samples was 100 for each of the example and the comparative example.
FIG. 3 is a diagram showing the tape peeling rates of the examples and comparative examples. In the figure, the vertical axis represents the tape peeling rate (%). As is clear from the figure, in Examples 1 and 2, the light emitting diode 7 did not peel off even when the tape was peeled off. However, the tape peeling rates of Comparative Examples 1 and 2 were 8% and 23%, respectively, and it was found that the light emitting diode 7 was easily peeled off. And the tape peeling location of the comparative example is all between the solder layer 5a and the electrode layer 4a. In the case of the comparative example, the bonding force between the solder layer 5a and the electrode layer 4a is reduced. I understood that.

図４は、実施例のテープ剥離テスト後のサブマウント１の上面から観察した（Ａ）光学顕微鏡像と、（Ｂ）その説明図である。倍率は１８１倍である。図４から明らかなように、金からなる電極層４ａ上に形成した半田層５ａに発光ダイオード７が接合しており、剥離が生じていないことが分かる。   4A is an optical microscope image observed from the upper surface of the submount 1 after the tape peeling test of the example, and FIG. 4B is an explanatory view thereof. The magnification is 181 times. As can be seen from FIG. 4, the light-emitting diode 7 is bonded to the solder layer 5a formed on the electrode layer 4a made of gold, and no peeling occurs.

図５（Ａ），（Ｂ）はそれぞれ、比較例のテープ剥離テストで発光ダイオード７が剥離したサブマウント１の上面から観察した光学顕微鏡像と、その説明図である。倍率は１８１倍である。図５から、金からなる電極層４ａ上に形成した半田層５ａが剥がれた領域５ｃと、剥がれた半田層５ｄとが観察され、電極層４ａと半田層５ａとの間で剥離が生じ、その結果、発光ダイオード７が剥離したことが分かる。   5A and 5B are an optical microscope image observed from the upper surface of the submount 1 from which the light-emitting diode 7 has been peeled off in the tape peeling test of the comparative example, and an explanatory diagram thereof. The magnification is 181 times. From FIG. 5, a region 5c from which the solder layer 5a formed on the electrode layer 4a made of gold was peeled off and a peeled solder layer 5d were observed, and peeling occurred between the electrode layer 4a and the solder layer 5a. As a result, it can be seen that the light emitting diode 7 is peeled off.

上記実施例及び比較例によれば、半導体装置７を搭載するサブマウント１において、サブマウント２及び電極層４ａの表面粗さを調整することによって、半導体装置７との接合において、半田層５ａの高い濡れ性を実現し、フラックスを使用しないで半導体装置７と半田層５ａを強固に接合することができた。   According to the embodiment and the comparative example, in the submount 1 on which the semiconductor device 7 is mounted, the surface roughness of the submount 2 and the electrode layer 4a is adjusted, so that the solder layer 5a is bonded to the semiconductor device 7 at the junction. High wettability was realized, and the semiconductor device 7 and the solder layer 5a could be firmly joined without using a flux.

本発明は、上記実施例に記載の発光ダイオード、ＧａＡｓ−ＧａＡｌＡｓ系のＤＨ構造、チップ構造、パッケージ構造に限定されるものではなく、裏面電極を有する半導体装置であれば適用でき、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。例えば、ステムを用いた発光ダイオードだけに限定されることなく、各種リードフレームや表面実装パッケージを用いた半導体装置に使用できる。   The present invention is not limited to the light-emitting diode, GaAs-GaAlAs DH structure, chip structure, and package structure described in the above embodiments, but can be applied to any semiconductor device having a back electrode. It is needless to say that various modifications are possible within the scope of the invention described in, and these are also included within the scope of the present invention. For example, the present invention is not limited to a light emitting diode using a stem, and can be used for a semiconductor device using various lead frames and surface mount packages.

本発明のサブマウントの構造を模式的に示す断面図である。It is sectional drawing which shows the structure of the submount of this invention typically. 本発明のサブマウントに半導体装置を搭載した構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure which mounted the semiconductor device in the submount of this invention. 実施例及び比較例のテープ剥離率を示す図である。It is a figure which shows the tape peeling rate of an Example and a comparative example. 実施例のテープ剥離テスト後のサブマウントの上面から観察した（Ａ）光学顕微鏡像と、（Ｂ）その説明図である。It is the (A) optical microscope image observed from the upper surface of the submount after the tape peeling test of an Example, (B) The explanatory drawing. 比較例のテープ剥離テストで発光ダイオードが剥離したサブマウントの上面から観察した（Ａ）光学顕微鏡像と、（Ｂ）その説明図である。It is the (A) optical microscope image observed from the upper surface of the submount which the light emitting diode peeled by the tape peeling test of the comparative example, and (B) the explanatory drawing.

符号の説明Explanation of symbols

１：サブマウント
２：サブマウント基板
３（３ａ，３ｂ）：基板保護層
４（４ａ，４ｂ）：電極層
５（５ａ，５ｂ）：半田層
５ｃ：半田層が剥がれた領域
５ｄ：剥がれた半田層
７：半導体装置（発光ダイオード）
1: Submount 2: Submount substrate 3 (3a, 3b): Substrate protective layer 4 (4a, 4b): Electrode layer 5 (5a, 5b): Solder layer 5c: Area 5d where solder layer has been peeled off: Solder removed Layer 7: Semiconductor device (light emitting diode)

Claims (13)

半導体装置が搭載されるサブマウントにおいて、
サブマウント基板の表面に形成される基板保護層と、
該基板保護層上に形成される電極層と、
該電極層上に形成される半田層と、を含み、
上記電極層表面の平均粗さが０．１μｍ未満であることを特徴とするサブマウント。 In submounts where semiconductor devices are mounted,
A substrate protective layer formed on the surface of the submount substrate;
An electrode layer formed on the substrate protective layer;
A solder layer formed on the electrode layer,
An average roughness of the electrode layer surface is less than 0.1 μm. 前記電極層の表面平均粗さが、０．０５μｍ未満であることを特徴とする、請求項１に記載のサブマウント。   The submount according to claim 1, wherein the surface average roughness of the electrode layer is less than 0.05 μm. 前記サブマウント基板の表面平均粗さが、０．１μｍ未満であることを特徴とする、請求項１に記載のサブマウント。   The submount according to claim 1, wherein a surface average roughness of the submount substrate is less than 0.1 μm. 前記サブマウント基板の表面平均粗さが、０．０５μｍ未満であることを特徴とする、請求項３に記載のサブマウント。   4. The submount according to claim 3, wherein the surface average roughness of the submount substrate is less than 0.05 [mu] m. 前記電極層を配置していないサブマウント基板の表面平均粗さが、０．１μｍ未満であることを特徴とする、請求項１に記載のサブマウント。   2. The submount according to claim 1, wherein an average surface roughness of the submount substrate on which the electrode layer is not disposed is less than 0.1 μm. 前記電極層を配置していないサブマウント基板の表面平均粗さが、０．０５μｍ未満であることを特徴とする、請求項５に記載のサブマウント。   The submount according to claim 5, wherein a surface average roughness of a submount substrate on which the electrode layer is not disposed is less than 0.05 μm. 前記電極層を配置していないサブマウント基板表面及び前記電極層表面における表面平均粗さの差分の絶対値が、０．０２μｍ以下であることを特徴とする、請求項１に記載のサブマウント。   2. The submount according to claim 1, wherein an absolute value of a difference in surface average roughness between the surface of the submount substrate on which the electrode layer is not disposed and the surface of the electrode layer is 0.02 μm or less. 前記基板保護層又は電極層が、少なくとも２種類以上の金属元素を含んでいることを特徴とする、請求項１に記載のサブマウント。   The submount according to claim 1, wherein the substrate protective layer or the electrode layer contains at least two kinds of metal elements. 前記金属元素が、金、白金、銀、銅、鉄、アルミニウム、チタン、タングステン、ニッケル、モリブデンの何れか又はこれらの組み合わせでなることを特徴とする、請求項８に記載のサブマウント。   The submount according to claim 8, wherein the metal element is any one of gold, platinum, silver, copper, iron, aluminum, titanium, tungsten, nickel, molybdenum, or a combination thereof. 前記サブマウント基板が、窒化物系セラミックスからなることを特徴とする、請求項１に記載のサブマウント。   The submount according to claim 1, wherein the submount substrate is made of a nitride ceramic. 前記窒化物系セラミックスが、窒化アルミニウムからなることを特徴とする、請求項１０に記載のサブマウント。   The submount according to claim 10, wherein the nitride ceramic is made of aluminum nitride. サブマウント基板の表面に形成される基板保護層と、該基板保護層上に形成される電極層と、該電極層上に形成される半田層と、を含むサブマウントの製造方法であって、
上記基板保護層として、上記電極層又は半田層に用いられる金属元素とは異なる１つ又は複数の金属を上記サブマウント基板の全面に被覆する工程と、
上記基板保護層に、所定のパターンの上記電極層及び半田層を形成した後、上記電極層及び半田層が配置されていない部分の基板保護層を除去する工程と、を含むことを特徴とする、サブマウントの製造方法。 A method of manufacturing a submount, comprising: a substrate protective layer formed on a surface of the submount substrate; an electrode layer formed on the substrate protective layer; and a solder layer formed on the electrode layer,
Covering the entire surface of the submount substrate with one or more metals different from the metal element used for the electrode layer or the solder layer as the substrate protective layer;
Forming the electrode layer and the solder layer having a predetermined pattern on the substrate protective layer, and then removing the portion of the substrate protective layer where the electrode layer and the solder layer are not disposed. Submount manufacturing method. 前記基板保護層として前記サブマウント基板の全面に被覆する金属が、前記電極層の金属とは異なり、かつ、チタン、白金、ニッケル、タングステン、モリブデンの内の１つ又は複数からなることを特徴とする、請求項１２に記載のサブマウントの製造方法。
The metal that covers the entire surface of the submount substrate as the substrate protective layer is different from the metal of the electrode layer and is made of one or more of titanium, platinum, nickel, tungsten, and molybdenum. The method of manufacturing a submount according to claim 12.
JP2005079985A 2005-03-18 2005-03-18 Sub-mount and its manufacturing method Pending JP2006261569A (en)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP2005079985A JP2006261569A (en) 2005-03-18 2005-03-18 Sub-mount and its manufacturing method
TW095108527A TWI462236B (en) 2005-03-18 2006-03-14 Sub-mounting sheet and manufacturing method thereof
TW101142162A TWI514522B (en) 2005-03-18 2006-03-14 Submount and method for making a submount
EP12178601A EP2521174A2 (en) 2005-03-18 2006-03-17 Submount and method of manufacturing the same
PCT/JP2006/305461 WO2006098454A1 (en) 2005-03-18 2006-03-17 Submount and method for manufacturing same
CN2009101680533A CN101916746B (en) 2005-03-18 2006-03-17 Submount and method for manufacturing same
CN 200910168047 CN101656236B (en) 2005-03-18 2006-03-17 Submount and method for manufacturing same
KR1020077021779A KR20070110889A (en) 2005-03-18 2006-03-17 Submount and method for manufacturing same
EP12178594.3A EP2521173A3 (en) 2005-03-18 2006-03-17 Submount and method of manufacturing the same
CN200680012991.9A CN101194359B (en) 2005-03-18 2006-03-17 Sub-mount and its manufacturing method
KR1020107008351A KR20100059986A (en) 2005-03-18 2006-03-17 Submount and method for manufacturing same
EP06729450A EP1868241A4 (en) 2005-03-18 2006-03-17 Submount and method for manufacturing same
KR1020107008352A KR20100059987A (en) 2005-03-18 2006-03-17 Submount and method for manufacturing same
US11/908,861 US8472208B2 (en) 2005-03-18 2006-03-17 Submount and method of manufacturing the same
US13/206,389 US8581106B2 (en) 2005-03-18 2011-08-09 Submount

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079985A JP2006261569A (en) 2005-03-18 2005-03-18 Sub-mount and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006261569A true JP2006261569A (en) 2006-09-28

Family

ID=37100433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079985A Pending JP2006261569A (en) 2005-03-18 2005-03-18 Sub-mount and its manufacturing method

Country Status (2)

Country Link
JP (1) JP2006261569A (en)
CN (2) CN101656236B (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041592A1 (en) 2006-09-26 2008-04-10 Ihi Corporation Ni-based compound superalloy having excellent oxidation resistance, process for production thereof, and heat-resistant structural material
EP2305400A1 (en) * 2008-07-17 2011-04-06 Denki Kagaku Kogyo Kabushiki Kaisha Aluminum-diamond composite and method for producing the same
JP2014093425A (en) * 2012-11-02 2014-05-19 Sumitomo Metal Mining Co Ltd ELECTRONIC COMPONENT HAVING JUNCTION WITH SOLDER ALLOY MAINLY COMPOSED OF Zn
JP2015046491A (en) * 2013-08-28 2015-03-12 住友電気工業株式会社 Manufacturing method of wide-bandgap semiconductor device and semiconductor module, and wide-bandgap semiconductor device and semiconductor module
US9530722B2 (en) 2012-09-07 2016-12-27 Hitachi Automotive Systems, Ltd. Semiconductor device and production method for same
JP2019145568A (en) * 2018-02-16 2019-08-29 京セラ株式会社 Package for light emitting element storage, light emitting device, and light emitting module

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166130B2 (en) * 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
US9722157B2 (en) * 2010-04-09 2017-08-01 Rohm Co., Ltd. LED module
US9166364B2 (en) 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
TW201314977A (en) * 2011-09-21 2013-04-01 Xiu-Ru Lin Method of forming LED heat dissipation substrate
JP2013214557A (en) * 2012-03-30 2013-10-17 Olympus Corp Electrode forming body, wiring board, and semiconductor device
KR101373710B1 (en) * 2012-12-12 2014-03-13 (주)포인트엔지니어링 Led metal substrate and method for manufacturing the substrate
CN103354219B (en) * 2013-06-17 2016-01-13 苏州晶品光电科技有限公司 For the patterning functional structure substrate of optics and electronic device
CN110620091A (en) * 2018-06-20 2019-12-27 比亚迪股份有限公司 Heat dissipation bottom plate, heat dissipation element, preparation method of heat dissipation element and IGBT module
CN110620088B (en) * 2018-06-20 2021-11-12 比亚迪股份有限公司 Heat dissipation element and IGBT module
CN110911290A (en) * 2019-11-29 2020-03-24 广东美的制冷设备有限公司 Preparation method of power packaging module, power packaging module and storage medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159583A (en) * 1983-03-02 1984-09-10 Hitachi Ltd Semiconductor light emitting device
JP2003258360A (en) * 2002-03-06 2003-09-12 Sumitomo Electric Ind Ltd Submount and semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034107B2 (en) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159583A (en) * 1983-03-02 1984-09-10 Hitachi Ltd Semiconductor light emitting device
JP2003258360A (en) * 2002-03-06 2003-09-12 Sumitomo Electric Ind Ltd Submount and semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041592A1 (en) 2006-09-26 2008-04-10 Ihi Corporation Ni-based compound superalloy having excellent oxidation resistance, process for production thereof, and heat-resistant structural material
EP2305400A1 (en) * 2008-07-17 2011-04-06 Denki Kagaku Kogyo Kabushiki Kaisha Aluminum-diamond composite and method for producing the same
EP2305400A4 (en) * 2008-07-17 2014-08-13 Denki Kagaku Kogyo Kk Aluminum-diamond composite and method for producing the same
US9017824B2 (en) 2008-07-17 2015-04-28 Denki Kagaku Kogyo Kabushiki Kaisha Aluminum-diamond composite and manufacturing method
US9530722B2 (en) 2012-09-07 2016-12-27 Hitachi Automotive Systems, Ltd. Semiconductor device and production method for same
JP2014093425A (en) * 2012-11-02 2014-05-19 Sumitomo Metal Mining Co Ltd ELECTRONIC COMPONENT HAVING JUNCTION WITH SOLDER ALLOY MAINLY COMPOSED OF Zn
JP2015046491A (en) * 2013-08-28 2015-03-12 住友電気工業株式会社 Manufacturing method of wide-bandgap semiconductor device and semiconductor module, and wide-bandgap semiconductor device and semiconductor module
US9640619B2 (en) 2013-08-28 2017-05-02 Sumitomo Electric Industries, Ltd. Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module
JP2019145568A (en) * 2018-02-16 2019-08-29 京セラ株式会社 Package for light emitting element storage, light emitting device, and light emitting module

Also Published As

Publication number Publication date
CN101194359B (en) 2012-04-18
CN101656236B (en) 2012-02-15
CN101194359A (en) 2008-06-04
CN101656236A (en) 2010-02-24

Similar Documents

Publication Publication Date Title
JP2006261569A (en) Sub-mount and its manufacturing method
JP5413707B2 (en) Metal-ceramic composite substrate and manufacturing method thereof
US8581106B2 (en) Submount
US7518155B2 (en) Light emitting element mounting member, and semiconductor device using the same
TWI243488B (en) Electrical contact-area for optoelectronic semiconductor-chip and its production method
JP2003258360A (en) Submount and semiconductor device
JPH06209058A (en) Semiconductor device, its manufacture, and its mounting method
JP4822155B2 (en) Submount and manufacturing method thereof
JP2006278463A (en) Sub-mount
JP3767585B2 (en) Semiconductor device
JP3912130B2 (en) Submount
JP2006286944A (en) Sub-mount and manufacturing method thereof
JP6666970B2 (en) Submount and manufacturing method thereof
WO2003069743A1 (en) Sub-mount and semiconductor device
JP2007134744A (en) Submount and semiconductor device
JP2010050422A (en) Heat-resistant semiconductor package and method of manufacturing package
JP2007109829A (en) Solder joint forming method
JP5062545B2 (en) Submount and manufacturing method thereof
JP2006286943A (en) Sub-mount substrate and manufacturing method thereof
JP2001284502A (en) Manufacturing method of heat dissipation board
KR20070016574A (en) Light emitting diode using low melting point metal bump and method of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726