JP2006261488A

JP2006261488A - 基板接続構造

Info

Publication number: JP2006261488A
Application number: JP2005078638A
Authority: JP
Inventors: Tetsuhiro Matsuyama; 哲弘松山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-03-18
Filing date: 2005-03-18
Publication date: 2006-09-28

Abstract

【課題】バックプレーンボードと基板を、等長の配線パターンを有したＬ字型の高速信号伝送用の端子板にて接続する場合、回路基板の下端に対する端子板の下端位置が、基板コネクタ高さの１／３程度の位置に配置されて、回路基板の実装空間が小さくなる。
【解決手段】直角に配置されたバックプレーンボードと複数の回路基板とを、それぞれに直角に配置された高速信号伝送用の端子板を介して接続する際に、回路基板と端子板を高速信号伝送用の副基板を介して接続し、端子板の高い方の端縁を下方に配置することによって、基板下面に対する端子板下面の高さをより低くすることができ、回路基板の実装空間をより大きくすることができる。
【選択図】図２

Description

本発明は、バックプレーンボードを介在として複数の回路基板間を接続し、各回路基板間の信号伝送を行うための基板接続構造に関する。

バックプレーンボードを介在とし、複数の基板間で信号を高速伝送させる基板接続構造として、例えば、特許文献１に開示された高速信号伝送用コネクタがある。このコネクタは、直角な位置関係に配置されたバックプレーンボードと回路基板のコネクタ同士を、中間基板電気コネクタと称する端子板にて結合する構造を成した組立体である。この端子板には、各コネクタの対応する端子を接続するための配線パターンが設けられ、各コネクタではどの対応端子間でも伝送路長を同じにして、良好な高速伝送特性をもたらす。

特開２００３−２１８５６０（図５参照）

特許文献１に示すような、従来のバックプレーンボードと高速信号伝送用コネクタの接続構造は、コネクタを構成する端子板の伝送線路長を揃えるが故に、配線パターンの経路および形状が異なってしまう。このため、端子板は特異なＬ字型形状を成し、端子板の下端が回路基板の下面より下にせり出す寸法が、端子板全体の高さの１／３程度と長くなってしまう。

その結果、端子板の下端位置に対して、回路基板下面の位置をコネクタの中央付近までに高くする必要があり、回路基板上面に実装される電子回路の高さに制約を生じる。
また実際に、端子板の下端から回路基板の下面までの高さが、ＩＥＥＥ１１０１．１規格で規定された機械的インターフェイスの寸法に、合致しなくなってしまうという問題が生じる。

この発明は係る課題を解決するために成されたものであり、バックプレーンボードと回路基板に対し直角に配置されて両者を接続する端子板において、回路基板下端に対する端子板下端の高さをより低くするための基板接続構造を得ることを目的とする。

この発明による基板接続構造は、低速信号処理回路に接続される基板コネクタを基板面に有し、外部のバックプレーンボードに設けられた高速信号伝送用コネクタに対して垂直に接続され、所定の間隔で複列配される複数の回路基板と、高速信号処理回路の出力する高周波信号を伝送し、上記各回路基板に対し所定の間隙を有して、上記各回路基板の基板コネクタにそれぞれ接続された副基板と、上記各副基板にそれぞれ直角に装着され、当該副基板に対し等長の配線パターンで接続される複数の端子を有して、上記高速信号伝送用コネクタの対応する配置領域内で上記バックプレーンボードに垂直に接続される複数の端子板とを備え、上記副基板は、上記回路基板と上記端子板の一端縁の間に設置され、上記副基板に対する上記端子板の一端縁の高さが、上記端子板の他端縁に対する上記副基板の高さよりも短くなるように配置されたものである。

この発明によれば、高速信号伝送用コネクタを介してバックプレーンボードに回路基板を接続する際に、回路基板とコネクタとを、高速信号伝送用の副基板を介して接続することによって、回路基板下面に対するコネクタ下面の高さをより低くすることができ、回路基板の実装空間をより大きくすることができる。
また、副基板の面積を回路基板の面積よりも小さくできるので、高速信号伝送に適した高価な基板材料の面積が小さくなり、基板全体が低価格になる。

実施の形態１．
図１は実施の形態１におけるバックプレーンボードと回路基板との接続構造を示す斜視図である。なお、同図中では、回路基板の前面に設けられたフロントパネルや、回路基板の収納ケースなどの図示を省いている。

図において、複数の回路基板１は互いに平行に配列され、バックプレーンボード２に対して垂直に配置される。各回路基板１は、バックプレーンボード２に所定の間隔で上下方向に複数配列されたスロット３に接続される。各回路基板１は、対応するスロット３内に設けられたコネクタ９を介在として、バックプレーンボード２に電気的に接続される。
また、各回路基板１は、基板コネクタ４を介在として、副基板５が電気的に接続されている。回路基板１と副基板５は所定の間隙を有して配置される。
副基板５の接続された複数の回路基板１とバックプレーンボード２は組立体として、高速演算プロセッサや、レーダ信号処理器のような電子機器を構成する。

副基板５には、その基板面に直角に配置された複数の端子板６が装着されている。端子板６は、スロット３内に設けられたバックプレーンボード２側の高速信号伝送用コネクタ７に嵌合されて、バックプレーンボード２と電気的に接続される。
すなわち、各高速信号伝送用コネクタ７のそれぞれの配置領域内には、対応する回路基板１がそれぞれ配置されている。また、同配置領域内には、対応する副基板５と端子板６とがそれぞれ配置されている。
なお、図１の例では、副基板５および高速信号伝送用コネクタを回路基板１の右横端に配置し、コネクタ９を左横端に配置しているが、この回路配置は、これに限られることはない。勿論、高速信号伝送用コネクタを回路基板１の中央に配置し、コネクタ９を高速信号伝送用コネクタの両脇に二つ設けても良い。

バックプレーンボード２を介在して、基板間で信号を伝送させるシステムとしては、ＶＭＥバス・システムやｃｏｍｐａｃｔＰＣＩバス・システムなどのように、ＩＥＥＥ１１０１．１規格で規定された機械的インターフェイスを持つものが、広く一般的に普及している。この実施の形態では、ＩＥＥＥ１１０１．１規格で規定された機械的インターフェイスを前提とした基板接続構造を構成する。

図２は回路基板１とバックプレーンボード２の接続構造を示す、図１のＡ方向矢視図である。図に示すように、回路基板１と副基板５とは平行に配置され、両基板の間はそれぞれに設けられた基板コネクタ４を通じて、電気的および機械的に接続されている。基板コネクタ４としては、スタックコネクタを用いている。副基板５の下面には、複数の端子板６が装着されている。各端子板６は、総じて副基板５側の高速信号伝送用コネクタ（雄側コネクタ）を構成する。また、端子板６は、バックプレーンボード２側に設けられた高速信号伝送用コネクタ７（雌側コネクタ）に対して、電気的および機械的に接続される。
すなわち、端子板６は、回路基板１に直接接続されずに、副基板５を介して取り付けられている。
なお、同図には、図１で省略したフロントパネル８を記載している。フロントパネル８は、回路基板１における基板コネクタ４の接続部とは反対側の端部に取付けられている。

回路基板１は、電源回路、フィルタ回路、クロック回路、情報処理回路などの電子回路１０が装着されている。電子回路１０は、直流レベルから数百ＭＨｚレベル程度の低速信号を処理する。回路基板１はガラスエポキシ基板など、例えば比誘電率が４．６程度の安価な樹脂材料を用いている。各回路基板１は、コネクタ９とバックプレーンボード２を介在として、互いに低速信号を伝送する。

副基板５は、高速シリアル伝送回路のように数ＧＨｚレベルの高速信号を処理する電子回路１２や高周波信号伝送線路などが下面に実装されている。例えば、電子回路１０で生成された複数本の低速信号を、電子回路１２によって時分割で多重化して、高速信号を生成するような信号処理が行われる。副基板５は、高周波帯の信号の伝送に適した基板材料として、例えば比誘電率が３．７程度の高周波特性に優れた低誘電率の樹脂材料を用いている。このような樹脂材料は、一般に入手性が悪く比較的高価であるので、極力基板面積を小さくするように設計することが望ましい。図１に示した例では、副基板５の横幅および縦幅が、回路基板１の横幅および縦幅よりも短くなるように、副基板５を構成することができる。

図３は、副基板側の高速信号伝送用コネクタの一構造例を示す図である。副基板側の高速信号伝送用コネクタは、主に複数の端子板６とコネクタハウジング２２にて構成される。
図において、各端子板６は副基板５に対して直角に立設される。各端子板６における副基板側の一端部は、コネクタハウジング２２内に収納される。この端子板６の一端部には複数の電極２５が配設されており、コネクタハウジング２２内に設けられた電極（図示せず）と電気的および機械的に接続される。コネクタハウジング２２内の電極は副基板５に配設された高周波信号伝送線路に接続される。
また、端子板６は、バックプレーンボード２に対しても直角に配置される。端子板６におけるバックプレーンボード側の他端部は、副基板５から突出している。この端子板６の他端部には、電極２４が配設されている。電極２４はバックプレーンボード側の高速信号伝送用コネクタ７に嵌合されて、電気的および機械的に接続される。

電極２４と電極２５は、対応する各電極同士が配線パターン２６にて接続されている。配線パターン２６は、各信号の伝送遅延を等しくして位相ずれをなくすように、各線路長が等長になっている。端子板６は、伝送線路を等長に揃えるが故に、バックプレーンボード２の下面より下にせり出した、全体として特異なＬ字型の形状となっている。

この実施の形態による回路基板１とバックプレーンボード２の接続構造において、重要なのは次の２点である。
（１）端子板６を装着した高速信号伝送用の副基板５を、回路基板１に基板コネクタ４で接続する。
（２）端子板６における基板面からの高さの高い方の端縁が、下側（回路基板１側）になるようにして、端子板６を副基板５に取付ける。

このような接続構造を採用することにより、回路基板１の上面から、副基板５に取り付けられた端子板６の最下端（他端縁）までの距離（高さ）は、例えば１．４５〜３．５ｍｍとなる。この距離は、ＩＥＥＥ１１０１．１に規定される、回路基板１の上面からコネクタの下端までの高さの上限値４．０７ｍｍを下回る。
また、回路基板２の上面から、副基板５に取り付けられた端子板６の最上端（一端縁）までの距離（高さ）は、例えば１４．８５〜１５．０となって、ＩＥＥＥ１１０１．１の規格で定められた上限値１６．２５ｍｍを下回る。
なお、ＩＥＥＥ１１０１．１の規格では、スロット幅２７が２０．３２ｍｍ、回路基板１の上面側の部品高さ制限値２８が最大１６．２５ｍｍ、回路基板１の下面側の部品高さ制限値２９が最大４．０７ｍｍと定められている。

ここで比較対照として、特許文献１のような従来の基板接続構造を用いた場合の寸法例を示す。図４は従来の基板接続構造の断面図を示す。
図において、端子板６は回路基板１０１に直接接続されている。また、端子板６における基板面からの高さの高い方が、上側になるように配置されている。このような構造の場合、回路基板１０１に接続された端子板６が、回路基板１０１の下面より下にせり出す寸法は、通常４．８５〜５．０ｍｍとなって、ＩＥＥＥ１１０１．１の規格値４．０７ｍｍを逸脱することになる。

これに対して、この実施の形態による基板の接続構造は、ＩＥＥＥ１１０１．１のような広く普及した一般的な規格を、上述したように十分に満足することができる。また、端子板６の下端から回路基板１の下面までの高さは、端子板６の全体高さの１／３よりも低くなって、従来に比べてスロット３幅内での回路基板１の下面高さをより低くすることができる。これによって、回路基板１上の回路実装空間がより広くなる。

さらに、この実施の形態による回路基板１とバックプレーンボード２の接続構造では、次のような効果がある。
図５は、従来の基板の接続構造（図５（ａ））と、実施の形態１による基板の接続構造（図５（ｂ））との、信号伝送系の機能比較を説明する図である。図において、回路基板１０１は、汎用内部バス５０と、内部バスＩ/Ｆ回路と、ＣＰＵと、高速信号伝送回路６０を備えて構成される。回路基板１は、汎用内部バス５０と、内部バスＩ/Ｆ回路やＣＰＵを構成する電子回路１０と、高速信号伝送回路６０を構成する電子回路１２とを備えて構成される。バックプレーンボード２には、高速バックプレーン・バスが構成されている。

従来は、図５（ａ）に示すように、回路基板１０１に設けた比較的低速の汎用内部バス５０から高速信号伝送回路６０が信号を受け取る。高速信号伝送回路６０では、低速信号を高速信号に変換した後、高周波信号伝送用コネクタを構成する端子板６を介在として、バックプレーンボード２へ高周波信号を伝送していた。
しかしながら、本実施の形態の場合は、図５（ｂ）のように、回路基板１に設けた比較的低速の汎用内部バス５０から基板コネクタ４を介して、副基板５上の高速信号伝送回路６０が信号を受け取る。高速信号伝送回路６０は、副基板５上で低速信号を高速信号に変換後、端子板６を介してバックプレーンボード２へ信号を伝送する。

一般に高速信号を伝送する場合、伝送線路のインピーダンス制御やノイズ解析が重要であり、その回路設計には高い技能が要求される。また、高品質の伝送特性を得るためには、上述したように基板材料も高性能品が要求され、一般に高価である。
本実施の形態では、回路基板１と副基板５のインターフェイス部分では、比較的低速な汎用内部バス５０の信号で伝達することにより、回路基板１上では高速信号を扱わず、高速信号は副基板５内でだけ扱うような構成としている。
これにより、高価な高品質の基板材料の使用は最小限に抑えられるので、より安価な基板接続構造で高速信号伝送回路を利用することができるという効果がある。

また、回路基板１と副基板５とのインターフェイス部分を、比較的低速な汎用バス５０で構成できるので、回路基板１の設計には特に高い技術を必要としない。したがって、高速信号伝送回路を利用するにあたっては、副基板５を取り付けるための基板コネクタ４を実装するだけでよく、より簡便に高速信号の伝送が実現できるという効果がある。

実施の形態２．
図６は実施の形態２における副基板５の他の形態を示す断面図、図７は副基板５を示す部分斜視図である。
この実施の形態では、子基板化された副基板５を、フロントパネル８の方向に延伸して、フロントパネル８側に高速信号伝送用コネクタ３０を取り付けている。このコネクタ３０は、高速信号伝送用ケーブル３１を介して、別のスロットのボードや、あるいは、別筐体にあるボードと接続することが可能となる。

この形態によれば、バックプレーンボード側とフロントパネル側の両方で、高速信号の伝送が可能となるばかりでなく、フロントパネル側からはバックプレーンボードを介さずに、別筐体にあるボードとの高速信号の伝送が可能となる。これによって、回路基板１を用いて、より広範な運用ができるようになる。

本発明の実施の形態１による基板接続構造を示す斜視図である。本発明の実施の形態１による基板接続構造を示す断面図である。基板コネクタの構造例を示す図である。従来の基板接続構造の一例を示す図である。従来の基板接続構造とこの実施の形態１による基板接続構造との、機能を比較するブロック図である。本発明の実施の形態２による副基板の別の一形態を示す図である。本発明の実施の形態２による副基板の別の一形態を示す斜視図である。

符号の説明

１回路基板、２バックプレーンボード、３スロット、４基板コネクタ、５副基板、６端子板、７高速信号伝送用コネクタ、１０電子回路（低速信号処理回路）、１２電子回路（高速信号処理回路）、２６配線パターン。

Claims

所定の間隔で配列された複数のスロットが設けられ、当該スロットに複数の高速信号伝送用コネクタが装着されたバックプレーンボードと、
低速信号処理回路が配設され、低速信号処理回路に接続された基板コネクタが基板面に装着されて、上記高速信号伝送用コネクタの各配置領域内にて、上記バックプレーンボードに対しそれぞれ垂直に接続された複数の回路基板と、
高周波信号を処理する高速信号処理回路が配設され、上記各回路基板に対し所定の間隙を有して、上記各回路基板の基板コネクタにそれぞれ接続された副基板と、
上記各副基板にそれぞれ直角に装着され、当該副基板に対し等長の配線パターンで接続される複数の端子を有して、上記高速信号伝送用コネクタの対応する配置領域内で上記バックプレーンボードに垂直に接続される複数の端子板とを備え、
上記副基板は、上記回路基板と上記端子板の一端縁の間に設置され、上記副基板に対する上記端子板の一端縁の高さが、上記端子板の他端縁に対する上記副基板の高さよりも短くなるように配置されたことを特徴とする基板接続構造。
低速信号処理回路に接続される基板コネクタを基板面に有し、外部のバックプレーンボードに設けられた高速信号伝送用コネクタに対して垂直に接続され、所定の間隔で複列配される複数の回路基板と、
高速信号処理回路の出力する高周波信号を伝送し、上記各回路基板に対し所定の間隙を有して、上記各回路基板の基板コネクタにそれぞれ接続された副基板と、
上記各副基板にそれぞれ直角に装着され、当該副基板に対し等長の配線パターンで接続される複数の端子を有して、上記高速信号伝送用コネクタの対応する配置領域内で上記バックプレーンボードに垂直に接続される複数の端子板とを備え、
上記副基板は、上記回路基板と上記端子板の一端縁の間に設置され、上記副基板に対する上記端子板の一端縁の高さが、上記端子板の他端縁に対する上記副基板の高さよりも短くなるように配置されたことを特徴とする基板接続構造。
上記副基板における上記基板コネクタの接続部と反対側に配置されたフロントパネルと、上記フロントパネルに接続された接続コネクタとを備えたことを特徴とする請求項１もしくは請求項２記載の基板接続構造。