JP2006261337A - 配線基板の製造方法、配線基板の製造装置及び配線基板 - Google Patents

配線基板の製造方法、配線基板の製造装置及び配線基板 Download PDF

Info

Publication number
JP2006261337A
JP2006261337A JP2005075628A JP2005075628A JP2006261337A JP 2006261337 A JP2006261337 A JP 2006261337A JP 2005075628 A JP2005075628 A JP 2005075628A JP 2005075628 A JP2005075628 A JP 2005075628A JP 2006261337 A JP2006261337 A JP 2006261337A
Authority
JP
Japan
Prior art keywords
plating
metal layer
unit
electrolytic plating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005075628A
Other languages
English (en)
Inventor
Kenichi Yamanouchi
健一 山之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005075628A priority Critical patent/JP2006261337A/ja
Publication of JP2006261337A publication Critical patent/JP2006261337A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 大判製造単位内に含まれる複数の基板単位に、金属層を電解メッキにより均一な厚さで、しかも効率よく形成できる配線基板の製造方法を提供する。
【解決手段】第一電解メッキ工程:メッキ浴中において大判製造単位12を、基板単位12Uが上下方向に複数配列する形で保持するとともに、メッキ電極を該大判製造単位12の主表面に対向させた形で配置し、その状態で大判製造単位12とメッキ電極との間で通電することにより、複数の基板単位12Uの主表面に第一金属層130eを一括して形成する。第二電解メッキ工程:第一電解メッキ工程が終了した後、第一金属層130eが形成済みの大判製造単位12の上下を反転し、再び記大判製造単位12とメッキ電極との間で通電することにより、複数の基板単位12Uの第一金属層130e上に第二金属層121eを一括して形成する。
【選択図】 図4

Description

配線基板の製造方法、配線基板の製造装置及び配線基板に関する。
実開昭63−159875号公報 特開昭62−21298号公報 特開昭62−76797号公報 特開昭62−76798号公報 特開平3−119792号公報 特開平11−229198号公報
ICやマイクロプロセッサ等の半導体チップは、近年高集積化が急速に進んでいることから、チップの入出力部の端子数も大幅に増大しつつある。これを受けて、そのようなチップを接続するための配線基板も線路導体の数が急増しており、高分子材料からなる誘電体層を介して複数の金属層を積層したいわゆるビルドアップ基板が増えてきている。金属層は化学めっきにより形成され、特に、電源層やグランド層として使用される厚膜で大面積の金属層は電解メッキで形成されるのが一般的である。
上記のような配線基板は、各々配線基板となるべき基板単位が面内方向に複数一体化された大判製造単位の形で製造されるのが通常であり、電解メッキによる金属層の形成も、該大判製造単位中の複数の基板単位に対して一括して行われる。電解メッキを実際に行う際には、大判製造単位をメッキ電極と対向させ、該大判製造単位とメッキ電極との間で直流通電して、メッキ浴中の金属イオンをカソード側の大判製造単位表面に析出させることにより、金属層を形成する。
しかしながら、電解メッキによるメッキ層の成長速度は、被メッキ面側の電解分布により大きな影響を受け、大判製造単位の場合は面内のメッキ層にも分布を生じやすい。そこで、特許文献1〜6には、メッキ浴中に大判製造単位を機械的に回転する機構を設け、面内のメッキ層厚ムラを解消する提案がなされている。
しかしながら、多数の基板単位が集合した大判製造単位をメッキ浴中で回転させるためには、給電を可能としつつ大判製造単位の回転を可能とする複雑な機構をメッキ浴中に設ける必要がある。また、大判製造単位の回転代の分だけメッキ浴に無駄な空間を確保する必要があるので、メッキ浴1槽にて同時処理できる大判製造単位の枚数が減り、製造能率の大幅な低下につながる。
本発明の課題は、大判製造単位内に含まれる複数の基板単位に、金属層を電解メッキにより均一な厚さで、しかも効率よく形成できる配線基板の製造方法と、該方法をスムーズに実施できる装置、及び該方法により実現できる大判製造単位からなる配線基板とを提供することにある。
課題を解決するための手段及び発明の効果
上記の課題を解決するために、本発明の配線基板の製造方法は、
基板コア部の主表面に金属層を電解メッキにより形成した構造を有する配線基板を、各々配線基板となるべき基板単位が面内方向に複数一体化された大判製造単位の形で製造する方法において、
メッキ浴中において、大判製造単位を基板単位が上下方向に複数配列する形で保持するとともに、メッキ電極を該大判製造単位の主表面に対向させた形で配置し、その状態で大判製造単位とメッキ電極との間で通電することにより、複数の基板単位の主表面に第一金属層を一括して形成する第一電解メッキ工程と、
該第一電解メッキ工程が終了した後、第一金属層が形成済みの大判製造単位の上下を反転し、再び大判製造単位とメッキ電極との間で通電することにより、複数の基板単位の第一金属層上に第二金属層を一括して形成する第二電解メッキ工程と、を有したことを特徴とする。
上記本発明の配線基板の製造方法によると、大判製造単位に金属層を電解メッキする際に、大判製造単位を回転させずに実施するともに、その電解メッキ工程を第一の工程と第二の工程とに分割して実施し、第一の工程と第二の工程との間で大判製造単位の上下方向を反転させるようにした。その結果、第一電解メッキ工程と第二電解メッキ工程で各々形成される金属層厚の、大判製造単位内における上下方向のばらつきを相殺することができ、ひいては大判製造単位内に含まれる複数の基板単位に、金属層を電解メッキにより均一な厚さで形成できる。また、電解メッキ自体は静止メッキ(もしくはそれに近い状態)にて行うので、メッキ槽内に大判製造単位の回転代を確保する必要がなくなり、メッキ浴1槽にて同時処理できる大判製造単位の枚数を増加できるので、配線基板の製造能率の向上にも寄与する。
配線基板は、基板コア部上にビルドアップ樹脂絶縁層と、メッキによる金属層とを形成したものとして製造できる。
特に、メッキ浴中にて大判製造単位の上端縁側からメッキ給電を行う場合は、その大判製造単位の上縁側にてメッキ電流密度が不足しやすく、結果的に大判製造単位の上側に位置する基板単位ほど電解メッキ形成される金属層の厚みが小さくなる傾向にある。そこで、第一電解メッキ工程においてメッキ浴中にて上側に位置する大判製造単位の端縁を第一端縁、同じく下側に位置する端縁を第二端縁とすれば、本発明の採用により、第一電解メッキ工程において第一金属層は大判製造単位の第二端縁に近い基板単位ほど厚くなるように形成され、第二電解メッキ工程において第二金属層を大判製造単位の第一端縁に近い基板単位ほど厚くなるように形成される。また、この方法により、大判製造単位の主表面に金属層を電解メッキにより形成した構造を有し、各々配線基板となるべき基板単位が面内方向に複数一体化された大判製造単位として構成されてなり、各基板単位の主表面に各々電解メッキ層からなる第一金属層と第二金属層とを重ねて形成するとともに、大判製造単位の基板単位が複数配列している方向における大判製造単位の第一端縁、同じく下側に位置する端縁を第二端縁として、第一金属層が大判製造単位の第二端縁に近い基板単位ほど厚くなるように形成され、記第二金属層が大判製造単位の第二端縁に近い基板単位ほど薄くなるように形成された配線基板を得ることができる。
すなわち、従来余り考慮されてこなかった、メッキ給電部の位置と大判製造単位内のメッキによる金属層厚の分布との関係を上記のごとく把握することで、1回の上下反転操作を挟んで静止メッキ工程をわずか2回繰り返すだけで、上下の厚み分布の差(つまり、大判製造単位の第一端縁側と第二端縁側との間での厚み分布の差)を極めて効果的に相殺でき、ひいては回転の不要な簡便な工程により、金属層を電解メッキにより均一な厚さで形成できる。
なお、メッキ浴中にて大判製造単位の幅方向端縁に隣接する形で、導体からなるダミーメッキプレートを配置し、他方、給電を行う上端縁にはダミーメッキプレートを非配置として第一の電解メッキ工程及び第二の電解メッキ工程をそれぞれ行うことができる。このようにすると、大判製造単位の幅方向(つまり左右方向)のメッキ電流密度を均一化でき、ダミーメッキプレートでは対応しにくい上下のメッキ電流密度分布は、大判製造単位の上下反転により効果的に相殺できるので、大判製造単位の幅方向及び上下方向の双方に渡って厚さの均一な金属層を形成できる。
配線基板は、基板コア部を板厚方向に貫通するスルーホールが形成され、該スルーホールの内周面が電解メッキによる内面メッキ層にて覆われた構造を有するものとして形成できる。この場合、第一電解メッキ工程にて内面メッキ層と第一金属層とを同時に形成し、第二電解メッキ工程にて該第一金属層を覆うように第二金属層を形成することができる。この工程によると、スルーホールの内面メッキ工程の際に、第一金属層も合せて形成することで、上下反転して第二金属層を1回形成するだけで、大判製造単位主表面上の金属層の厚みを効率的に均一化できる。特に、第一金属層と第二金属層との積層部が、電位安定性の要求される電源層又はグランド層を形成してなる場合には、上記のごとくに厚みのばらつきを抑制することは極めて有効である。
また、配線基板においてスルーホールの内周面を覆う内面メッキ層のさらに内側を絶縁樹脂により充填し、スルーホールの開口側にて該絶縁樹脂充填部の端面を蓋メッキ層で覆った構成とすることができる。この場合、第一電解メッキ工程が終了後、内面メッキ層の内側を絶縁樹脂にて充填する樹脂充填工程を実施し、その後、第二電解工程にて第二金属層とともに蓋メッキ層を形成することができる。第二金属層を蓋メッキ層とともに形成することで、工程の更なる簡略化を図ることができる。
上記の工程であれば、第一金属層の形成時を利用して内面メッキ層は1回形成されるだけであるのに対し、基板コア部主表面上の金属層は、蓋メッキ層形成時に第二金属層が追加される。従って、内面メッキ層は第一金属層と第二金属層との合計厚さよりも小さい厚さで形成される。内面メッキ層が信号伝送経路として使用され、積層された第一金属層と第二金属層とは電源層又はグランド層として使用される場合、電源層又はグランド層は電位安定化のため、ある程度大きな厚みが必要であり、また、厚みばらつきに対する公差も厳しいものが要求される。他方、信号伝送経路として使用される内面メッキ層は、閾値レベルを挟んだ電位変化が明瞭であればよいので、厚みはそれ程要求されず、厚みばらつきに対する公差も緩い。従って、大判製造単位の上下反転を挟んだ2度の電解メッキ工程だけの簡便な工程でも、技術上の要請を十分充足した基板構造を合理的に得ることができる。
なお、本発明の製造方法では、第一電解メッキ工程と第二電解メッキ工程との間に大判製造単位の上下反転が必ず必要であり、この上下反転工程を失念しないための工夫をしておくことが有効である。具体的には、大判製造単位の主表面に、メッキ浴中での大判製造単位の上下方向を識別する識別マークを形成し、他方、メッキ設備側に、当該識別マークを読み取るマーク読取部を設け、該マーク読取部の読取出力状態に基づいて、大判製造単位が第一電解メッキ工程と第二電解メッキ工程とにおいて互いに上限反転なされているか否かを判定することができる。また、本発明の配線基板の製造装置は、上記態様の製造方法に使用する装置であって、メッキ槽とメッキ電源とを有したメッキ設備と、マーク読取部と、該マーク読取部の読取出力状態に基づいて、大判製造単位が第一電解メッキ工程と第二電解メッキ工程とにおいて互いに上限反転なされているか否かを判定し、その判定結果を出力する判定部とを備えたことを特徴とする。
この場合、上記判定部により、大判製造単位の上下方向が、第二電解メッキ工程において第一電解メッキ工程と同一と判定された場合に、メッキ設備に対し第二電解メッキ工程のためのメッキ給電を禁止する給電禁止手段を設けることができる。これにより、大判製造単位の上下反転を失念した状態では、第二電解メッキ工程の実施自体が強制的に禁止され、それによる属層の膜厚ばらつきに由来した不良発生を確実に食い止めることができる。
以下、本発明の実施の形態を、図面を用いて説明する。
図17は、本発明の対象となる配線基板の断面構造を模式的に示すものである。該配線基板100は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状コア102の両表面に、所定のパターンに配線金属層をなすコア導体層M1,M11がそれぞれ形成される。これらコア導体層M1,M11は板状コア102の表面の大部分を被覆する面導体パターンとして形成され、電源層又はグランド層として用いられるものである。他方、板状コア102には、ドリル等により穿設されたスルーホール112が形成され、その内壁面にはコア導体層M1,M11を互いに導通させる内面メッキ層130が形成されている。また、スルーホール112は、エポキシ樹脂等の絶縁樹脂充填部131により充填されている。
また、コア導体層M1,M11の上層には、配線積層部L1,L2が形成される。具体的には、感光性樹脂組成物106にて構成された第一誘電体層(ビルドアップ樹脂絶縁層:誘電体層)V1,V11がそれぞれ形成され、その表面にはそれぞれ金属配線107を有する第一導体層M2,M12がCuメッキにより形成されている。なお、コア導体層M1,M11と第一導体層M2,M12とは、それぞれビア134により層間接続がなされている。同様に、第一導体層M2,M12の上層には、感光性樹脂組成物106を用いた第二誘電体層(ビルドアップ樹脂絶縁層:誘電体層)V2,V12がそれぞれ形成されている。その表面には、金属端子パッド108,118を有する第二導体層M3,M13が形成されている。これら第一導体層M2,M12と第二導体層M3,M13とは、それぞれビア134により層間接続がなされている。
板状コア102の第一主表面MP1においては、コア導体層M1、第一誘電体層V1、第一導体層M2及び第二誘電体層V2が第一の配線積層部L1を形成している。また、板状コア2の第二主表面MP2においては、コア導体層M11、第一誘電体層V11、第一導体層M12及び第二誘電体層V12が第二の配線積層部L2を形成している。いずれも、誘電体層と導体層とが積層されたものであり、該第一主表面CP上には、複数の金属端子パッド110ないし117がそれぞれ形成されている。第一配線積層部L1側の金属端子パッド110は、集積回路チップなどをフリップチップ接続するためのパッドである半田パッドを構成する。また、第二配線積層部L2側の金属端子パッド117は、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面パッドとして利用されるものである。
誘電体層V1,V11,V2,V12、及びソルダーレジスト層108,118は例えば以下のようにして製造される。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性接着フィルムをラミネート(貼り合わせ)し、ビア134に対応したパターンを有する透明マスク(例えばガラスマスクである)を重ねて露光・現像し、ビアホール134を形成する(いわゆるフォトビアプロセス)。次に、感光型メッキレジスト樹脂を用いて配線形状がパターニングされたマスクを形成し、周知の無電解Cuメッキを施すことにより、配線パターンをメッキ形成するとともに、ビアホールの内部をメッキ金属で充填してビア134を形成する。上記工程を繰り返すことにより、配線積層部L1,L2を各々形成できる。
上記の配線基板100は、図4に示すように、各々配線基板となるべき基板単位12Uが面内方向に複数一体化された大判製造単位12の形で製造される。図2に示すように、本実施形態では、板状コア102を基板コア部として、その第一主表面MP1と第二主表面MP2とに、金属層としてコア導体層M1及びM11を形成する場合を例にとる。なお、図1では図示していないが、板状コア102は、予めその全面に無電解Cuメッキ層等からなるメッキ用下地導体層が形成され、その上に金属層たるコア導体層M1及びM11が、例えば電解Cuメッキにより形成されることとなる。なお、基板コア部は、板状コア102の上に配線層をなす金属層とビルドアップ樹脂絶縁層とを予め積層形成したものであってもよいし、板状コア102の内部に配線層をなす金属層を組み込んだものであってもよい。
図2に示すように、大判製造単位12は、メッキ槽10内のメッキ浴S中にて、基板単位12Uが上下方向に複数配列する形で静止保持される。メッキ電極15は、該大判製造単位12の主表面に対向させた形で配置され、その状態で大判製造単位12とメッキ電極15との間で通電することにより、複数の基板単位12Uの主表面に金属層を一括形成する。
本実施形態では、大判製造単位12は、基板単位12Uが集合している領域の外側を額縁状に囲む余白領域において、メッキ用下地導体層に導通する位置にワーク支持用貫通孔が形成され、ここに金属製のメッキフレーム13側に固定された給電部14の支持ボルト14pを上記ワーク支持用貫通孔に挿通し、ナット止めする形で取り付けられる。メッキフレーム13の上端には金属ハンガー17が取り付けられ、給電バー16、金属ハンガー17、メッキフレーム13及び給電部14を介して大判製造単位12に給電される(極性を考慮すれば電流はこの逆の経路に沿って流れることになる)。なお、大判製造単位12は、基板単位12Uの集合領域の配列位置が、上下反転しても等価となるよう、上下の余白領域におけるワーク支持位置(ワーク支持用貫通孔)と、基板単位12Uの集合領域の縁までの距離を等価に設定しておくことが望ましい。
メッキ浴S中にて大判製造単位12には、その第一主表面と第二主表面との両面に対向する形でメッキ電極15が配置され、両面のメッキを同時に行うようにしている。また、大判製造単位1の幅方向両端縁に隣接する形で、ステンレス鋼板等の導体からなるダミーメッキプレート11が配置される。
図3に示すごとく、配線基板100は、基板コア部102を板厚方向に貫通するスルーホール112が形成され、該スルーホール112の内周面が電解メッキによる内面メッキ層130にて覆われた構造を有する。また、配線基板100においてスルーホール112の内周面を覆う内面メッキ層130のさらに内側が絶縁樹脂により充填され、スルーホール112の開口側にて該絶縁樹脂充填部131の端面が蓋メッキ層121で覆われる。この2つのメッキ層130,121の形成は、絶縁樹脂充填部131の形成工程が間に挟まるため、必ず2回に分けて実施する必要がある(第一電解メッキ工程及び第二電解メッキ工程)。内面メッキ層130は信号伝送経路として使用され、例えばその厚みt1は10μm以上20μm以下の範囲で調整される。他方、基板コア部102の主表面に形成する金属層は、前述の通り、電源層又はグランド層として使用されるので、電位安定化のためその厚さt2は25μm以上40μm以下と、内面メッキ層130よりは厚く設定される。
上記の点を考慮して、第一電解メッキ工程では内面メッキ層130と第一金属層130eとを同時に形成し、第二電解工程にて第二金属層120eとともに蓋メッキ層121を形成する。この工程によると、内面メッキ層130は第一金属層130eの形成時に1回形成されるだけであるのに対し、基板コア部102主表面上の金属層は、蓋メッキ層121形成時に第二金属層120eが追加される。従って、内面メッキ層130は第一金属層130eと第二金属層120eとの合計厚さよりも小さい厚さで形成される。
ところで、図5に示すように、メッキ浴S中にて大判製造単位12の上端縁側からメッキ給電を行う場合は、その大判製造単位12の上縁側にてメッキ電流密度が不足しやすく、結果的に大判製造単位12の上側に位置する基板単位12Uほど電解メッキ形成される金属層の厚みが小さくなる傾向にある。第一電解メッキ工程においてメッキ浴S中にて上側に位置する大判製造単位12の端縁側を第一端縁EP、同じく下側に位置する端縁を第二端縁ESとすれば、第一電解メッキ工程では第一金属層130eが大判製造単位12の第二端縁EPに近い基板単位12Uほど厚くなるように形成される。そして、このまま、大判製造単位12の上下方向を変化させずに第二電解メッキ工程を行うと、第二金属層120eは、再び大判製造単位12の第二端縁(この場合、下側端縁)EPに近い基板単位12Uほど厚くなるように形成されるから、第一金属層130eと第二金属層120eとの合計厚さには、大判製造単位12の下側に位置する基板単位と同じく上側に位置する基板単位との間で、非常に大きな差が生ずることになる。
しかし、本発明のごとく、第二電解メッキ工程に際して大判製造単位12の上下を反転すれば、第二金属層120eは大判製造単位12の第一端縁EPに近い基板単位12Uほど厚くなるように形成される。その結果、1回の上下反転操作を挟んで静止メッキ工程を2回繰り返せば、大判製造単位12内の上下方向の基板単位列において、その厚み分布の差を効果的に相殺でき、大判基板単位12をメッキ中に回転させずとも、図1の金属層M1,M11を電解メッキにより均一な厚さで形成できる。
なお、第一電解メッキ工程と第二電解メッキ工程との間に大判製造単位12の上下反転が必ず必要であり、この上下反転を失念しないための工夫をしておくことが有効である。具体的には、図4に示すように、大判製造単位12の主表面に、メッキ浴S中での大判製造単位12の上下方向を識別する識別マーク12mを形成する。この識別マーク12mは、例えば金属メッキ層等で形成された反射部とすることができる。本実施形態では、識別マーク12mは、大判製造単位12にて前述の余白領域に形成している。
他方、図1に示すように、メッキ設備側には、当該識別マーク12mを読み取るマーク読取部18を設けることができる。本実施形態では、マーク読取部18を、メッキ槽10内に設けた光学式読取部として構成しており、反射部からなるマーク読取部18にプローブ光を投射する発光ダイオード等からなる透光部と、該マーク読取部18からの反射光を検出するフォトトランジスタ等からなる受光部とにより構成しているが、これに限られるものではない。例えば、大判製造単位12側に形成した貫通孔を識別マークとして、透過式光学センサによりこれを検出してもよいし、識別マークを凸部あるいは凹部として、近接センサからなるマーク読取部にてこれを検出してもよい。また、マーク読取部18をメッキ槽10の外に配置し、メッキ槽10の壁部に形成された透明窓部を介して識別マーク12mを読み取るようにしてもよい。
この場合、マーク読取部18の読取出力状態に基づいて、大判製造単位12が第一電解メッキ工程と第二電解メッキ工程とにおいて互いに上限反転なされているか否かを判定すし、その判定結果を出力する判定部を設けることができる。そして、上記判定部により、大判製造単位12の上下方向が、第二電解メッキ工程において第一電解メッキ工程と同一と判定された場合に、メッキ設備に対し第二電解メッキ工程のためのメッキ給電を禁止する給電禁止手段を設けることができる。
図6は、上記機能を有する判定部の回路構成の一例である。メッキ用電源からの電流供給系路上には、給電制御スイッチ(本実施形態ではサイリスタSCRで構成している)21が設けられ、2つのスイッチングトランジスタTr1及びTr2を介して供給される電源制御信号CSによりメッキ電流の通電/遮断が制御される。第一メッキ工程及び第二メッキ工程の各々は、主スイッチSw1ON操作により開始され、OFF操作により終了する。判定部20部はT型フリップフロップ32及び排他的論理和ゲート33からなり、論理積ゲート34とスイッチングトランジスタTr1及びTr2とが給電禁止手段を構成する。
論理積ゲート34の一方の入力は、主スイッチSw1のON/OFF信号SS(ON時にHi、OFF時にLo)が直接入力される。他方、該ON/OFF信号SSは判定部20に分配され、インバータ31を経てT型フリップフロップ32に入力される。T型フリップフロップ32の出力Qは、Sw1がONになるときのON/OFF信号SSの立ち上がりエッジが1回入る毎にレベル反転するようになっている。一方、リセットスイッチSw2がOFFになると、T型フリップフロップ32のクリア端子CLRにはリセット信号RST(クリア端子CLRでレベル反転されるので、Loアクティブである)が入力される。これにより、T型フリップフロップ32の出力QはLoにリセットされる。このT型フリップフロップ3の出力Qとマーク読取部18の読み取り信号の出力とが排他的論理和ゲート33(否定出力型)に入力され、その出力が判定信号として論理積ゲート34に入力される。なお、スイッチングトランジスタTr1はリセットスイッチSw2がOFFになると遮断状態となり、スイッチングトランジスタTr2は、スイッチングトランジスタTr1がONであって論理積ゲート34の出力が能動化されているときにONとなり、給電制御スイッチ21をONにする。
以下、図7のタイミングチャートに従い、上記回路の動作を説明する。
(1)リセットスイッチSw2をOFFとして、T型フリップフロップ32の出力Qをリセットし、初期化する。
(2)リセットスイッチSw2をONにする。これにより、スイッチングトランジスタTr1がONとなる。
(3)主スイッチSw1をONにする。T型フリップフロップ32の出力QはHiに反転する。マーク読取部18の読み取り信号MSがマーク読取状態(Hi)ならば、排他的論理和ゲート33の2入力が一致し、(否定型なので)その判定出力JSがHiとなる。すると、論理積ゲート34の出力もHiとなり、トランジスタTr1及びTr2の作動により給電制御スイッチ21がONとなって、メッキ通電が開始される。
(4)メッキが終了すれば、主スイッチSw1をOFFにする。すると、論理積ゲート34の出力が直ちにOFFとなり、トランジスタTr2及び給電制御スイッチ21もOFFとなってメッキ通電が遮断される。
(5)大判製造単位の上下を反転してメッキ槽にセットしなおす。すると、読み取り信号MSはマーク非読取状態(Lo)となる。
(6)再び主スイッチSw1をONにする。T型フリップフロップ32の出力QはLoに反転する。読み取り信号MSはマーク非読取状態(Lo)だから、排他的論理和ゲート33の2入力が一致し、(否定型なので)その判定出力JSがHiとなる。その結果(3)と同様に、メッキ通電が開始される。
(7)メッキが終了すれば、主スイッチSw1をOFFにする。論理積ゲート34の出力がOFFとなり、メッキ通電が遮断される。
(3)でマーク非読取状態(Lo)になっている場合、あるいは(6)でマーク読取状態(Hi)になっている場合は、排他的論理和ゲート33の2入力が不一致となり、判定出力JSがLoとなる。その結果、メッキ通電は禁止される。なお、不測のトラブルによりメッキ通電が中断された場合は、リセットスイッチSw2を一旦OFFにしたあと再びONに戻し、主スイッチSw1のON/OFF操作を必要な回数繰り返せば、メッキ通電が中断したステップまで復帰することができる。なお、図6のようなハードウェアロジックは、同じ機能のマイコン制御回路で置き換えることももちろん可能である。
本発明の適用対象となる配線基板の一例を示す断面模式図。 本発明で使用するメッキ設備の一例を示す模式図。 第一金属層、第二金属層、内面メッキ層及び蓋メッキ層の概念を示す断面図。 本発明の製造方法の効果説明図。 従来の製造方法の問題点説明図。 判定部の構成例を示す回路図。 図6の回路の動作シーケンスを示すタイミングチャート。
符号の説明
11 ダミーメッキプレート
12 大判製造単位
12U 基板単位
12m 識別マーク
15 メッキ電極
18 マーク読取部
20 判定部
100 配線基板
102 板状コア(基板コア部)
112 スルーホール
121 蓋メッキ層
121e 第二金属層
130 内面メッキ層
130e 第一金属層
131 絶縁樹脂充填部
M1,M11 金属層
S メッキ浴

Claims (12)

  1. 基板コア部の主表面に金属層を電解メッキにより形成した構造を有する配線基板を、各々前記配線基板となるべき基板単位が面内方向に複数一体化された大判製造単位の形で製造する方法において、
    メッキ浴中において、前記大判製造単位を、前記基板単位が上下方向に複数配列する形で保持するとともに、メッキ電極を該大判製造単位の主表面に対向させた形で配置し、その状態で前記大判製造単位と前記メッキ電極との間で通電することにより、前記複数の基板単位の主表面に第一金属層を一括して形成する第一電解メッキ工程と、
    該第一電解メッキ工程が終了した後、前記第一金属層が形成済みの大判製造単位の上下を反転し、再び前記大判製造単位と前記メッキ電極との間で通電することにより、前記複数の基板単位の前記第一金属層上に第二金属層を一括して形成する第二電解メッキ工程と、
    を有したことを特徴とする配線基板の製造方法。
  2. 前記メッキ浴中にて前記大判製造単位の上端縁側からメッキ給電を行うとともに、前記第一電解メッキ工程において前記メッキ浴中にて上側に位置する前記大判製造単位の端縁を第一端縁、同じく下側に位置する端縁を第二端縁として、前記第一電解メッキ工程において前記第一金属層を前記大判製造単位の第二端縁に近い基板単位ほど厚くなるように形成し、前記第二電解メッキ工程において前記第二金属層を前記大判製造単位の第一端縁に近い基板単位ほど厚くなるように形成する請求項1記載の配線基板の製造方法。
  3. 前記メッキ浴中にて前記大判製造単位の幅方向端縁に隣接する形で、導体からなるダミーメッキプレートを配置し、他方、給電を行う上端縁にはダミーメッキプレートを非配置として前記第一の電解メッキ工程及び前記第二の電解メッキ工程をそれぞれ行う請求項2記載の配線基板の製造方法。
  4. 前記配線基板は、前記基板コア部を板厚方向に貫通するスルーホールが形成され、該スルーホールの内周面が電解メッキによる内面メッキ層にて覆われた構造を有するものであり、
    前記第一電解メッキ工程にて前記内面メッキ層と前記第一金属層とを同時に形成し、前記第二電解メッキ工程にて該第一金属層を覆うように前記第二金属層を形成する請求項1ないし請求項3のいずれか1項に記載の配線基板の製造方法。
  5. 前記配線基板は前記スルーホールの内周面を覆う内面メッキ層のさらに内側が絶縁樹脂により充填されてなり、前記スルーホールの開口側にて該絶縁樹脂充填部の端面が蓋メッキ層で覆われてなり、
    前記第一電解メッキ工程が終了後、前記内面メッキ層の内側を前記絶縁樹脂にて充填する樹脂充填工程を実施し、その後、前記第二電解工程にて前記第二金属層とともに前記蓋メッキ層を形成する請求項4記載の配線基板の製造方法。
  6. 前記内面メッキ層は信号伝送経路として使用されるものであり、積層された前記第一金属層と前記第二金属層とは電源層又はグランド層として使用されるものであり、内面メッキ層を前記第一金属層と前記第二金属層との合計厚さよりも小さい厚さで形成する請求項5記載の配線基板の製造方法。
  7. 前記大判製造単位の主表面に、前記メッキ浴中での前記大判製造単位の上下方向を識別する識別マークを形成し、他方、メッキ設備側に、当該識別マークを読み取るマーク読取部を設け、該マーク読取部の読取出力状態に基づいて、前記大判製造単位が前記第一電解メッキ工程と前記第二電解メッキ工程とにおいて互いに上限反転なされているか否かを判定するようにした請求項1ないし請求項6のいずれか1項に記載の配線基板の製造方法。
  8. 請求項7に記載の配線基板の製造方法に使用する装置であって、
    メッキ槽とメッキ電源とを有した前記メッキ設備と、前記マーク読取部と、前記該マーク読取部の読取出力状態に基づいて、前記大判製造単位が前記第一電解メッキ工程と前記第二電解メッキ工程とにおいて互いに上限反転なされているか否かを判定し、その判定結果を出力する判定部とを備えたことを特徴とする配線基板の製造装置。
  9. 前記判定部により、大判製造単位の上下方向が、前記第二電解メッキ工程において前記第一電解メッキ工程と同一と判定された場合に、前記メッキ設備に対し前記第二電解メッキ工程のためのメッキ給電を禁止する給電禁止手段が設けられている請求項8記載の配線基板の製造装置。
  10. 基板コア部の主表面に金属層を電解メッキにより形成した構造を有し、各々配線基板となるべき基板単位が面内方向に複数一体化された大判製造単位として構成されてなり、各基板単位の主表面に各々電解メッキ層からなる第一金属層と第二金属層とを重ねて形成するとともに、前記大判製造単位の前記基板単位が複数配列している方向における前記大判製造単位の第一端縁、同じく下側に位置する端縁を第二端縁として、前記第一金属層が前記大判製造単位の第二端縁に近い基板単位ほど厚くなるように形成され、記第二金属層が前記大判製造単位の第二端縁に近い基板単位ほど薄くなるように形成されてなることを特徴とする配線基板。
  11. 前記第一金属層と第二金属層との積層部が電源層又はグランド層を形成してなる請求項10記載の配線基板。
  12. 前記大判製造単位の主表面に、メッキ浴中での前記大判製造単位の上下方向を識別する識別マークが形成されてなる請求項10又は請求項11に記載の配線基板。
JP2005075628A 2005-03-16 2005-03-16 配線基板の製造方法、配線基板の製造装置及び配線基板 Pending JP2006261337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005075628A JP2006261337A (ja) 2005-03-16 2005-03-16 配線基板の製造方法、配線基板の製造装置及び配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005075628A JP2006261337A (ja) 2005-03-16 2005-03-16 配線基板の製造方法、配線基板の製造装置及び配線基板

Publications (1)

Publication Number Publication Date
JP2006261337A true JP2006261337A (ja) 2006-09-28

Family

ID=37100250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005075628A Pending JP2006261337A (ja) 2005-03-16 2005-03-16 配線基板の製造方法、配線基板の製造装置及び配線基板

Country Status (1)

Country Link
JP (1) JP2006261337A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054761A (ja) * 2007-08-27 2009-03-12 Kyocera Corp 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2015204964A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機
JP2015204966A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機
JP2015204968A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機
JP2015204963A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機
JP2015204961A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054761A (ja) * 2007-08-27 2009-03-12 Kyocera Corp 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2015204964A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機
JP2015204966A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機
JP2015204968A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機
JP2015204963A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機
JP2015204961A (ja) * 2014-04-18 2015-11-19 株式会社藤商事 遊技機

Similar Documents

Publication Publication Date Title
CN100437987C (zh) 半导体器件安装板制造、检查方法及半导体封装制造方法
CN101288350B (zh) 多层印刷线路板及其制造方法
US9420703B2 (en) Wiring board and manufacturing method of the same
CN100583423C (zh) 多层配线基板及其制造方法
CN101112141B (zh) 多层印刷线路板
JP2006261337A (ja) 配線基板の製造方法、配線基板の製造装置及び配線基板
JP4658974B2 (ja) キャビティの形成された基板製造方法
CN101112142A (zh) 多层印刷线路板
CN101331814A (zh) 多层印刷线路板及其制造方法
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JP2016086024A (ja) プリント配線板
US20140146500A1 (en) Multi-piece substrate
CN102239753A (zh) 多层印刷线路板和多层印刷线路板的制造方法
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
JP4384157B2 (ja) キャビティを備えた基板の製造方法
US20070045821A1 (en) Printed circuit board with dual type inner structure
US8500984B2 (en) Method for manufacturing printed-circuit board
JP6082233B2 (ja) 配線板及びその製造方法
CN101211793A (zh) 芯片级封装结构及其制法
KR19990005679A (ko) 플립칩 실장용 패키지의 제조방법
JP2006054322A (ja) キャビティ構造プリント配線板とその製造方法及び実装構造
JP2009224732A (ja) 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品
KR20240054557A (ko) 회로기판 스트립 및 반도체 패키지
JP3815431B2 (ja) 半導体装置用テープキャリアおよびその製造方法