JP2006261158A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2006261158A
JP2006261158A JP2005072327A JP2005072327A JP2006261158A JP 2006261158 A JP2006261158 A JP 2006261158A JP 2005072327 A JP2005072327 A JP 2005072327A JP 2005072327 A JP2005072327 A JP 2005072327A JP 2006261158 A JP2006261158 A JP 2006261158A
Authority
JP
Japan
Prior art keywords
seal ring
multilayer substrate
dielectric multilayer
metal lid
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005072327A
Other languages
English (en)
Inventor
Jiyun Mitani
潤 見谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005072327A priority Critical patent/JP2006261158A/ja
Publication of JP2006261158A publication Critical patent/JP2006261158A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 誘電体多層基板に半導体部品を収納した半導体パッケージに於いて、金属シールリングの接合面に生じる熱応力を緩和して、金属シールリングの接合面におけるクラックやメタライズ層の剥がれの発生を、抑圧する方法を提供する。
【解決手段】 半導体部品４が収納された誘電体多層基板１と、前記誘電体多層基板の上面に接合された金属シールリング２と、前記金属シールリングの上面に接合された金属蓋体３と、を備え、前記金属蓋体は、上記金属シールリングに接合される外縁部を除いた外表面に、交差配列された複数のスリット状の溝５を形成する。
【選択図】図２

Description

この発明は、誘電体多層基板に半導体部品を収納した半導体パッケージに関する。
従来の半導体パッケージでは、セラミック基板とコバール製の蓋体との熱膨張率の相違による熱応力が作用して、シールリングとセラミック基板の接合面にメタライズ層の剥がれやクラックが発生し、パッケージの気密性が損なわれていた。このため、接合面に設けられたメタライズ層の外側全周にセラミックと同一材質からなる被覆層を設けて、接合面の強度を補強する技術が開示されている。
特開平６−３１０６１４号公報（第４〜第５段落）
しかしながら、上述した構成の半導体パッケージは、熱膨張率の相違による熱応力自体を緩和したものではないので、半導体パッケージには依然として熱応力が内在する。このため、温度変化の発生によって、シールリングと蓋体の接合部にクラックが発生する。
また、シールリングとセラミック基板の接合面でも、温度変化が繰り返し発生することにより、メタライズ層の剥がれやクラックが発生し、これによってシールリングの接合面に僅かな気密漏れを生じてしまう。
そもそも、パッケージを小型化する場合には、シールリング接合面の外周面積を出来るだけ小さくする必要があり、メタライズ層の外側に被覆層を設けた場合には、パッケージの小型化を妨げることになる。
この発明による半導体パッケージは、金属シールリングの接合面に生じる熱応力を緩和して、金属シールリングの接合面におけるクラックやメタライズ層の剥がれの発生を、抑圧することを目的とする。
この発明による半導体パッケージは、半導体部品と、前記半導体部品が収納された誘電体多層基板と、前記誘電体多層基板の上面に接合された金属シールリングと、前記金属シールリングの上面に接合された金属蓋体と、を備え、前記金属蓋体は、上記金属シールリングに接合される外縁部を除いた外表面に、交差配列された複数の溝が形成されたものである。
また、半導体部品と、前記半導体部品が収納された誘電体多層基板と、前記誘電体多層基板の上面に接合された金属シールリングと、前記金属シールリングの上面に接合された金属蓋体と、を備え、前記金属蓋体は、上記金属シールリングに接合される外縁部を除いた外表面に、複数の波形状の凹凸が形成されたものであっても良い。
この発明によれば、金属蓋に伸縮性を持たせることにより、誘電体多層基板に接合された金属シールリングと金属蓋体との接合面で、温度変化時に発生する熱応力を緩和し、より気密信頼性の高い半導体パッケージを得ることができる。
実施の形態１．
図１は、この発明の実施の形態１による半導体パッケージの外観の概略を示す上面図である。図２は、図１のAA断面図である。
図において、半導体パッケージは、誘電体多層基板１とシールリング２と金属蓋３とを備えて構成される。誘電体多層基板１は誘電体を多層に積層して構成され、アルミナセラミック基板や低温焼成基板などで形成される。誘電体多層基板１は上面に金属製のシールリング２が接合される。シールリング２は矩形の枠型を成し、コバールで構成される。シールリング２の上面には、コバールなどの導電性の金属蓋３が接合される。誘電体多層基板１は誘電体を多層に積層して構成される。
誘電体多層基板１を構成する各誘電体層には、信号伝送や電源供給を行うための導体線路や導体ビアホールが設けられている。誘電体多層基板１は、半導体部品４を収納する空洞（キャビティ）が形成されている。誘電体多層基板１のキャビティと面する底面には、半導体部品４が接合されている。
誘電体多層基板１は、シールリング２との接合面に導電性のメタライズ層１３が形成されている。シールリング２は、ＡｕＳｎはんだやＡｇＣｕろうなどのろう材１２によって、メタライズ層１３の上面に接合されている。金属蓋３は板形状を成して、互いに交差する複数のスリット状の溝５が形成されている。
図１、図２に示す例では、シールリング２外周の縦方向と横方向に対して平行に、複数の縦溝と横溝が井型形状に並列に配置されている。これによって、金属蓋３は板面内の縦方向と横方向の剛性が低く伸縮性を有している。スリット状の溝は、コバールにエッチング加工を施すことによって形成される。また、スリット状の溝は、金属蓋３とシールリング２とが接合される外縁部を除く、金属蓋３の外表面に設けられている。
なお、スリット状の溝の形状、寸法、位置、数量は、所望の低剛性を得るように加工性やコストなどを考慮して、適宜設定すれば良い。
半導体部品４は、例えばマイクロストリップ線路のような導体線路８や導体線路９との間で、金などで構成される導体ワイヤ１０を用いて電気的に接続されている。半導体部品４は、外部から入力される制御信号に基いて信号増幅や減衰動作、およびフィルタ処理などを行い、外部に処理信号を出力する。半導体部品４は、例えば信号処理を行う動作帯域がマイクロ波やミリ波などの高周波帯域で行われる。金属蓋３は、不活性ガス中で、シールリング２上にシーム溶接により封止した構造となっている。この構造によって、内部の半導体部品４が腐食から保護されるとともに、不活性ガスの比誘電率を一定に維持する。導体線路８は、誘電体多層基板に設けられたフィードスルー７を通じて、内部のキャビティ空間と外部との間で、電気信号を伝送する。
次に、熱変動が生じた場合の動作について説明する。
シールリング２と金属蓋３の接合体は、誘電体多層基板１に対して熱膨張率がわずかに異なる。したがって、金属蓋３にスリット状の溝５が形成されていない場合、急激な温度変化があったときに、誘電体多層基板１とシールリング２の接合面に熱応力を生じる。
しかしながら、この実施の形態による半導体パッケージは、金属蓋３がスリット状の溝５を備えて伸縮性を有している。このため、シールリング２及び金属蓋３の接合体と、誘電体多層基板１との熱膨張率差は、金属蓋３の微小な伸縮動作によって吸収されるので、誘電体多層基板１とシールリング２の接合面に作用する熱応力が緩和される。また、誘電体多層基板１と金属蓋３との接合部に作用する熱応力が極めて小さくなる。
したがって、金属蓋３とシールリング２の接合面で、クラックや割れが発生することを防止できる。
また、誘電体多層基板１とシールリング２の接合面で、メタライズ層の剥がれが発生したり、誘電体多層基板１にクラックが発生することを防止できる。
以上により、この実施の形態１による半導体パッケージは、金属蓋３にスリット状の溝５を設けて伸縮性を備えることにより、誘電体多層基板１と金属蓋３との接合部に作用する熱応力を抑圧することができる。
実施の形態２．
図３は、この発明の実施の形態２による半導体パッケージの外観の概略を示す上面図である。図４は図３のBB断面図である。
実施の形態２による半導体パッケージは、誘電体多層基板１とシールリング２と金属蓋１９とが、実施の形態１と同様に接合されて構成される。さらに、実施の形態２による金属蓋１９は、板面内の複数箇所に波状の凹凸形状を成す波状部２０が設けられている。なお、その他の構成については、図１、２に示した実施の形態１と同じである。
図３、４に示す例では、金属蓋１９の長手方向に対して連続した波状を成す波状部が、金属蓋３の２箇所に設けられている。これによって金属蓋３は、板面内の長手方向に剛性が低く伸縮性を有する。波状部２０はコバールに波状の金型を押し当ててプレス加工するなど板金加工によって成形される。
なお、波状部２０の形状、寸法、位置、数量は、所望の低剛性を得るように、加工性やコストなどを考慮して、適宜設定すれば良い。
半導体部品４は、例えばマイクロストリップ線路のような導体線路８や導体線路９との間で、金などで構成される導体ワイヤ１０を用いて電気的に接続されている。金属蓋１９は、不活性ガス中で、シールリング２上にシーム溶接により封止した構造となっている。この構造によって、内部の半導体部品４が腐食から保護されるとともに、不活性ガスの比誘電率を一定に維持する。導体線路８は、誘電体多層基板に設けられたフィードスルー７を通じて、内部のキャビティ空間と外部との間で、電気信号を伝送する。
次に、熱変動が生じた場合の動作について説明する。
シールリング２と金属蓋１９の接合体は、誘電体多層基板１に対して熱膨張率がわずかに異なる。したがって、金属蓋１９に波状部２０が形成されていない場合、急激な温度変化があったときに、誘電体多層基板１とシールリング２の接合面に熱応力を生じる。
しかしながら、この実施の形態による半導体パッケージは、金属蓋１９が波状部２０を備えて伸縮性を有している。このため、シールリング２及び金属蓋１９の接合体と、誘電体多層基板１との熱膨張率差は、金属蓋１９の微小な伸縮動作によって吸収されるので、誘電体多層基板１とシールリング２の接合面に作用する熱応力が緩和される。また、誘電体多層基板１と金属蓋１９との接合部に作用する熱応力が極めて小さくなる。
したがって、金属蓋１９とシールリング２の接合面で、クラックや割れが発生することを防止できる。
また、誘電体多層基板１とシールリング２の接合面で、メタライズ層の剥がれが発生したり、誘電体多層基板１にクラックが発生することを防止できる。
以上により、この実施の形態２による半導体パッケージは、金属蓋１９に波状部２０を設けて伸縮性を備えることにより、誘電体多層基板１と金属蓋１９との接合部に作用する熱応力を抑圧することができる。
この実施の形態１による半導体パッケージの上面外観図を示す。 この実施の形態１による半導体パッケージの断面図を示す。 この実施の形態２による半導体パッケージの上面外観図を示す。 この実施の形態２による半導体パッケージの断面図を示す。
符号の説明
１ 誘電体多層基板、２ シールリング、３ 金属蓋、４ 半導体部品、５ 溝、１９ 金属蓋、２０ 波状部。

Claims (2)

  1. 半導体部品と、
    前記半導体部品が収納された誘電体多層基板と、
    前記誘電体多層基板の上面に接合された金属シールリングと、
    前記金属シールリングの上面に接合された金属蓋体と、
    を備え、
    前記金属蓋体は、上記金属シールリングに接合される外縁部を除いた外表面に、交差配列された複数の溝が形成されたことを特徴とする半導体パッケージ。
  2. 半導体部品と、
    前記半導体部品が収納された誘電体多層基板と、
    前記誘電体多層基板の上面に接合された金属シールリングと、
    前記金属シールリングの上面に接合された金属蓋体と、
    を備え、
    前記金属蓋体は、上記金属シールリングに接合される外縁部を除いた外表面に、複数の波形状の凹凸が形成されたことを特徴とする半導体パッケージ。
JP2005072327A 2005-03-15 2005-03-15 半導体パッケージ Pending JP2006261158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005072327A JP2006261158A (ja) 2005-03-15 2005-03-15 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005072327A JP2006261158A (ja) 2005-03-15 2005-03-15 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2006261158A true JP2006261158A (ja) 2006-09-28

Family

ID=37100113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005072327A Pending JP2006261158A (ja) 2005-03-15 2005-03-15 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2006261158A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1024913A (ja) * 1996-07-10 1998-01-27 Takeda Giken Kogyo:Kk 熱風による加熱方法とその装置
JP2014067849A (ja) * 2012-09-26 2014-04-17 Seiko Epson Corp 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子機器及び移動体機器
JP2018074124A (ja) * 2016-11-04 2018-05-10 太陽誘電株式会社 電子デバイス
JP2018182574A (ja) * 2017-04-14 2018-11-15 株式会社村田製作所 圧電振動子及び電子部品
WO2021006157A1 (ja) * 2019-07-10 2021-01-14 株式会社村田製作所 弾性波装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1024913A (ja) * 1996-07-10 1998-01-27 Takeda Giken Kogyo:Kk 熱風による加熱方法とその装置
JP2014067849A (ja) * 2012-09-26 2014-04-17 Seiko Epson Corp 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子機器及び移動体機器
US9660176B2 (en) 2012-09-26 2017-05-23 Seiko Epson Corporation Method of manufacturing electronic device, electronic apparatus, and mobile apparatus
JP2018074124A (ja) * 2016-11-04 2018-05-10 太陽誘電株式会社 電子デバイス
JP2018182574A (ja) * 2017-04-14 2018-11-15 株式会社村田製作所 圧電振動子及び電子部品
WO2021006157A1 (ja) * 2019-07-10 2021-01-14 株式会社村田製作所 弾性波装置

Similar Documents

Publication Publication Date Title
KR102266668B1 (ko) 고주파 모듈
US10312172B2 (en) High-frequency module
TWI438872B (zh) 半導體元件收納用密封盒及使用其之半導體裝置
US10667381B2 (en) High frequency module
US11302606B2 (en) High-frequency module
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
US8363422B2 (en) Electronic component module and method for manufacturing the same
JP7049500B2 (ja) 半導体素子実装用基板および半導体装置
JP2006261158A (ja) 半導体パッケージ
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
WO2013094684A1 (ja) 電子部品収納用パッケージおよび電子装置
WO2018181709A1 (ja) 高周波モジュール
JP2007095956A (ja) 電子部品収納用パッケージ
JP4439291B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
WO2019208577A1 (ja) 放熱基板および電子装置
JP2013110214A (ja) 電子部品収納用パッケージ
WO2018164160A1 (ja) モジュール
JP2010093206A (ja) 高周波回路パッケージ
JP6809914B2 (ja) 半導体パッケージおよび半導体装置
JP6748223B2 (ja) 半導体パッケージおよび半導体装置
JP4807098B2 (ja) 半導体素子用パッケージ
US10812041B2 (en) Elastic wave device and manufacturing method for same
JP2014207145A (ja) 平板状コネクタおよび隔壁実装構造
US11923288B2 (en) Wiring substrate, electronic device, and electronic module each having plate-shaped conductive portion in frame portion of insulation substrate