JP2006244678A - データ記憶システムの電力消費の減少 - Google Patents

Abstract

【課題】動作モードと状態リフレッシュ・モードとの間で交互に使用されるリフレッシュ負荷装置を備えた電子回路の電力消費を減少する。
【解決手段】リフレッシュ負荷装置に対する供給電位は、動作モードと状態リフレッシュ・モードのいずれが使用されているかに関し及び一次交流から得られた電源またはバックアップ電池電源のいずれが使用されているかに関して調整される。
【選択図】図１

Description

この請求に係る発明は、一般的には電子回路の分野に関し、特に、限定を意味するものではないが、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のようなリフレッシュ型装置を備えた回路の電力消費を減少する装置及び方法に関する。

一般的に、電子回路は、適切に機能するように電気エネルギの安定供給を必要とする。電力は、一般的には、＋３．３ボルト（Ｖ）などのような１つ以上の電圧レベルに設定されまたは設定可能な電源から供給される。電流は、回路における装置の特定条件を満足させるようにそれぞれの電圧レベルから得られる。それら回路の装置は、種々の態様で動作することが可能であり、各態様は、異なるレベルのエネルギ消費に関連している。

リフレッシュ型の回路装置は、動作モードとリフレッシュ・モードとを有し、動作モードは、他の回路との相互作用に関するものであり、リフレッシュ・モードは、一定の状態に装置を維持するために行われる動作に関する。例えば、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、デジタル・データ用のメモリ空間として役立つために電荷を保存する記憶セルのアレイを提供する。データは、他の回路に対するデータの転送を実行するために種々のセルから読み取られたり、これらのセルに書き込まれたりする。

記憶セルは、一定の減衰速度で記憶電荷を喪失し、時々「漏洩コンデンサ」と特徴付けられる。この理由は、記憶セルが一定の論理的なメモリ状態を維持するために時々再充電、すなわち「リフレッシュ」されなければならないためである。メモリは、自己リフレッシュ・サイクルを行って、記憶セルのアレイの現状を読み取り、同一状態をアレイに書き込む。減衰速度よりも早い速度でアレイをリフレッシュすることにより論理状態は、メモリ内に維持される。

全てのメモリ動作を維持するために、すなわち、標準モード及びリフレッシュ・モードの両方に関連した動作中に特定のメモリを維持するために必要な最小の動作電流が特定のメモリについて明示されている。一般的には、メモリは、特定の電圧範囲内において動作するようにも設定される。標準の動作モードは、リフレッシュ・モードに比較して相対的に多くの電力を必要とする。このことは、特定の条件及び構成の下では、メモリの低利用度に関連した延長時間中、リフレッシュ・モードで動作するときに電力の保存が可能であることを意味する。

必要なことは、システムの信頼性を得るためにメモリの利用可能性を最適化し及び電池寿命を延長するために電力消費を最小にする解決法である。本発明の実施例が目的とするところは、これらの改良になる特徴である。

本発明の実施例は、一般的には、リフレッシュ装置を含む回路用の電力節約装置に関する。
一実施例においては、動作モードと状態リフレッシュ・モードとの間で交互に使用されるリフレッシュ負荷装置を含む電子回路の電力消費を減少する方法が提供される。この方法は、これらのモードのいずれが使用されるかに関してリフレッシュ負荷装置への供給電位を調整することを含む。

一実施例では、自己リフレッシュ装置がリフレッシュ・モードにあるときに、自己リフレッシュ装置のモードに応答して、自己リフレッシュ装置への供給電位を調整する電圧調整装置を含む回路が提供される。

一実施例では、データ記憶装置が提供される。データ記憶装置は、自己リフレッシュ・メモリと、自己リフレッシュ・メモリの利用の場合に自己の電力消費を減少する手段とを有している。
請求に係る発明を特徴付けるこれら及び種々の他の特徴及び利点は、次の詳細な説明及び関連する図面をから明らかとなる。

本発明の現在の好適な実施例を都合よく実施することができる例示的な環境を説明するために、図１は、大量の記憶を利用する広域ネットワーク（ＷＡＮ）として特徴付けられるコンピュータを基盤としたシステム１００を示す。

システム１００は、ホストＡ、Ｂ、Ｃとして、それぞれ識別される若干のホスト・コンピュータ１０２を有している。これらのホスト・コンピュータ１０２は、互いに及び組織１０６を介して（それぞれＡ、Ｂと示された）一対のデータ記憶アレイ１０４と相互に情報通信を行う。組織１０６は、ファイバ・チャネルを基盤にした交換ネットワークとして特徴付けることができるが、インターネットを含む他の構成も利用することができる。

Ａホスト・コンピュータ１０２とＡデータ記憶アレイ１０４は、物理的に第１の場所に配置され、Ｂホスト・コンピュータ１０２とＢデータ記憶アレイ１０４は、物理的に第２の場所に配置され、Ｃホスト・コンピュータ１０２は、更に第３の場所に配置されると想定したが、これは、単に例示的であって限定を意味するものではない。

図２に示すように、各データ記憶アレイ１０４は、一対の（Ａ１／Ａ２と示した）コントローラ１０８と、独立ディスクの冗長アレイ（ＲＡＩＤ）として動作するハード・ディスク・ドライブとして好ましくは特徴付けられる一組のデータ記憶装置１１０を有することができる。コントローラ１０８とデータ記憶装置１１０は、前記の種々のコントローラ１０８が平行冗長リンクを利用すると共に、システム１００により記憶されたユーザ・データの少なくても一部がミラーされ及び／またはパリティ・データが記憶失敗の場合に回復できるように記憶されるフォルト・トララント構成を利用することが好ましい。

各データ記憶アレイ１０４は、更にコントローラ１０８とデータ記憶装置１１０に電力を供給する（Ａ１／Ａ２と示した）一対の電力モジュール１１２を有している。電力モジュール１１２は、正常動作中、電力モジュールＡ１がコントローラＡ１とデータ記憶装置１１０の半分に対し電力を供給し、電力モジュールＡ２がコントローラＡ２とデータ記憶装置１１０の他の半分に電力を供給するように、従続方式で動作するように構成されることが好ましい。各電力モジュール１１２は、更に、他の電力モジュール１１２が万一、不動作となった場合に電力の全てをデータ記憶アレイ１０４に個々に供給できるようなサイズと構成になっている。

図３は、図２のコントローラ１０８の内の選択したものの機能図である。主プロセッサ１１４は、最高級の制御を提供するためにリフレッシュ型メモリ１１６（ＤＲＡＭ）と非揮発性メモリ（フラッシュ）１１８に記憶されたプログラミングとデータを使用する。通信路は、組織インターフェイス（ＩＦ）ブロック１２０、通路コントローラ１２２及び装置インターフェイス（Ｉ／Ｆ）ブロック１２４により提供される。

リフレッシュ型のキャッシュ・メモリ装置１２６は、ホスト・コンピュータ１０２と記憶装置１１０との間で転送されるデータの一時的な記憶のためのメモリ空間を提供する。参考のために、キャッシュ１２６は、全選択記憶容量を有する１つ以上のＤＲＡＭモジュールとして特徴付けられることが好ましい。

図４は、図２の電力モジュール１１２の内の選択したものを形成する回路の適切な部分を示す。図４は、一般的には動作及び待受（バックアップ）の電力をキャッシュ１２６に供給する電力モジュール１１２の部分に関するものであるということが理解される。

電源１２８は、家庭電源（図示せず）から入力ＡＣ電力を受電して、公称１２ボルトで提供することができる通路１３０のような種々の供給路で種々の関連ＤＣ電圧を出力するように動作する。

この電圧は、保護ダイオード１３２を介して電圧調整装置１３４に供給され、電圧調整装置１３４は、通路１３６に対し調整された出力電圧を提供するように電圧調整を行う。この調整された電圧は、キャッシュ１２６に加えられる。接地接続１４０は、この主電源ループの完了を示す。

電池再充電回路１４２は、通路１４８を介して再充電電流を電池１４６（または他のバックアップ電源）に対し選択的に加えるために通路１４４を介して電源１２８から入力電圧を受電する。電池１４６は、交流から得た電源の故障または利用不能のような異例の状態中に待受（バックアップ）電力をキャッシュ１２６に供給するように構成されている。この方法で、電池１４６は、連続的な自己リフレッシュ・モードにキャッシュ１２６を維持し、それにより記憶されたメモリの論理状態を電源１２８が復旧されてサービスできるようになるまで維持する。

電池１４６は、通路１５０を介して約４ボルトから６ボルトのような出力電圧を供給する。図示はしていないが、通路１５０は、電池１４６により供給される電圧を切り離すスイッチ要素を有してもよい。さもなければ、電池１４６と電源１２８の両方を回路に接続することにより、または、任意のスイッチ要素を閉じるようにバイアスすることによって、電源１２８の遮断の場合に直ちに確実に待受電力が提供される。

電圧調整装置１３４は、キャッシュ１２６に対する供給電位を調整する場合に通路１５４を介して制御ブロック１５２に応答する。制御ブロック１５２は、所望により、ハードウエアまたはソフトウエア／ファームウエア・ルーティンを有することができる。制御ブロック１５２は、キャッシュ１２６の現在のモード、すなわち、キャッシュ１２６が現在標準の動作モードで使用されているか、またはリフレッシュ・モードで使用されているかについては、通路１５６を介して受信された入力に基づくトリガを決定論的に示す。制御ブロック１５２は、電池１４６が現在キャッシュ１２６に電力を供給するのに使用されているかに関する入力を通路１５８を介して受信もする。

一般的には、制御ブロック１５２は、標準的な動作モードに比較して、自己リフレッシュ・モード中は、キャッシュ１２６の比較的低い電力条件に相応して通路１３６の供給電圧を減少するように回路に対し動作する。例えば、キャッシュ１２６を提供するために使用される特定のメモリ・アレイは、自己リフレッシュの機能性を維持するために３６ｍＡ電流を必要とし、２．３Ｖないし２．７Ｖの電圧範囲内で動作しよう。２．６Ｖの公称電圧は、キャッシュ１２６の標準的な動作モードを維持するために使用されよう。

この装置は、１００時間の期間に９．３６ワット時の電力（２．６^＊０．０３６^＊１００）を消費する。電圧が２．４Ｖに下がると、８．６４ワット時の電力は、等価な期間中に消費される（２．４^＊０．０３６^＊１００）。従って、全電力条件の７％の減少は、その期間中に２．６Ｖから２．４Ｖに供給電圧を減少することにより節約することができる。このような節約により、その期間中にリフレッシュ電力を供給する充電式バッテリ１４６の有効寿命を著しく増大することができる。

図５は、本発明の実施例による電圧調整装置１３４の論理制御回路の概略図である。多状態フィードバック制御要素１６０は、キャッシュ１２６への通路１３６の出力弾圧を調整するために通路１５４を介して制御ブロック１５２からトリガ信号を受信する。制御論理部１６０は、通路１６２を介するフィードバック電圧信号に応答して、通路１６４を介して電圧調整装置１３４に基準電圧を提供するものとして一般的に示される。

一実施例では、電圧調整装置１３４のような電圧調整装置は、通路１６４により提供されるような内部電圧基準、通路１３６のような通路に出力電位を設定するために通路１６２のような外部抵抗分割回路を使用している。その内部基準は、時には、操作しようと思っても容易に利用することはできないが、その場合には、抵抗分割回路を操作することが好ましい。

図６は、本発明の実施例により構成されたフィードバック制御要素１６０の概略図であり、抵抗分割回路は、電圧調整装置１３４からの電圧を変えるために操作される。トランジスタ１６６は、抵抗回路を変える場合に付加的な抵抗要素Ｒ１Ｂと並列に使用される。抵抗回路は、その外に抵抗要素Ｒ１ＡとＲ２を含んでいる。トランジスタ１６６は、通路１５４を介して制御ブロック１５２からトリガ信号を受信する。標準的な動作モードでは、トランジスタ１６６は、出力電圧の方程式が数学的に例えばｋ^＊（（Ｒ１Ａ＋Ｒ１Ｂ）／Ｒ２＋１）で表現することができるようにエネルギ通路の一部ではない。

この電圧方程式は、トリガ信号によりトランジスタ１６６が切り替えられて、トランジスタがエネルギ通路の一部となり、それによって抵抗要素Ｒ１Ｂを短絡するときにｋ^＊（Ｒ１Ａ／Ｒ２＋１）となる。図６により特徴付けられる実施例は、２つの電位のみを提供する。しかし、電圧調整装置１３４に２つ以上の出力電位を提供するために抵抗要素と並列な２つ以上のこれらのスイッチ構成を抵抗分割回路に加えることができる。２つ以上の出力電位が望まれたか否かに関わりなく、別の等価な実施例の多状態フィードバック制御要素は、抵抗分割回路の代わりにデジタル・ポテンショメータまたはデジタル・マージニング・デバイスを有することができる。

図７は、本発明の実施例に従って動作モードと状態リフレッシュ・モードとの間で交互に使用されるキャッシュ１２６のようなリフレッシュ負荷装置を備えた電子回路での電力消費を減少する方法２００のフローチャートである。この方法は、そうでない場合、決定ブロック２０４かまたは両決定ブロック２０６と２０８かが肯定的の場合、ブロック２０２における正常動作を遮断する。

決定ブロック２０４は、電池１４６による電力をバックアップするために電源１２８からの切り替えを検出したかどうかを確認する。ブロック２０４の決定が肯定的な場合、制御は、ブロック２１０に移り、そこで制御ブロック１５２は、電圧調整装置１３４からの供給電圧を減少するためにトリガ信号を送る。ブロック２０４の決定が否定的な場合、制御は、ブロック２０６に移る。

決定ブロック２０６は、動作モードからリフレッシュ・モードにキャッシュ１２６での切り替えを検出したか否かを確認する。ブロック２０６の決定が否定的な場合、制御は、ブロック２０２における正常動作に復帰する。しかし、それが肯定的な場合、制御はブロック２０８に移る。決定ブロック２０８は、リフレッシュ・モードでの所定の休止時間が満足されたかどうかを確認する。予め選択された閾値を越えるリフレッシュ・モードでの延長期間は、恐らく、キャッシュ１２６の低利用表示器となり、その間、キャッシュ１２６への電力を減少することは、好都合なこととなり得る。ブロック２０８の決定が否定的な場合、制御は、ブロック２０２における正常動作に戻る。しかし、それが肯定的な場合、制御は、ブロック２１０に移る。

キャッシュ１２６への供給電圧がブロック２１０で減少された後に、電源１２８またはキャッシュ１２６の動作モードへの復帰があるか否かについてブロック２１２で決定がなされる。ブロック２１２の決定が否定的な場合、その減少された供給電圧を維持するために制御は、ブロック２１０に留まる。しかし、それが肯定の場合、ブロック２１４で制御ブロック１５２からのトリガ信号によりもう一度キャッシュ１２６に対し増大した供給電圧を提供するように電圧調整装置１３４は切り替えられる。

図７の実施例は、図６に関して上に述べたフィードバック制御により提供することができるような二重出力電圧装置を想定している。しかし、上記のように、２つより多くのレベルに出力電圧を切り替えることは望ましい。例えば、２２０として示した、電圧を変える方法２００の一部は、図８の決定論的論理マトリックスで置換することができる。この方法によれば、最も低いレベルの電圧Ｖ_１は、キャッシュ１２６がバックアップ電力を供給され、リフレッシュ・モードにあるときに提供される。

中間電圧Ｖ_２は、主電力が利用されリフレッシュ・モードにあるときに提供される。動作電圧Ｖ_３は、電源に関係なく提供される。実施例では、これらの電圧は、Ｖ_１、Ｖ_２、Ｖ_３の場合、それぞれ２．４Ｖ、２．５Ｖ及び２．６Ｖに設定されている。中間電圧は、この場合はＶ_２であるが、リフレッシュ時間条件内の応答の場合にモード間での電圧遷移を円滑にして応答時間を更に広範囲にするに役立つ。

本発明の好適な実施例は、一般的には、リフレッシュ装置（例えば、１２６）を関連するバックアップ・エネルギ源（例えば、１４６）により自己リフレッシュ・モードに維持することができる時間中に電子回路の電力消費を減少する方法及び装置に関するものであるということが理解されるべきである。

一部の好適な実施例によれば、本方法は、選択された状態に装置を維持するために自己リフレッシュ・モードでリフレッシュ装置を動作させる（例えば、ステップ２０６）ことを含む。この方法は、リフレッシュ装置への供給電圧を決定論的に減少する場合に（例えば、ステップ２１０）、所定の休止時間が経過したか（例えば、ステップ２０８）またはバックアップ電池電源が動作可能となっているか（ステップ２０４）を評価することができる。

本方法は、交流から得た電源への復帰が生じたか、またはリフレッシュ装置の標準的な動作モードへの復帰が生じたか（例えば、ステップ２１２）を決定することが好ましい。復帰か生じていれば、リフレッシュ装置への供給電圧は、リセットされ（例えば、ステップ２１４）、制御は、正常動作に復帰する。

エネルギは、主電源（例えば、１２８）からリフレッシュ装置に供給することができる。バックアップまたは待受エネルギ源は、第１のエネルギ源により選択的に再充電されるバックアップ電池を有するものと特徴付けることが好ましい。リフレッシュ装置は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）として特徴付けることが好ましく、ＤＲＡＭは、データ記憶装置（例えば、１１０）とホスト装置（例えば、１０２）との間で転送されるデータを一時的に記憶するためにキャッシュ・メモリ装置として使用することが好ましい。

制御ブロック（例えば、１５２）は、リフレッシュ装置が自己リフレッシュ・モードにあるときを検出し、自己リフレッシュ・モードが連続していて電力がバックアップ電源により供給される限りリフレッシュ装置に対しては減少した供給電圧を維持する。

一好適な実施例では、自己リフレッシュ・メモリと、このメモリの利用に関する電力消費を減少する手段とを備えた分散データ記憶システムを想定している。この減少する手段は、自己リフレッシュ・メモリが動作モードにあるか、またはリフレッシュ・モードにあるかに対して、リフレッシュ・メモリに供給される電位を関連付けることを特徴とすることができる。この減少する手段は、１つのモードから他のモードへの遷移に関連して、電位を自動的に調整することを特徴とすることができる。この減少する手段は、電位を調整する手段を特徴とすることができる。この減少する手段は、電池電源を含む二重源電源のモードに関して電位を調整することを特徴とすることができる。

添付のクレームに関して、記載した「減少する手段」は、開示した制御ブロック１５２に少なくとも無制限に対応するものと理解されるべきである。記載した「調整する手段」は、開示した多状態電圧調整装置１３４に対し少なくとも無制限に対応するものと理解されるべきである。用語「リフレッシュ」は、電荷のレベルを所望の電荷レベルに維持するか、または所望の電荷レベルに対し選択された関係に維持するために電荷の追加を必要とする上記記載と一致するように明確にされるべきである。

本発明の種々の実施例の数多くの特徴及び利点が本発明の種々の実施例の構造及び機能の詳細と共に以上の記載で述べたが、この詳細な記載は、単に例示的であって、種々の変化は、詳細に、特に、本発明の主旨の範囲内における構造及び部品の配列の点で添付の請求項を表現する用語の広い一般的な意味により示される十分な程度までなし得るということが理解されるべきである。例えば、特定の要素は、本発明の主旨及び範囲から逸脱せずに特定の処理環境に依存して変化させてもよい。

更に、ここに記載した実施例は、分散データ記憶システムに関するものであるが、請求の主題は、そのように制限されたものではなく、種々の他の処理システムは、請求の発明の主旨及び範囲から逸脱せずに本発明の実施例を利用することができるということが当業者に理解されるべきである。

大量の記憶を利用する広域ネットワークとして特徴付けたコンピュータを基盤にしたシステムの最高級機能ブロック図である。 図１のデータ記憶アレイの内の選択したものの一般的なアーキテクチャを示す。 図２のコントローラの内の選択したものの機能的なブロック線図を提供する。 図３のコントローラのキャッシュ・メモリに対し主電力及びバックアップ電力を供給するために本発明の実施例に従って構成され動作される図２の電力モジュールの内の１つの関係部分を示す。 電圧調整装置の多状態フィードバック制御要素の略図である。 抵抗要素と並列なトランジスタを有する本発明の実施例に従って構成されたフィードバック制御部である。 本発明の実施例に従って電力消費を減少する方法を行うステップのフローチャートである。 キャッシュへの供給電圧を選択的に変える制御のための決定論的論理マトリックスの略図である。

Claims (20)

1. 動作モードと状態リフレッシュ・モードとの間で交互に使用されるリフレッシュ負荷装置を備えた電子回路の電力消費を減少する方法であって、前記モードのいずれが使用されているかに関してリフレッシュ負荷装置への供給電位を調整することを包含する前記方法。
2. 請求項１記載の方法であって、前記調整するステップは、動作モードが使用されるときに比較して状態リフレッシュ・モードが使用されるときに比較的減少した電位を供給することを特徴とする前記方法。
3. 請求項１記載の方法であって、前記調整するステップは、電圧調整装置のフィードバック制御要素に対しモード間でリフレッシュ負荷装置が遷移することに関連するトリガ信号を送ることを特徴とする前記方法。
4. 請求項２記載の方法であって、前記調整するステップは、供給電位に関連した二重電源装置のモードに関して供給電位を調整することを特徴とする前記方法。
5. 請求項４記載の方法であって、前記二重電源装置は、電池バックアップ電源を有し、前記調整するステップは、電力が電池バックアップ電源によりリフレッシュ負荷装置に供給されることに関連してリフレッシュ負荷装置で状態リフレッシュ・モードが連続的に使用される限り減少した供給電位を維持することを特徴とする前記方法。
6. 請求項１記載の方法であって、前記回路は、電池を含む二重電源装置を有し、前記調整するステップは、電池がリフレッシュ負荷装置に電力を供給する二重電源のモードに関し供給電位を減少することを特徴とする前記方法。
7. 自己リフレッシュ装置がリフレッシュ・モードにあるときに自己リフレッシュ装置への供給電位を調整する場合に、自己リフレッシュ装置のモードに応答する電圧調整装置を備えた回路。
8. 請求項７記載の回路であって、前記電圧調整装置は、電圧調整装置からの出力電圧を決定する多状態フィードバック制御要素を有する前記回路。
9. 請求項８記載の回路であって、前記多状態フィードバック制御要素は、抵抗要素と並列なトランジスタを有する前記回路。
10. 請求項８記載の回路であって、前記多状態フィードバック制御要素は、デジタル・ポテンショメータを有する前記回路。
11. 請求項８記載の回路であって、前記多状態フィードバック制御要素は、デジタル・マージング装置を有する前記回路。
12. 請求項７記載の回路であって、前記自己リフレッシュ装置が動作モードにあるときと比較して、自己リフレッシュ装置が代わりにフレッシュ・モードにあるときには比較的減少した供給電位を提供するように構成された前記回路。
13. 請求項１２記載の回路であって、二重源電源を有し、前記電圧調整装置は、更に自己リフレッシュ装置への供給電位を調整する場合に二重源電源のモードに応答する前記回路。
14. 請求項１３記載の回路であって、前記二重源電源は、電池電源を有し、前記回路は、電力が電池電源により供給されることに関連してリフレッシュ・モードが連続的に使用される限り減少された供給電位を維持するように構成されている前記回路。
15. 請求項１４記載の回路であって、分散データ記憶システムのメモリ内にある前記回路。
16. データ記憶システムであって、
    自己リフレッシュ・メモリと、
    前記メモリの利用に関しデータ記憶システムによる電力消費を減少する手段とを備えたデータ記憶システム。
17. 請求項１６記載のシステムであって、前記減少する手段は、前記メモリが動作モードにあるかリフレッシュ・モードにあるかに前記メモリに供給される電位を関連付けることを特徴とする前記システム。
18. 請求項１７記載のシステムであって、前記減少する手段は、１つのモードから他のモードへの遷移に関し電位を自動的に調整することを特徴とする前記システム。
19. 請求項１８記載のシステムであって、前記減少する手段は、電位を調整する手段であることを特徴とする前記システム。
20. 請求項１６記載のシステムであって、前記減少する手段は、電池電源を有する二重源電源のモードに関し、前記メモリに供給される電位を調整することを特徴とする前記システム。

Images