JP2006238655A - 突入電流防止回路 - Google Patents

Abstract

【課題】導通ＦＥＴのソースに印加される電源電圧が短時間に変動を繰り返したときに再突入電流が流れるのを防止する突入電流防止回路を実現する。
【解決手段】前記直流電源端子に直流電圧が印加されていないときに、前記第１の時定数を低下させる第１の時定数低下回路を備え、前記直流電源端子に直流電圧が印加されていないときに、前記第１の時定数回路の放電を促進する。
【選択図】図１

Description

本発明は、直流電源から負荷に対して電源電圧を印加するときに、電源ラインに突入電流が流れることを防止する突入電流防止回路に関する。

直流電源から供給される電源電圧（直流電圧）で駆動する機器（負荷）は、負荷変動に対する電源電圧の安定化を図るための平滑コンデンサが、電源ラインに並列に接続されている。一方、このような平滑コンデンサは、直流電源から電源電圧が印加されると、電荷の充電を完了するまでに、直流電源から平滑コンデンサの間（これを、「電源ライン」と呼ぶ）に過渡的な電流（これを、「突入電流」と呼ぶ）を流してしまう。

このような突入電流は、定常的な電流よりも大きい電流であり、直流電源の動作に支障を与えてしまうため好ましくない。そこで、従来から、直流電源で駆動する機器では、前述したような突入電流が流れることを防止する突入電流防止回路が用いられている。以下、従来の突入電流防止回路について、図３を用いて説明する。

図３に示す突入電流防止回路は、直流電源と負荷の間（電源ライン）に導通素子である導通ＦＥＴを接続し、導通ＦＥＴのゲートソース間及びゲートドレイン間に抵抗成分と容量成分により決定される時定数τ１及びτ２に応じて充電する第１及び第２の充電回路と、を備える構成である。

導通ＦＥＴは、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、直流電源に接続されるソース（直流電源端子）と、負荷に接続されるドレイン（負荷端子）と、ゲート（制御端子）と、を有し、ゲートソース間電圧に応じた抵抗値でソースとドレインとの間を導通する。

第１の充電回路は、導通ＦＥＴのゲートソース間に接続され、充電素子であるコンデンサＣ１を有し、後述する抵抗Ｒ１を含む抵抗成分と、コンデンサＣ１を含む容量成分と、により決定される第１の時定数τ１に応じて電荷を充電する。また、第２の充電回路は、導通ＦＥＴのゲートドレイン間に接続され、充電素子であるコンデンサＣ２を有し、後述する導通ＦＥＴの内部抵抗（及び抵抗Ｒ３）を含む抵抗成分と、コンデンサＣ２を含む容量成分と、から決定される第２の時定数τ２に応じて電荷を充電する。

抵抗Ｒ１及び抵抗Ｒ２は、導通ＦＥＴのソースとＧＮＤ間に直流電源から電源電圧が印加されたときに、各々の抵抗値に応じて電源電圧を分圧し、分圧した電圧を導通ＦＥＴのゲートソース間に印加する。また、抵抗Ｒ３は、第２の充電回路の時定数τ２を調整するための抵抗である。平滑コンデンサＣ３は電源ラインに並列に接続され、電源ラインの電圧を平滑化する。次に、従来の突入電流防止回路の動作について詳細に説明する。

導通ＦＥＴのソースとＧＮＤの間に直流電源からの電源電圧（負の直流電圧）が印加されると、導通ＦＥＴのソースとＧＮＤとの間に直列接続された抵抗Ｒ１及び抵抗Ｒ２に電源電圧が印加される。抵抗Ｒ１には、コンデンサＣ１が並列に接続されているため、抵抗Ｒ１の両端には、コンデンサＣ１の充電に応じた電圧（両端電圧）が印加される。コンデンサＣ１は、抵抗Ｒ１を含む抵抗成分と、コンデンサＣ１を含む容量成分と、により決定される時定数τ１に応じて徐々に電荷を充電する。これにより、抵抗Ｒ１に印加される両端電圧（電位差）は、電源電圧を抵抗Ｒ２との分圧比に応じて分圧した電圧になるまで、徐々に上昇する。

抵抗Ｒ１は、導通ＦＥＴのゲートソース間に接続されているため、抵抗Ｒ１の両端電圧（電位差）が徐々に上昇することにより、導通ＦＥＴのゲートソース間電圧（電位差）が徐々に上昇する。そして、導通ＦＥＴのゲートソース間電圧が徐々に上昇して導通ＦＥＴのしきい値電圧を越えると、導通ＦＥＴのドレインソース間が導通する。ドレインソース間が導通した導通ＦＥＴは、ゲートソース間電圧の上昇に伴い導通ＦＥＴの内部抵抗が徐々に低下する。

導通ＦＥＴが導通することにより、抵抗Ｒ１と、コンデンサＣ２及び導通ＦＥＴの内部抵抗（及び抵抗Ｒ３）と、が接続される。また、導通ＦＥＴが導通されることにより、直流電源端子と負荷端子が内部抵抗を介して接続される。これにより、コンデンサＣ２及び導通ＦＥＴの内部抵抗（及び抵抗Ｒ３）に、コンデンサＣ１に充電されている電圧が印加される。すなわち、コンデンサＣ１を、（充電された電圧を発生する）電源とみなすと、この電源（コンデンサＣ１）に、コンデンサＣ２及び導通ＦＥＴの内部抵抗（及び抵抗Ｒ３）から構成される積分回路が接続されたことと等価となる（すなわち、第２の充電回路は、コンデンサＣ２及び導通ＦＥＴの内部抵抗を含む積分回路である）。

従って、コンデンサＣ２と導通ＦＥＴの内部抵抗の接続点である導通ＦＥＴのドレイン電圧は、この積分回路である第２の充電回路の時定数τ２に応じて徐々に導通ＦＥＴのソース電圧に収束していく。このとき、コンデンサＣ２は、抵抗Ｒ１に印加されている両端電圧と同じ両端電圧になるまで、導通ＦＥＴの内部抵抗（及び抵抗Ｒ３）を含む抵抗成分と、コンデンサＣ２を含む容量成分と、により決定される第２の時定数τ２に応じて徐々に電荷を充電する。

これにより、コンデンサＣ２が接続された導通ＦＥＴのゲートドレイン間電圧（電位差）が徐々に上昇する。コンデンサＣ２が電荷を充電することにより、コンデンサＣ２の一方の端子（抵抗Ｒ３が接続された端子）は、導通ＦＥＴのゲート電圧と同じ電圧になるよう徐々に収束し、他方の端子（導通ＦＥＴのソースに接続された端子）が、導通ＦＥＴのソース電圧（すなわち電源電圧）と同じ電圧になるよう徐々に収束する。これにより、平滑コンデンサＣ３に印加される電圧が徐々に電源電圧に収束するよう電圧が印加される。

そして、導通ＦＥＴの内部抵抗は、導通ＦＥＴのゲートソース間電圧（電位差）の上昇に伴い減少し（これに伴い導通ＦＥＴの内部抵抗も低下するため、時定数τ２も減少し）、コンデンサＣ３の充電が完了し、負荷へ電源電圧が供給されているときに最も小さく（略ゼロオームに）なる。このように、従来の突入電流防止回路では、直流電源から負荷へ電源電圧を投入するときに、平滑コンデンサＣ３に印加する電圧を徐々に電源電圧に収束させることにより、平滑コンデンサＣ３への電荷の充電を徐々に行い、電源ラインに突入電流が流れることを防止している。

しかしながら、従来の突入電流防止回路には、導通ＦＥＴのソースに印加される電源電圧が短時間に変動を繰り返したときには、電源ラインに突入電流が流れるのを防止することが難しくなるという課題がある。これについて、以下に詳細に説明する。

従来の突入電流防止回路では、導通ＦＥＴのソースへの電源電圧の印加がなくなると、各々の充電回路のコンデンサが放電を開始する。そして、各々のコンデンサが放電しきった（初期化された）のちに、再度、導通ＦＥＴのソースに電源電圧を印加すると、突入電流防止回路は、導通ＦＥＴのソースに印加された電源電圧を、導通ＦＥＴのドレインに徐々に印加することにより、平滑コンデンサに突入電流が流れるのを防止することができる。

ところが、前述したような時定数τ１及びτ２は、各々の充電回路のコンデンサが徐々に充電されるように設定されているため、各々のコンデンサは、充電時と同様に徐々にしか放電できない。各々のコンデンサが放電しきれていない状態で（導通ＦＥＴが導通されたままで）、再度、導通ＦＥＴのソースに電源電圧を印加してしまうと、導通ＦＥＴの内部抵抗が低下しているため時定数τ２が小さく、放電により電圧が降下しているコンデンサＣ３が、導通ＦＥＴのソースに印加された電源電圧との電位差を埋めるよう急激な充電をしてしまい、電源ラインに突入電流（再突入電流）を流してしまう。

本発明の目的は、以上の課題を解決することにあり、具体的には、導通ＦＥＴのソースに印加される電源電圧が短時間に変動を繰り返したときに再突入電流が流れるのを防止する突入電流防止回路を実現することにある。

本発明は、直流電源に接続される直流電源端子と、負荷に接続される負荷端子と、制御端子と、を有し、前記制御端子に印加される電圧に応じた抵抗値で直流電源端子と負荷端子との間を導通する導通素子と、前記直流電源端子と制御端子との間に接続され、直流電源端子に直流電圧が印加されたときに、前記直流電圧に応じた電圧を抵抗成分と容量成分により決定される第１の時定数で容量成分に充電しつつ制御端子に印加する第１の充電回路と、前記制御端子と負荷端子との間に接続され、前記導通素子が導通した後に、前記第１の充電回路に充電された電圧に応じた電圧を抵抗成分と容量成分により決定される第２の時定数で容量成分に充電しつつ負荷端子に印加する第２の充電回路と、を備え、前記直流電源端子に直流電圧が印加されたときに、前記負荷端子に直流電源から供給された直流電圧を徐々に印加することにより、前記負荷端子に並列接続された平滑コンデンサに突入電流が流れるのを防止する突入電流防止回路であって、前記直流電源端子に直流電圧が印加されていないときに、前記第１の時定数を低下させて前記第１の充電回路の容量成分に充電された電圧の放電を促進させ、制御端子に印加される電圧の初期化を早める第１の放電回路を備えることを特徴とする。

また、前記第１の充電回路は、第１のコンデンサを有し、前記第１の放電回路は、前記第１のコンデンサにスイッチを介して並列に接続される第１の放電抵抗を有し、前記直流電源端子に直流電圧が印加されていないときに前記スイッチをオンすることが望ましい。

また、前記直流電源端子に直流電圧が印加されていないときに、前記第２の時定数を低下させて前記第２の充電回路の容量成分に充電された電圧の放電を促進させ、負荷端子に印加される電圧の初期化を早める第２の放電回路を備えることが望ましい。

また、前記第２の充電回路は、第２のコンデンサを有し、前記第２の放電回路は、前記第２のコンデンサに並列にスイッチを介して接続される第２の放電抵抗を有し、前記直流電源端子に直流電圧が印加されていないとき前記スイッチをオンすることが望ましい。

本発明によれば、導通ＦＥＴのソースに印加される電源電圧が短時間に変動を繰り返したときに再突入電流が流れるのを防止する突入電流防止回路を実現することができる。

以下、本実施形態に係る突入電流防止回路について、図面を用いて詳細に説明する。図１は、本発明の第１の実施形態に係る突入電流防止回路の構成を表す回路図である。また、図２は、本発明の第２の実施形態に係る突入電流防止回路の構成を表す回路図である。

なお、本実施形態で説明する突入電流防止回路は、通信回線毎の複数の通信ユニットと、コネクタを介して電源ラインを共有し、通信装置本体が動作している状態で通信ユニットの挿抜をすることにより、通信回線の増設や保守等をすることができる電話交換機等の通信装置、又は、それに収容される通信ユニットに搭載されているものとする。まず、本発明の第１の実施形態に係る突入電流防止回路について図１を用いて詳細に説明する。なお、図３に示した従来回路と同様の構成には同一の符号を付し、説明を省略する。

「第１の実施形態」
図１に示す突入電流防止回路は、導通ＦＥＴのソースに電源電圧が印加されていないときに、第１の時定数τ１を低下させ、コンデンサＣ１の放電を促進するための第１の放電回路と、導通ＦＥＴのソースに印加された電源電圧を検出するための電圧検出回路と、を新たに備えている。

第１の放電回路は、コンデンサＣ１と並列に接続され、電圧検出回路で電源電圧を検出したときにオンになるスイッチＳＷ１と、コンデンサＣ１に充電された電荷を放電するための放電抵抗Ｒ４と、が直列に接続されることにより構成されている。なお、抵抗Ｒ４の抵抗値は、スイッチＳＷ１がオンしたときに第１の充電回路の時定数τ１を低下させ、コンデンサＣ１に充電された電荷の放電を促進させるよう、抵抗Ｒ１よりも小さい値（Ｒ１＞＞Ｒ４）に設定されている。

電圧検出回路は、導通ＦＥＴのソース側に接続され、導通ＦＥＴのソースに印加された電源電圧を検出する。この電源検出回路は、直列接続された抵抗Ｒ６とリレーＫ１から構成されている。抵抗Ｒ６は、電源電圧が印加されたときに電流を流すための抵抗である。また、リレーＫ１は、抵抗Ｒ６に電流が流れたときに、リレーＫ１の接点であるスイッチＳＷ１をオフにし、電流が流れていないときに、スイッチＳＷ１をオンにするリレーである。

これにより、本発明の第１の実施形態に係る突入電流防止回路は、導通ＦＥＴのソースに電源電圧が印加されていないときに、コンデンサＣ１に充電された電荷を即座に放電させ、導通ＦＥＴのゲートソース間電圧を初期化（ゼロボルトにする）を素早くすることができる。次に、第１の実施形態に係る突入電流防止回路の動作について、詳細に説明する。

直流電源から導通ＦＥＴのソースに電源電圧が印加されると、電圧検出回路は、導通ＦＥＴのソースに電源電圧が印加されていることを検出してスイッチＳＷ１をオフにする。このとき、第１の実施形態に係る突入電流防止回路は、第１及び第２の充電回路が従来の突入電流防止回路と同様に、第１及び第２の時定数τ１及びτ２に応じて電荷の充電を徐々にすることにより、電源ラインに突入電流が流れるのを防止することができる。

次に、直流電源から導通ＦＥＴのソースに電源電圧が印加されなくなると、電圧検出回路は、導通ＦＥＴのソースに電源電圧が印加されていないことを検出し、スイッチＳＷ１をオンにする。前述したように放電抵抗Ｒ４は、スイッチＳＷ１がオンしたときに、第１の時定数τ１が低下するような値に設定されている。このため、コンデンサＣ１は、充電したときよりも電荷を早く放電をすることができる。

コンデンサＣ１に充電された電荷が早く放電されることにより、導通ＦＥＴのゲートソース間電圧が早く低下する。導通ＦＥＴは、ゲートソース間電圧が早く低下することにより、ドレインソース間の内部抵抗が早く上昇し、ゲートソース間電圧がしきい値以下になると導通しなくなる。

このように導通ＦＥＴのドレインソース間が導通していない状態で、再度、導通ＦＥＴのソースに電源電圧を印加しても、導通ＦＥＴの内部抵抗が十分に大きいため、従来の突入電流防止回路のように、平滑コンデンサＣ３が、導通ＦＥＴのソースに印加された電源電圧との電位差を埋めるよう急激な充電をすることはない。従って、本発明の第１の実施形態に係る突入電流防止回路は、導通ＦＥＴのソースに印加される電源電圧が短時間に変動を繰り返したときに再突入電流が流れるのを防止することができる。

「第２の実施形態」
第１の実施形態で説明した突入電流防止回路を、さらに改善したのが図２に示す突入電流防止回路である。第１の実施形態で説明した突入電流防止回路は、コンデンサＣ２については、従来と同じく充電時と放電時の時定数が同じであるため、コンデンサＣ２に充電された電荷は徐々にしか放電されない。そこで、第２の実施形態に示す突入電流防止回路は、導通ＦＥＴのソースに電源電圧が印加されていないときに、第２の時定数τ２を低下させ、コンデンサＣ２に充電された電荷の放電を促進することにより、突入電流防止回路の初期化をより早める構成とした。本発明の第２の実施形態に係る突入電流防止回路について、図２を用いて以下に詳細に説明する。

図２に示す突入電流防止回路は、新たに、導通ＦＥＴのソースに電源電圧が印加されていないときの第２の時定数τ２を低下させるための第２の放電回路を備えている。第２の放電回路は、コンデンサＣ２と並列に接続され、電圧検出回路で電源電圧を検出したときにオンになるスイッチＳＷ２と、コンデンサＣ２に充電された電荷を放電するための放電抵抗Ｒ５と、が直列に接続されることにより構成されている。なお、抵抗Ｒ５の抵抗値は、任意の設計事項であり、スイッチＳＷ２がオンしたときに第２の充電回路の時定数τ２を低下させ、コンデンサＣ２に充電された電荷の放電を促進させる値に設定されている。

これにより、本発明の第２の実施形態に係る突入電流防止回路は、導通ＦＥＴのソースに電源電圧が印加されていないときに、コンデンサＣ２に充電された電荷を早く放電させ、突入電流防止回路の初期化をより早くすることができる。次に、第２の実施形態に係る突入電流防止回路の動作について説明する。

直流電源から導通ＦＥＴのソースに電源電圧が印加されると、電圧検出回路が導通ＦＥＴのソースに電源電圧が印加されていることを検出し、スイッチＳＷ２（及びスイッチＳＷ１）がオフになる。このとき、第２の実施形態に係る突入電流防止回路は、第１及び第２の充電回路が従来の突入電流防止回路と同様に、第１及び第２の時定数τ１及びτ２に応じて電荷の充電を徐々にすることにより、電源ラインに突入電流が流れるのを防止する。

直流電源から導通ＦＥＴのソースに電源電圧が印加されなくなると、電圧検出回路が導通ＦＥＴのソースに電源電圧が印加されていないことを検出し、スイッチＳＷ２（及びスイッチＳＷ１）がオンになる。前述したように放電抵抗Ｒ５は、スイッチＳＷ２がオンしたときに、第２の時定数τ２が低下するような値に設定されている。このため、コンデンサＣ２は、充電したときよりも電荷を早く放電することができる。

これにより、第２の放電回路は、コンデンサＣ２に充電された電荷を早く放電させ、突入電流防止回路の初期化を早めることができる。従って、本発明の第２の実施形態に係る突入電流防止回路は、導通ＦＥＴのソースに印加される電源電圧が短時間に変動を繰り返したときに再突入電流が流れるのを防止することができる。

以上説明したように、本実施形態に係る突入電流防止回路は、導通ＦＥＴのソースに電源電圧が印加されていないときに第１の時定数τ１を低下させてコンデンサＣ１に充電された電荷の放電を促進する第１の放電回路と、第２の時定数τ２を低下させてコンデンサＣ２に充電された電荷の放電を促進する第２の放電回路と、を備えることにより、突入電流防止回路の初期化を早め、導通ＦＥＴのソースに印加される電源電圧が短時間に変動を繰り返したときに再突入電流が流れることを防止することができる。

なお、本実施形態では、電話交換機等の通信装置、又は、それに収容される通信ユニットに搭載される突入電流防止回路について説明したが、本発明の趣旨はそれに限定されるものではないことは言うまでも無い。また、本実施形態では、時定数の切り替えにリレーを使っているが、切り替え手段はリレーに限定されるものではなく、半導体スイッチであっても良い。Ｋ１と直列に外部スイッチＳＷを設けることにより、外部スイッチＳＷからリモートＯＮ／ＯＦＦさせる機能を加える事も出来る。突入電流を防止することによって導通ＦＥＴにかかるストレスが小さくなり突入電流防止回路の信頼性も向上する。さらに、システム全体においても電圧の安定化、電流容量の低減という点で、信頼性が向上する。

本発明の第１の実施形態に係る突入電流防止回路を示す回路図である。 本発明の第２の実施形態に係る突入電流防止回路を示す回路図である。 従来の突入電流防止回路を示す回路図である。

符号の説明

Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ 抵抗、Ｃ１，Ｃ２，Ｃ３ コンデンサ、ＦＥＴ 導通ＦＥＴ、Ｋ１ リレー。

Claims (4)

1. 直流電源に接続される直流電源端子と、負荷に接続される負荷端子と、制御端子と、を有し、前記制御端子に印加される電圧に応じた抵抗値で直流電源端子と負荷端子との間を導通する導通素子と、
   前記直流電源端子と制御端子との間に接続され、直流電源端子に直流電圧が印加されたときに、前記直流電圧に応じた電圧を抵抗成分と容量成分により決定される第１の時定数で容量成分に充電しつつ制御端子に印加する第１の充電回路と、
   前記制御端子と負荷端子との間に接続され、前記導通素子が導通した後に、前記第１の充電回路に充電された電圧に応じた電圧を抵抗成分と容量成分により決定される第２の時定数で容量成分に充電しつつ負荷端子に印加する第２の充電回路と、
   を備え、
   前記直流電源端子に直流電圧が印加されたときに、前記負荷端子に直流電源から供給された直流電圧を徐々に印加することにより、前記負荷端子に並列接続された平滑コンデンサに突入電流が流れるのを防止する突入電流防止回路であって、
   前記直流電源端子に直流電圧が印加されていないときに、前記第１の時定数を低下させて前記第１の充電回路の容量成分に充電された電圧の放電を促進させ、制御端子に印加される電圧の初期化を早める第１の放電回路を備えることを特徴とする突入電流防止回路。
2. 請求項１に記載の突入電流防止回路であって、
   前記第１の充電回路は、第１のコンデンサを有し、
   前記第１の放電回路は、前記第１のコンデンサにスイッチを介して並列に接続される第１の放電抵抗を有し、前記直流電源端子に直流電圧が印加されていないときに前記スイッチをオンすることを特徴とする突入電流防止回路。
3. 請求項１又は２に記載の突入電流防止回路であって、
   前記直流電源端子に直流電圧が印加されていないときに、前記第２の時定数を低下させて前記第２の充電回路の容量成分に充電された電圧の放電を促進させ、負荷端子に印加される電圧の初期化を早める第２の放電回路を備えることを特徴とする突入電流防止回路。
4. 請求項３に記載の突入電流防止回路であって、
   前記第２の充電回路は、第２のコンデンサを有し、
   前記第２の放電回路は、前記第２のコンデンサに並列にスイッチを介して接続される第２の放電抵抗を有し、前記直流電源端子に直流電圧が印加されていないとき前記スイッチをオンすることを特徴とする突入電流防止回路。

Images