JP2006238285A - ミューティング回路 - Google Patents

ミューティング回路 Download PDF

Info

Publication number
JP2006238285A
JP2006238285A JP2005052849A JP2005052849A JP2006238285A JP 2006238285 A JP2006238285 A JP 2006238285A JP 2005052849 A JP2005052849 A JP 2005052849A JP 2005052849 A JP2005052849 A JP 2005052849A JP 2006238285 A JP2006238285 A JP 2006238285A
Authority
JP
Japan
Prior art keywords
muting
transistor
terminal
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005052849A
Other languages
English (en)
Other versions
JP4622582B2 (ja
Inventor
Yasunobu Kakumoto
靖伸 角本
Keiichi Fujii
圭一 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005052849A priority Critical patent/JP4622582B2/ja
Publication of JP2006238285A publication Critical patent/JP2006238285A/ja
Application granted granted Critical
Publication of JP4622582B2 publication Critical patent/JP4622582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】半導体集積回路内部にミューティングトランジスタを内蔵する際、非ミューティング状態時にリーク電流による出力信号の歪悪化を低減することを目的とする。
【解決手段】ミューティングトランジスタにマイナスの信号が入力された場合にミューティングトランジスタのベースに供給する電流を抑える素子を備える。それにより、ミューティングトランジスタ端子にマイナス信号が入力された場合であっても、ミューティングトランジスタのベースへ供給する電流を抑え、出力信号の歪悪化を抑える。
【選択図】図1

Description

本発明は、ミューティングトランジスタに関し、特に、半導体集積回路内部にミューティングトランジスタを内蔵する際の、非ミューティング状態時のリーク電流による出力信号の歪悪化を低減し、ミューティング状態切り換え時のボツ音を抑えることができるミューティング回路に関する。
ライン出力、ヘッドホン出力を有するAV機器においてミューティング状態(出力を一定のDC値に固定した状態)/非ミューティング状態切り換え時のボツ音対策のためにミューティングトランジスタを用いることがある。そのミューティングトランジスタを半導体集積回路内部に取り込む場合、非ミューティング状態時にミューティングトランジスタがリークすると出力信号の歪が悪化するという短所を有している。
以下、従来のミューティング回路について説明する。図2は、従来のミューティング回路の概略構成を示す回路図である。
図2において、1、2はミューティングトランジスタ、3、4はミューティングトランジスタ1および2のベースに電流を供給するトランジスタ、5、6はカレントミラーを構成するトランジスタ、11〜14は抵抗、15はミューティング状態/非ミューティング状態の切り換えを行うためのスイッチ、16はトランジスタ5及び6で構成されたカレントミラーに接続された電流源、21は出力端子23に一端を接続して他端をミューティングトランジスタ端子24に接続した容量、22は音声増幅用のアンプ、である。
次に、従来のミューティング回路の動作について説明する。
ミューティング状態時はスイッチ15がOFFし、電流源16によるIMUTEは流れない。そして、トランジスタ3のベースが抵抗14によりプルダウンされ、トランジスタ3がONする。トランジスタ3がONするとトランジスタ4のベース電流が供給され、トランジスタ4がONする。その結果、ミューティングトランジスタを構成するトランジスタ1及び2のベースに電流が供給され、トランジスタ1及び2がONする。トランジスタ1及び2がONすることで、出力端子23に一端が接続された容量21の他端が、ミューティングトランジスタ端子24を介して、接地される。それにより、ミューティング状態切り換え時に発生する内部回路の変動によるアンプ22の出力における変動を抑える。
非ミューティング状態時はスイッチ15がONし、電流源16によるIMUTEが流れ、抵抗14に電流が流れることによりトランジスタ3のベース電圧が上がり、トランジスタ3はOFFする。そのため、トランジスタ4のベース電流が供給されず、トランジスタ4もONしない。ベース電流が供給されないトランジスタ1及び2はONせず、これにより、ミューティングトランジスタ端子24は高インピーダンスとなり、出力端子23からの出力信号への影響はなくなる。
このように、ミューティング状態切り換え時のボツ音を抑えることができ、非ミューティング状態時はミューティングトランジスタ端子24を高インピーダンスにすることにより出力信号に影響しないミューティング回路を実現することができる。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平1−316037号公報
しかしながら、図2のミューティング回路では、非ミューティング状態時のミューティングトランジスタ端子24にはGND基準の信号が入力されることになる。半導体集積回路の基板電位は通常GNDに設定されるため半導体集積回路にマイナス電位が入力されると寄生素子の発生により電流が流れることがあり、仮にトランジスタ3、トランジスタ4がリークしてしまうとトランジスタ1、トランジスタ2のベースに電流を供給するためにトランジスタ1、トランジスタ2がONし出力信号の歪が悪化するという短所を有していた。
上記問題点に鑑み、本発明は、ミューティング状態切り換え時のボツ音を抑え、非ミューティング状態時にミューティングトランジスタ端子24にマイナスの信号が入力された場合でもミューティングトランジスタのベースへ供給する電流を抑え、出力信号の歪悪化を抑えることができるミューティング回路の実現を目的とする。
上記目的を達成するために、本発明の特徴は、ミューティングトランジスタ端子と、ミューティングトランジスタ端子及び接地電源のそれぞれに接続したミューティングトランジスタと、ミューティングトランジスタのベースに供給する電流のON/OFFの切り換えにより、ミューティングトランジスタ端子の接地状態/高インピーダンス状態の切り換えを行う回路と、ミューティングトランジスタ端子が高インピーダンス状態時に、ミューティングトランジスタ端子から入力されるマイナス信号による前記切り換え回路内でのリーク電流の発生を抑制する素子とを備えるミューティング回路であることである。
ここで、「ミューティングトランジスタ端子の接地状態/高インピーダンス状態の切り換えを行う回路(切り換え回路)」は、ミューティングトランジスタ端子と接地電源とを接続するミューティングトランジスタのON/OFFを制御するものである。ミューティングトランジスタがONの時には、ミューティングトランジスタ端子はミューティングトランジスタを介して接地される。一方、OFFの時には、ミューティングトランジスタ端子は接地されず、高インピーダンス状態となる。なお、ミューティングトランジスタ端子が接地状態の時にミューティング回路はミューティング状態となり、ミューティングトランジスタ端子が高インピーダンス状態の時にミューティング回路は非ミューティング状態となる。
本発明の特徴によれば、ミューティングトランジスタ端子が高インピーダンス状態、すなわち、ミューティング回路が非ミューティング状態の時に、ミューティングトランジスタ端子からマイナス信号が入力された場合、切り換え回路内でのリーク電流の発生を抑えることができる。このため、マイナス信号が入力された場合であっても、切り換え回路内で発生するリーク電流によって、ミューティングトランジスタが誤ってONしてしまうことが無くなる。それにより、非ミューティング状態時に出力信号の歪悪化を抑えることができる。
したがって、本発明の特徴によれば、高性能のミューティング回路を実現することができる。
本発明に係るミューティング回路によれば、ミューティング状態切り換え時のボツ音を抑えることができる。
また、本発明によれば、非ミューティング状態時にミューティングトランジスタ端子にマイナスの信号が入力された場合でもミューティングトランジスタのベースへ供給する電流を抑え出力信号の歪悪化を抑えることができる。
以下、本発明の実施の形態に係るミューティング回路について図面を参照しながら説明する。
図1は、本発明の実施の形態における半導体集積回路に内蔵されたミューティング回路の概略構成を示す回路図である。従来の図2と同一の部分には同一の符号が付してある。
図1において、1、2はミューティングトランジスタ、3、4はミューティングトランジスタ1および2のベースに電流を供給するトランジスタ、5、6はカレントミラーを構成するトランジスタ、11〜14は抵抗、15はミューティング状態/非ミューティング状態の切り換えを行うためのスイッチ、16はトランジスタ5及び6で構成されたカレントミラーに接続された電流源、21は出力端子23に一端を接続して他端をミューティングトランジスタ端子24に接続した容量、22は音声増幅用のアンプ、である。そして、本発明の実施の形態ではさらに、ダイオード7と抵抗8とから構成されるリーク電流抑制素子9を備える。
次に、本発明の実施の形態に係るミューティング回路の動作について説明する。
ミューティング状態時はスイッチ15がOFFし、電流源16によるIMUTEは流れない。トランジスタ3のベースが抵抗14によりプルダウンされるためトランジスタ3がONする。トランジスタ3がONするとトランジスタ4のベース電流が供給され、トランジスタ4がONする。その結果、ミューティングトランジスタを構成するトランジスタ1及び2のベースに電流が供給され、トランジスタ1及び2がONする。トランジスタ1及び2がONすることで、出力端子23に一端が接続された容量21の他端が、ミューティングトランジスタ端子24を介して、接地される。それにより、ミューティング状態切り換え時に発生する内部回路の変動によるアンプ22の出力における変動を抑える。
非ミューティング状態時はスイッチ15がONし、電流源16によるIMUTEが流れ、抵抗14に電流が流れることによりトランジスタ3のベース電圧が上がり、トランジスタ3はOFFする。そのため、トランジスタ4のベース電流が供給されず、トランジスタ4もONしない。ベース電流が供給されないトランジスタ1及び2はONせず、これにより、ミューティングトランジスタ端子24は高インピーダンスとなり、出力端子23からの出力信号への影響はなくなる。
次に、非ミューティング状態時に、ミューティングトランジスタ端子24にマイナスの信号が入力された時の動作について説明する。
図1のミューティングトランジスタ端子24にマイナスの信号が入力されると、半導体集積回路のレイアウトによっては、トランジスタ3、4にベース電流が供給されてしまう場合がある。この場合、トランジスタ3、4にはリーク電流が生じ、ミューティングトランジスタ1、2がONしてしまう。ミューティングトランジスタ1、2がONすることで、容量21の他端がミューティングトランジスタ端子24、ミューティングトランジスタ1、2を介して接地される。その結果、出力端子23から出力される出力信号の歪悪化を招くことになる。
そこで、本発明の実施の形態に係るミューティング回路は、図1に示すように、トランジスタ3、4が誤ってONし、リーク電流を生成してしまうことを防止することができるリーク電流抑制素子9を設けるものである。ここでは、リーク電流抑制素子9は、ダイオード7及び抵抗8から構成されている。
トランジスタ3のベースに電流が供給され、誤ってONした時には、リーク電流抑制素子9がトランジスタ3からのリーク電流を排出することで、トランジスタ4がONしてしまうことを防止する。さらに、トランジスタ4自体のベースに電流が供給された場合であっても、リーク電流抑制素子9がその電流を排出し、トランジスタ4がONすることを防止する。
このように、リーク電流抑制素子9の設置によりトランジスタ4がONすることを防止することで、ミューティングトランジスタ1、2がONすることを防止する。したがって、非ミューティング状態時にミューティングトランジスタ端子24にマイナスの信号が入力された場合であっても、ミューティングトランジスタ1、2がONすることはなく、それにより、出力信号の歪悪化を抑えることができる。
本実施の形態では、リーク電流抑制素子9をダイオード7及び抵抗8で構成しているが、本発明はこれに限るものではない。トランジスタ4のベースに供給される電流を回路外部に排出でき、逆方向に電流が流れ込むことがないような整流特性を有する素子であればよい。なお、抵抗8はダイオード7に流れる電流の制限をかけるために設けられたものである。
本発明の実施の形態によれば、非ミューティング状態時は高インピーダンスにすることにより出力信号に影響することがなく、ミューティング状態切り換え時のボツ音を抑えることができ、非ミューティング状態時にミューティングトランジスタ端子24にマイナスの信号が入力された場合のリークによる出力信号の歪悪化を抑えることができる。
以上説明したように、本発明はライン出力、ヘッドホン出力を有するAV機器においてミューティングトランジスタを半導体集積回路内部に内蔵するのに有用である。
本発明の実施の形態におけるミューティング回路の概略構成を示す回路図 従来のミューティング回路の概略構成を示す回路図
符号の説明
1、2、3、4、5、6 トランジスタ
7 ダイオード
8、11、12、13、14 抵抗
9 リーク電流抑制素子
15 スイッチ
16 電流源
21 容量
22 アンプ
23 出力端子
24 ミューティングトランジスタ端子

Claims (5)

  1. 出力を一定値に固定可能なミューティングトランジスタ端子と、
    前記ミューティングトランジスタ端子及び接地電源のそれぞれに接続したミューティングトランジスタと、
    前記ミューティングトランジスタのベースに供給する電流のON/OFFの切り換えにより、前記ミューティングトランジスタ端子の接地状態/高インピーダンス状態の切り換えを行う回路と、
    前記ミューティングトランジスタ端子が高インピーダンス状態時に、前記ミューティングトランジスタ端子から入力されるマイナス信号による前記切り換え回路内でのリーク電流の発生を抑制する素子と
    を備えることを特徴とするミューティング回路。
  2. 前記ミューティングトランジスタは、エミッタ端子を前記ミューティングトランジスタ端子に接続した第1のトランジスタと、エミッタ端子を前記接地電源に接続し、コレクタ端子を前記第1のトランジスタのコレクタ端子に接続した第2のトランジスタとから構成されることを特徴とする請求項1に記載のミューティング回路。
  3. 前記リーク電流抑制素子は、前記切り換え回路及びミューティングトランジスタ端子との間に接続し、電流を前記切り換え回路から前記ミューティングトランジスタ端子の方向にしか流さない整流性を有することを特徴とする請求項1または2に記載のミューティング回路。
  4. 前記リーク電流抑制素子は、ダイオード及び抵抗から成ることを特徴とする請求項3に記載のミューティング回路。
  5. 出力を一定値に固定可能なミューティングトランジスタ端子及び接地電源のそれぞれにミューティングトランジスタを接続した構成において、ベースに電流を供給することで前記ミューティングトランジスタをONさせ、前記ミューティングトランジスタ端子を接地するミューティング工程と、
    前記ミューティング工程の後に、前記ベースへの電流供給を停止することで前記ミューティングトランジスタをOFFさせ、前記ミューティングトランジスタ端子を高インピーダンス状態にする非ミューティング工程と
    を含み、
    前記非ミューティング工程は、前記ミューティングトランジスタ端子からマイナス信号が入力されることで、前記ベースへの電流供給/停止の切り換えを行う回路内でリーク電流が発生した場合、該リーク電流を前記切り換え回路内から排出するステップを含む、ことを特徴とするミューティング方法。
JP2005052849A 2005-02-28 2005-02-28 ミューティング回路 Expired - Fee Related JP4622582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005052849A JP4622582B2 (ja) 2005-02-28 2005-02-28 ミューティング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005052849A JP4622582B2 (ja) 2005-02-28 2005-02-28 ミューティング回路

Publications (2)

Publication Number Publication Date
JP2006238285A true JP2006238285A (ja) 2006-09-07
JP4622582B2 JP4622582B2 (ja) 2011-02-02

Family

ID=37045415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005052849A Expired - Fee Related JP4622582B2 (ja) 2005-02-28 2005-02-28 ミューティング回路

Country Status (1)

Country Link
JP (1) JP4622582B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012003113A3 (en) * 2010-07-01 2012-02-23 Conexant Systems, Inc., A Delaware Corporation Grounding switch method and apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270417U (ja) * 1975-11-21 1977-05-25
JPS60141005A (ja) * 1983-12-28 1985-07-26 Rohm Co Ltd 出力ミユ−テイング回路
JPH052440U (ja) * 1991-06-21 1993-01-14 パイオニア株式会社 ミユーテイング回路
JPH07240632A (ja) * 1994-02-25 1995-09-12 Sony Corp ミューティング回路
JP2001244749A (ja) * 2000-02-28 2001-09-07 Rohm Co Ltd ミュート回路およびオーディオ増幅回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270417U (ja) * 1975-11-21 1977-05-25
JPS60141005A (ja) * 1983-12-28 1985-07-26 Rohm Co Ltd 出力ミユ−テイング回路
JPH052440U (ja) * 1991-06-21 1993-01-14 パイオニア株式会社 ミユーテイング回路
JPH07240632A (ja) * 1994-02-25 1995-09-12 Sony Corp ミューティング回路
JP2001244749A (ja) * 2000-02-28 2001-09-07 Rohm Co Ltd ミュート回路およびオーディオ増幅回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012003113A3 (en) * 2010-07-01 2012-02-23 Conexant Systems, Inc., A Delaware Corporation Grounding switch method and apparatus
US8526635B2 (en) 2010-07-01 2013-09-03 Conexant Systems, Inc. Grounding switch method and apparatus
US9515646B2 (en) 2010-07-01 2016-12-06 Conexant Systems, Inc. Grounding switch method and apparatus

Also Published As

Publication number Publication date
JP4622582B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
TW201107920A (en) Voltage regulator
US7787639B2 (en) Circuit for suppressing audio noise
JP2009152680A (ja) 増幅回路
US7974419B2 (en) Pop sound prevention module and speaker apparatus thereof
JP2008263068A (ja) 静電気保護回路
US9136796B2 (en) Negative audio signal voltage protection circuit and method for audio ground circuits
US7948329B2 (en) Oscillator gain circuit and method
JPH0879050A (ja) BiCMOS論理回路
JP2007104358A (ja) Cmos増幅装置
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
US20060126864A1 (en) Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply
JP4622582B2 (ja) ミューティング回路
JP2008103889A (ja) 低雑音増幅器
US20090168281A1 (en) Electrostatic discharge leading circuit
WO2014200027A1 (ja) 電圧発生回路
JP5749137B2 (ja) オーディオ信号処理回路およびそれを用いた電子機器
US20080144857A1 (en) Audio signal output circuit capable of decreasing pop noise
US7734265B2 (en) Audio muting circuit and audio muting method
JP5081376B2 (ja) 増幅回路
JP2002111446A (ja) ミュート回路
JP4487373B2 (ja) 集積回路
JP2008067187A (ja) ミュート回路、およびそれを備えた半導体集積回路
JP2001211033A (ja) 低電流増幅回路
JP2006005546A (ja) 音声信号減衰回路
JP2006522570A (ja) 低シャットダウン電流を有する切替自在な増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071012

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees