以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
<第1実施形態>
図1は、本願発明の第1実施形態に係るスイッチング電源の回路構成を示す図である。このスイッチング電源は、いわゆる自励式のハーフ・ブリッジ型のものである。スイッチング電源は、一般に例えば商用交流電源からの交流電圧を整流、平滑化して得られた直流電圧を、スイッチ素子によってスイッチングすることにより高い周波数を有する交流電圧に変換し、この交流電圧から高周波トランスや整流平滑回路を用いて所望の直流電圧を生成して出力するものである。
図1に示すスイッチング電源は、例えば商用電源が入力される電源入力回路1を備え、電源入力回路1は、複数のコンデンサと複数のコイルとを有している。電源入力回路1には、入力側整流回路2が接続され、入力側整流回路2には、起動回路3が接続されているとともに、直列接続された2個の電解コンデンサCa,Cbが並列に接続されている。
入力側整流回路2は、入力される商用交流電源からの交流電圧を整流、平滑化する回路であり、例えば図示しないダイオードブリッジ回路からなる。起動回路3は、入力側整流回路2からの供給電圧に基づいて、第1スイッチ素子SW1又は第2スイッチ素子SW2(後述)にいずれかを起動させるための電圧を供給するための回路であり、図示しないトランジスタや抵抗等からなる。
入力側整流回路2の両端には、直列接続された第1スイッチ素子SW1及び第2スイッチ素子SW2が並列に接続されている。第1スイッチ素子SW1及び第2スイッチ素子SW2は、例えばMOS−FETによって構成されている。
入力側整流回路2の出力端Paには、第1スイッチ素子SW1のドレイン端子(D)が接続されている。第1スイッチ素子SW1のゲート端子(G)及びソース端子(S)間には、第1発振制御回路11が接続されている。第1スイッチ素子SW1のソース端子(S)には、第2スイッチ素子SW2のドレイン端子(D)が接続されている。また、入力側整流回路2の出力端Pbには、第2スイッチ素子SW2のソース端子(S)が接続されている。第2スイッチ素子SW2のゲート端子(G)及びソース端子(S)間には、第2発振制御回路12が接続されている。
高周波トランスTの1次巻線側には、主巻線Taが巻回されている。主巻線Taは、その正極側が第1スイッチ素子SW1のソース端子(S)に接続されたインダクタンスLaに接続され、その負極側が第1及び第2電解コンデンサCa,Cbの接続点Pcに接続されている。
第1及び第2発振制御回路11,12は、第1及び第2スイッチ素子SW1,SW2のオン、オフ動作をそれぞれ制御する回路であり、各スイッチ素子SW1,SW2のゲート端子(G)及びソース端子(S)に対応して2つの制御端子G,Sを有している。制御端子Gはゲート端子(G)に接続され、制御端子Sはソース端子(S)に接続されている。また、第1及び第2発振制御回路11,12は、電源が供給される端子として2つの電圧供給端子P1,P2を有している。
第1発振制御回路11の電圧供給端子P1は第1補助巻線Tbの正極側に接続され、電圧供給端子P2は第1補助巻線Tbの負極側に接続されている。一方、第2発振制御回路12の電圧供給端子P1は第2補助巻線Tcの負極側に接続され、電圧供給端子P2は第2補助巻線Tcの正極側に接続されている。
第1及び第2発振制御回路11,12は、上記のように、高周波トランスTの第1及び第2補助巻線Tb,Tcから電圧が供給され、第1及び第2スイッチ素子SW1,SW2をそれぞれ制御する。
高周波トランスTの2次巻線側には、出力側整流回路4が接続されており、出力側整流回路4には、平滑コイルLb及び平滑コンデンサCcからなる平滑回路5が接続されている。
図2は、第1発振制御回路11の回路構成を示す図である。なお、第1及び第2発振制御回路11,12は、同様の回路構成とされているため、以下、第1発振制御回路11について主に説明する。
第1発振制御回路11は、直列制御素子回路13と、正帰還回路14と、補助スイッチ回路15と、時定数回路16とをそれぞれ備えている。
第1発振制御回路11の制御端子G及び制御端子S間には、これらの制御端子G,S間の出力電圧(第1スイッチ素子SW1の駆動電圧)を安定化させるためのツェナーダイオードZD1が接続されている。詳細には、制御端子GにツェナーダイオードZD1のカソード側が接続され、制御端子SにツェナーダイオードZD1のアノード側が接続されている。
制御端子Gには、直列制御素子回路13を構成するPNP型の第1トランジスタQ1のコレクタが接続されている。第1トランジスタQ1のエミッタには、抵抗R1及びダイオードD1を介して電圧供給端子P1が接続されている。なお、直列制御素子回路13は、請求項に記載の「第1レベル変化促進回路」として機能する。
ダイオードD1は、後述するように、電圧供給端子P1の電圧が電圧供給端子P2の電圧に対して負の電圧になったときに、第1トランジスタQ1のベース・エミッタ間電圧が耐圧オーバし、第1トランジスタQ1が破壊されるのを防止するためのものである。
第1トランジスタQ1のベースには、電圧供給端子P1との間に介在された抵抗R2が接続されているとともに、制御端子Sとの間に介在された抵抗R3及び充電用コンデンサC1が接続されている。抵抗R3及び充電用コンデンサC1は、並列接続されている。
抵抗R2及び充電用コンデンサC1は、後述するように、電圧供給端子P1の電圧が電圧供給端子P2の電圧に対して正の電圧になったときに、第1トランジスタQ1をオン動作させるトリガー回路として機能するものである。
制御端子G,S間には、抵抗R4が接続されており、制御端子Gには、ダイオードD3を介してNPN型の第2トランジスタQ2のコレクタが接続されている。第2トランジスタQ2のエミッタは、制御端子S及び電圧供給端子P2に接続されている。これらダイオードD3と、第2トランジスタQ2とで補助スイッチ回路15を構成している。
補助スイッチ回路15は、第1スイッチ素子SW1のオン状態をオフ状態に速やかに動作させるものである。なお、補助スイッチ回路15は、請求項に記載の「供給停止回路」として機能する
第2トランジスタQ2のベースには、抵抗R7が接続され、抵抗R7には、PNP型の第3トランジスタQ3のコレクタが接続されている。第3トランジスタQ3は、そのエミッタが直接的に、そのベースが抵抗R5を介して電圧供給端子P1にそれぞれ接続されている。また、第3トランジスタQ3のベースには、抵抗R6を介して第2トランジスタQ2のコレクタが接続されている。すなわち、第3トランジスタQ3には、抵抗R5,6によって分圧されたベース電圧が供給される。これら第3トランジスタQ3及び抵抗R5〜R7は、正帰還回路14を構成している。なお、正帰還回路14は、補助スイッチ回路15によって第1スイッチ素子SW1に与えられるゲート電圧を停止させる際、ゲート電圧のレベル変化を促進する機能を有しており、請求項に記載の「第2レベル変化促進回路」として機能する。
電圧供給端子P1,P2間には、抵抗R8,R9が並列接続されている。抵抗R8,R9同士は直列接続され、それらの中点と電圧供給端子P2との間には、充電用コンデンサC2及びダイオードD4が並列接続され、抵抗R8,R9の中点は、第2トランジスタQ2のベースに接続されている。これら抵抗R8,9、充電用コンデンサC2、及びダイオードD4は、時定数回路16を構成している。充電用コンデンサC2は、後述するように、電圧供給端子P1の電圧が電圧供給端子P2の電圧に対して正の電圧になったときに、充電を行うものであり、ダイオードD4は、充電用コンデンサC2の充電電荷を放電させるためのものである。
すなわち、この時定数回路16は、第1スイッチ素子SW1のオン状態の経過時間を決定するものである。詳細には、本来、第1スイッチ素子SW1は、図16(a)のA〜E期間に示すように、そのゲート電圧が所定の閾値を越えるか否かによって定まる所定のオン期間を有しているが、この時定数回路16によって決定される第1スイッチ素子SW1のオン期間は、図16(a)のHにおいてオフ状態となるように、上記所定のオン期間に対して短く設定されている。つまり、第1スイッチ素子SW1のオン状態からオフ状態になるタイミングが本来のオン、オフ動作に比べて、強制的に早くなるように設定されている。なお、時定数回路16は、請求項に記載の「時定数回路」として機能する。
なお、上記第1発振制御回路11において、第1ないし第3トランジスタQ1〜Q3には、同様の機能を有する他のスイッチ素子が用いられてもよく、第1ないし第3トランジスタQ1〜Q3を除く他の部品には、その機能が同等である限り、他の構成部品が用いられてもよい。
次に、上記回路構成における作用を説明する。
図3は、上記第1発振制御回路11のA,B,C,Dの各点(図2参照)における波形及び第1ないし第3トランジスタQ1〜Q3のオン、オフ動作を示す図である。なお、図中、+VPは補助巻線の正極側の電圧、−VPは補助巻線の負極側の電圧、VZ1はツェナーダイオードZD1の両端電圧、VFZ1はツェナーダイオードZD1の順方向電圧、VFD2はダイオードD2の順方向電圧、VFD4はダイオードD4の順方向電圧、VBCq1は第1トランジスタQ1のベース・コレクタ間電圧である。
図1を参照して、電源入力回路1に、図示しない商用電源(例えばAC100V)が入力されると、入力側整流回路2において整流され、入力側整流回路2の後段から直流電源電圧が出力される。
ここで、高周波トランスTの主巻線Taの出力電圧の極性が、電圧供給端子P1の電圧が電圧供給端子P2に対して正になるような極性になったとすると、その直後では、充電用コンデンサC1が未充電状態のため(図3の(c) のt1参照)、第1発振制御回路11の第1トランジスタQ1のベース電位は、エミッタ電位より以下となるので、第1トランジスタQ1はオンされる(図3の(e) のt1参照)。これにより、図2のB点における電圧は、ツェナーダイオードZD1の両端電圧まで上昇し(図3の(b) 参照)、これが駆動電圧になって第1スイッチ素子SW1がオンする。充電用コンデンサC1は、その後、徐々に充電される(図3の(c)参照)。
また、電圧供給端子P1,P2から供給される電圧は、抵抗R8,R9によって分圧され、その分圧電圧によって充電用コンデンサC2が徐々に充電される(図3に示すD点の波形のt1〜t2期間参照)。そして、充電用コンデンサC2の両端電圧が第2トランジスタQ2のベースの閾値Vthを越えると(図3の(d)のt2参照)、第2トランジスタQ2がオンする(図3の(f) のt2参照)。
第2トランジスタQ2がオンすると、正帰還回路14の第3トランジスタQ3のベースに電圧供給端子P1,P2の電圧を抵抗R5,R6で分圧したバイアス電圧が供給されるので、当該第3トランジスタQ3がオンする(図3の(g)参照)。この第3トランジスタQ3のオンにより、第2トランジスタQ2のベース電流が瞬間的に増加し(図3の(d)のt2−t3期間参照)、第2トランジスタQ2のオン状態を維持する。第2トランジスタQ2がオン状態になると、図3のB点の波形に示すように、制御端子Gにおける電位が降下する。
さらに、第3トランジスタQ3がオンすると、ダイオードD2のアノードに電圧供給端子P1の電圧が印加され、ダイオードD2に順方向の電流が流れて、充電用コンデンサC1が急速充電され、これにより、第1トランジスタQ1がオフ状態になる。第1トランジスタQ1がオフ状態になり、制御端子Gにおける電位が第1スイッチ素子SW1のゲート閾値を下回ると、第1スイッチ素子SW1はオフ状態となる。このとき、第3トランジスタQ3がオンすることによって、第1スイッチ素子SW1に対する駆動電圧は、図3のB点の波形に示すように、徐々に減ずることなく、急速に低下するので、オン、オフ動作を決めるゲート閾値を即座に下回り、第1スイッチ素子SW1は、確実にかつ速やかにオフされる。
第1スイッチ素子SW1がオフすると、高周波トランスTの主巻線Taには、逆向きの電流が流れる。また、補助巻線Tbにも逆向きの起電力が生じ、すなわち、後述するように、電圧供給端子P1の電圧が電圧供給端子P2の電圧に対して負の電圧になるので(図3の(a)参照)、第2及び第3トランジスタQ2,Q3もオフし(t3〜t4の期間参照)、充電用コンデンサC2の充電電荷は、ダイオードD4によって放電される。
このとき、補助巻線Tcにも逆向きの起電力が生じ、第2発振制御回路12に逆向きの起電力が供給され、上記したように、第1発振制御回路11における動作と同様の動作が行われ、第2スイッチ素子SW2がオンされる。すなわち、図3に示す波形を参照すれば、第1発振制御回路11のt3〜t4の期間が第2発振制御回路12のt1〜t2の期間に相当する期間となり、以降、期間Tを一周期として第1スイッチ素子SW1がオンのときには、第2スイッチ素子SW2がオフし、第1スイッチ素子SW1がオフのときには、第2スイッチ素子SW2がオンするといった動作が交互に行われる。
上記のように、時定数回路16によって第1スイッチ素子SW1のオン期間が決定され、このオン期間は、第1スイッチ素子SW1の所定のゲート閾値に基づく本来のオン期間に比べて、短く設定されている(図16(a)のA〜H期間参照)。従来の構成では、スイッチング用のトランジスタにおいてベース電流が低減することにより、オン期間の後半においてスイッチング損失が生じていたが、本実施形態によれば、第1スイッチ素子SW1は、スイッチング損失が生じる前に強制的にオン状態からオフ状態にされるので、スイッチング損失が生じる期間が除去されることになり、結果的にスイッチング損失の発生を抑制することができる。したがって、スイッチング電源の出力電圧に対する入力電圧の影響を低減することができる。
また、正帰還回路14の第3トランジスタQ3がオンすることにより、制御端子Gに補助巻線Tbの電圧を印加させていた第1トランジスタQ1がオフするので、第1スイッチ素子SW1に対する駆動電圧を急速に低下させる。そのため、第1スイッチ素子SW1を確実にかつ速やかにオフさせることができ、スイッチング損失の生じる可能性を可及的に阻止することができる。
なお、第1及び第2スイッチ素子SW1,SW2のオン期間(t1〜t2参照)は、電圧供給端子P1,P2間の電圧と、時定数回路16の定数(抵抗R8,R9及び充電用コンデンサC2の定数)と、第2トランジスタQ2のベース電圧の閾値とによってほぼ決まる。したがって、電圧供給端子P1,P2間の電圧が大きいほど(換言すれば高周波トランスTの1次巻線側の入力電圧が高いほど)、オン期間は短くなり、スイッチング周波数は上昇することになる。そのため、図1に示したスイッチング電源のように、高周波トランスTの主巻線Taに直列にインダクタンスLaを挿入している場合は、スイッチング周波数が高いほどインダクタンスLaによる電圧降下が大きくなるので、入力電圧の変動の影響をある程度、緩和させることができる。
図4は、第1及び第2発振制御回路11,12の変形例を示す図である。この変形例は、図2に示した発振制御回路において、電圧供給端子P1と抵抗R9との間に、抵抗R10とツェナーダイオードZD2とからなる並列回路を介在したものである。その他の構成については、上記第1実施形態と略同様である。
抵抗R10とツェナーダイオードZD2とからなる並列回路を介在させることにより、電圧供給端子P1−P2間における電圧が所定電圧(ツェナーダイオードZD2の両端電圧)以上になると、時定数回路16で設定されていた第1トランジスタQ1のオン期間を縮めることができる。すなわち、スイッチング周波数を上昇させることができる。したがって、抵抗R10を適当な値に設定することにより、スイッチング周波数の変換範囲を拡大させることができるといった利点がある。
図5は、第1及び第2発振制御回路11,12の他の変形例を示す図である。この変形例は、図2に示した発振制御回路において、電圧供給端子P1と点Aとの間に、コンデンサC3を介在させ、点Aと制御端子Gとの間を、抵抗R11で接続したものである。その他の構成については、上記第1実施形態と略同様である。
この構成によれば、コンデンサC3と抵抗R11とによって、第1及び第2スイッチ素子SW1,SW2をオフ状態からオン状態へ即座に移行させことができる。すなわち、例えば第1スイッチ素子SW1のオフ状態では、コンデンサC3に電荷が蓄えられる。このコンデンサC3に蓄えられた電荷は、第1スイッチ素子SW1のオン状態へ移行したときに、補助巻線Tbの供給電圧に上乗せされるので、第1スイッチ素子SW1のオン状態への移行をスピードアップさせることができる。このとき、抵抗R11は、第1トランジスタQ1がオンするのにある程度時間遅れがあるため、それを補うための補助抵抗として機能する。
なお、コンデンサC3は、例えば第1スイッチ素子SW1のオン期間中に、このコンデンサC3による電圧降下によって第1スイッチ素子SW1が自然にオフしないように、その容量値を適切に選ぶ必要がある。
図6は、第1及び第2発振制御回路11,12の他の変形例を示す図である。この変形例では、図5に示した発振制御回路において、抵抗R8,R9の両端にツェナーダイオードZD3を並列接続し、コンデンサC3と抵抗R9との間に、抵抗R12を介在させたものである。その他の構成については、図5に示した変形例と略同様である。
この構成によれば、補助巻線Tbからの出力電圧を抵抗R12とツェナーダイオードZD3によって、一定電圧にした上で、抵抗R12によって充電用コンデンサC2を充電するようにしたものである。
すなわち、図1に示したハーフ・ブリッジ回路のように、高周波トランスTの一次巻線側の電圧を2つの電解コンデンサCa,Cbで分割して、中点電位を設定するタイプの回路の場合、第1及び第2スイッチ素子SW1,SW2の各オン期間(他方のオフ期間)に差があると、中点電位が変動し、第1及び第2発振制御回路11,12の電圧供給端子P1−P2間に発生する正方向の電圧に差が生じる場合がある。
このような場合、補助巻線Tb,Tcからの供給電圧によって第1及び第2スイッチ素子SW1,SW2のオン期間を変化させる第1及び第2発振制御回路11,12を用いると、中点電位の変化を助長するように働き、第1及び第2スイッチ素子SW1,SW2のオン期間の差をさらに大きくする結果となる。
そこで、第1及び第2スイッチ素子SW1,SW2のオン期間が補助巻線Tb又はTcの供給電圧に依存しないように、図2に示した第1及び第2発振制御回路11,12における時定数回路16の電圧を、ツェナーダイオードZD3によって一定にするようにしている。これにより、第1及び第2発振制御回路11,12の動作をより安定化させることができる。
なお、図6の発振制御回路では、第3トランジスタQ3のコレクタ−エミッタ間にダイオードD5が並列接続されているが、ダイオードD5は、第3トランジスタQ3の動作をより安定化させるためのものであり、図2、図4、及び図5に示した発振制御回路に用いてもよい。
図7は、第1及び第2発振制御回路11,12の他の変形例を示す図である。この変形例では、図2、図4ないし図6に示した発振制御回路と比してより簡略化され、かつよりコストダウンされた構成とされている。なお、図7に示す回路構成部品については、図2、図4ないし図6に示した発振制御回路の部品に対応するものには同一の記号を付している。
図7に示す変形例では、第1発振制御回路11の制御端子G及び制御端子S間には、ツェナーダイオードZD1が接続されているとともに、抵抗R3及び第2トランジスタQ2が並列接続されている。詳細には、制御端子Gには第2トランジスタQ2のコレクタが、制御端子Sには第2トランジスタQ2のエミッタがそれぞれ接続されている。なお、第2トランジスタQ2は、図2に示した補助スイッチ回路15に相当する。
制御端子Gには、図2に示した発振制御回路には含まれていなかったコンデンサC4を介して電圧供給端子P1が接続されている。また、制御端子Gと電圧供給端子P1との間には、抵抗R6とコンデンサC3とが介在されている。
抵抗R6とコンデンサC3との接続点Eには、抵抗R5を介して第3トランジスタQ3のベースが接続され、第3トランジスタQ3のエミッタは、抵抗R12を介して電圧供給端子P1に接続されている。第3トランジスタQ3のコレクタは、第2トランジスタQ2のベースに接続されている。なお、第3トランジスタQ3、抵抗R5,R6、及びコンデンサC3は、図2に示した正帰還回路14に相当する。
第2トランジスタQ2のベースは、第3トランジスタQ3のコレクタに接続されているとともに、抵抗R9及びツェナーダイオードZD3を介して電圧供給端子P2に接続されている。抵抗R9とツェナーダイオードZD3との接続点Fは、第3トランジスタQ3のエミッタに接続されている。また、第2トランジスタQ2のベースは、充電用コンデンサC2を介して電圧供給端子P2に接続されている。なお、抵抗R9及び充電用コンデンサC2は、図2に示した時定数回路16に相当する。
この変形例の構成によれば、供給端子P1からコンデンサC4を介して供給される電圧によって、第1スイッチ素子SW1がオンされた後、抵抗R9及び充電用コンデンサC2による時定数回路16によって所定時間経過後に、第2トランジスタQ2がオンされたタイミングで、第1スイッチ素子SW1はオフ動作される。第1スイッチ素子SW1のオン期間は、時定数回路16によって第1スイッチ素子SW1の所定のゲート閾値に基づく本来のオン期間に比べて、短く設定されているため(図16(a)のA〜H期間参照)、図2に示した発振制御回路11と同様に、第1スイッチ素子SW1は、スイッチング損失が生じる前に強制的にオン状態からオフ状態にされるので、スイッチング損失の発生を抑制することができる。
第2トランジスタQ2がオンされると、第3トランジスタQ3がオンされて、第3トランジスタQ3は、正帰還用トランジスタとして動作することになり、第3トランジスタQ3は、第1及び第2スイッチ素子SW1,SW2のオフへの移行時間を短縮させる。
また、この変形例の構成によれば、時定数回路16で設定される第1及び第2スイッチ素子SW1,SW2のオン時間を、コンデンサC3による微分特性による設定によって変化させることができる。
すなわち、例えば何らかの原因によって電圧供給端子P1−P2間の電圧が低くなった場合に、コンデンサC3による微分特性によってE点(図7参照)の電圧が低下し、E点の電圧がF点(図7参照)の電圧より低くなると、第3トランジスタQ3がオン動作する。これにより、第2トランジスタQ2にベース電流が流れ、第2トランジスタQ2がオン動作する。そのため、制御端子Gにおける駆動電圧がゼロになり、第1又は第2スイッチ素子SW1,SW2をオフさせる。
抵抗R9及び充電用コンデンサC2による時定数回路16では、電圧供給端子P1−P2間の電圧が低くなった場合、第1及び第2スイッチ素子SW1,SW2のオン時間が長くなりすぎて、MOS−FETのゲート電圧がオン状態を維持できなくなるまで低下してしまうことがある。しかし、上記したように、E点の電圧がF点の電圧より低くなると、第1及び第2スイッチ素子SW1,SW2をオフすることにより、上記不具合を防止することができる。
また、この変形例の構成によれば、新たに追加されたコンデンサC4は、第1及び第2スイッチ素子SW1,SW2の入力容量による、第1及び第2スイッチ素子SW1,SW2がオン動作するときの時間遅れを補償する機能を有する。すなわち、第1及び第2スイッチ素子SW1,SW2として用いられるMOS−FETは、一般に、Cissと呼称される入力容量と、ドレイン−ゲート間の容量によるミラー容量とを有している。
高電力用のMOS−FETの場合は、入力容量Cissだけで数1000pFの容量となる。そのため、抵抗素子を介してゲートに駆動電圧を供給すると、上記容量によってゲート電圧の上昇に時間がかかり、安定な発振状態に移行できない可能性がある。
そこで、コンデンサC4を追加することにより、補助巻線Tb,Tcの出力電圧が変化すると、入力容量CissとコンデンサC4との直列回路が構成されるので容量分割が生じ、直ちにゲート電圧を変化させることができる。したがって、MOS−FETのオン動作するときの立ち上がり時間を大幅に短縮することができ、安定な発振状態に即座に移行することができる。
なお、上記第1実施形態及び各変形例における第1及び第2発振制御回路11,12は、図8に示すように、プッシュ・プル型のスイッチング電源にも用いるようにしてもよい。
<第2実施形態>
第1実施形態に係る発振制御回路では、トランジスタといった能動素子を用いているため、回路構成が複雑になることがある。そこで、以下に示す第2実施形態の発振制御回路では、可飽和リアクトルを用いて回路構成を容易なものとしている。
図9は、第2実施形態に係る発振制御回路の構成を示す図である。この第2実施形態に係る発振制御回路は、図1に示したスイッチング電源の第1及び第2発振制御回路11,12に適用されるものである。第1実施形態と同様に、第1及び第2発振制御回路11,12の構成は同様とされるので、以下、第1発振制御回路11の構成について主に説明する。
図9によれば、第1発振制御回路11では、制御端子G及び制御端子Sには、直列接続されたツェナーダイオードZD5,ZD6が並列に接続されている。両ツェナーダイオードZD5,ZD6は、ともにそのカソード端子が制御端子G及び制御端子Sに接続され、アノード端子同士が互いに接続されている。
ツェナーダイオードZD5,ZD6は、第1スイッチ素子SW1となるMOS−FETのゲート−ソース間を保護するためのものである。これらのツェナーダイオードZD5,ZD6の後段には、マグスイッチ回路18が接続されている。マグスイッチ回路18は、可飽和リアクトルL1によって構成されている。可飽和リアクトルL1については、後述する。
可飽和リアクトルL1の正極側と電圧供給端子P1との間には、オン時間制御回路19が接続されている。オン時間制御回路19は、直列接続された抵抗R14及びダイオードD7と、直接接続された抵抗R15及びダイオードD8とを並列に接続した回路で構成されている。なお、ダイオードD7のアノード側とダイオードD8のカソード側とが互いに接続され、電圧供給端子P1に接続されている。
図10は、上記可飽和リアクトルL1のB(磁束密度)−H(磁界)特性を示す図である。同図によれば、この可飽和リアクトルL1は、磁界Hが変化しても磁束密度Bがほとんど変化しない(すなわちインダクタンスがほぼゼロとなる)領域(以下、「飽和領域」という。図10のA1参照)と、わずかな磁界Hの変化で磁束密度Bが急速に変化する(すなわちインダクタンスが非常に大きい)領域(以下、「非飽和領域」という。図10のA2参照)と、を有する角型のヒステリシス特性を有している。
したがって、この可飽和リアクトルL1の動作を、可飽和リアクトルL1の状態が飽和領域と非飽和領域との間において移行するように切り換えることにより、第1スイッチ素子SW1及び第2スイッチ素子SW2(図1参照)を適切にスイッチングすることができる。
すなわち、可飽和リアクトルL1に一定値以上の負荷電流が流れると、可飽和リアクトルL1は図10におけるB−H特性において磁界Hが増大して飽和領域に移行し((3)の状態参照)、インダクタンスがほぼ0になるので、可飽和リアクトルL1は、オン状態となる。
その後、可飽和リアクトルL1に流れる負荷電流が減少し、磁界Hが減少すると、可飽和リアクトルL1の磁束密度Bも減少していくが、高い残留磁束密度Brを有するといったヒステリシス特性のため、負荷電流がゼロになっても磁束密度Bは十分に減少せず、可飽和リアクトルL1は飽和領域に留まり、非飽和領域に移行せず((4)の状態)、オフ状態にならない。
そこで、可飽和リアクトルL1に負荷電流とは逆方向のリセット電流を流すと、可飽和リアクトルL1を強制的に非飽和領域((5)の状態参照)に移行させることができる。可飽和リアクトルL1にリセット電流が流れると、残留磁束密度Brが小さくなり、飽和領域から非飽和領域(図10のA2参照)に移行し、インダクタンスが非常に大きくなるため、可飽和リアクトルL1は、オフ状態になる(図10の(5)参照)。
本第2実施形態に係る発振制御回路では、上記のような特性を有する可飽和リアクトルL1を利用して、第1及び第2スイッチ素子SW1,SW2のオン、オフ制御を行っている。
図11は、上記発振制御回路のG,Hの各点(図9参照)における電圧波形と、可飽和リアクトルL1の電流波形を示す図である。図11の可飽和リアクトルの電流波形の (1)から(3)までの期間は、可飽和リアクトルL1のB−H特性が図10において(1)から(3)まで移行することを示している。
可飽和リアクトルL1が図10及び図11の(1)(もしくは(1)′もしくは(1)″)の状態にあるとき、高周波トランスTの補助巻線Tbからの供給電圧が、電圧供給端子P1の電圧が電圧供給端子P2の電圧に対して正の電圧になるような極性になると、ダイオードD7と抵抗R14を通じて可飽和リアクトルL1に電流が流れる(図11の(b)のt1参照)。このとき、可飽和リアクトルL1は、非飽和領域であるため、オフ状態であり、H点では、電圧供給端子P1の電圧が供給され、その電圧が制御端子Gから出力される(図11の(a), (b)のt1参照)。そのため、第1スイッチ素子SW1がオン状態となる。
その後、可飽和リアクトルL1に流れる電流は、徐々に増加するが、可飽和リアクトルL1の非飽和領域(図10の(2)参照)に至るまでは、可飽和リアクトルL1は、高インピーダンス状態であるため、スイッチとしてみるとオフ状態にある。そのため、制御端子G,S間には、正バイアス電圧が出力され、第1スイッチ素子SW1がオン状態を維持する(図11の(a)のt1−t2期間参照)。
抵抗R14のオン時間制御回路19を介して可飽和リアクトルL1に流れる電流が増加し、非飽和領域から飽和領域に入ると(図10の(2)から(3)に進むと)、可飽和リアクトルL1は急激に飽和し、インピーダンスがほとんどゼロとなり、スイッチとしてみるとオン状態となる。そのため、可飽和リアクトルL1の電圧降下はほぼゼロとなり(図11の(c)のt2期間参照)、制御端子G,S間の電圧はゼロとなって、第1スイッチ素子SW1がオフする(図11の(a) のt2期間参照)。すなわち、オン時間制御回路19が第1スイッチ素子SW1のオン期間を定めていることになる。
第1スイッチ素子SW1がオフすると、補助巻線Tbからの供給電圧の極性が反転し、第2発振制御回路12に接続された第2スイッチ素子SW2がオンする。
そして、その後、高周波トランスTの補助巻線Tbからの供給電圧の極性が変化し、再び、可飽和リアクトルL1に負荷電流が流れると、可飽和リアクトルL1は、飽和領域に移行し、オフ状態からオン状態になり(図10及び図11の(1)→(2)→(3)参照)、以下、上記の動作が繰り返される。
上記のように、第1スイッチ素子SW1のオン動作期間においては、可飽和リアクトルL1がオフすることによって、電圧供給端子P1,P2からの電圧(補助巻線Tbからの供給電圧)が第1スイッチ素子SW1に供給される。そして、オン時間制御回路19によって、可飽和リアクトルL1がオンするタイミングが決定され、可飽和リアクトルL1がオンしたとき、第1スイッチ素子SW1がオフする。そのため、オン時間制御回路19による第1スイッチ素子SW1のオン期間をスイッチング損失が生じる前に第1スイッチ素子SW1がオフするように定めておけば(図16(a)のH参照)、スイッチング損失が増大することを抑制することができる。
また、可飽和リアクトルL1として用いられるコアの磁気特性は、図10に示したように、わずかな磁界Hの変化で急激に非飽和領域から飽和領域に至る特性であり、かつ、非飽和領域では他の磁性体に比べて非常に大きな透磁率を有している。そのため、制御端子G,S間の出力電圧は、第1スイッチ素子SW1がオン状態を十分に維持できる電圧から急激にオフバイアス状態に移行させる電圧となる。そのため、例えば第1スイッチ素子SW1をオン状態からオフ状態に即座に移行させることができる。
可飽和リアクトルL1が飽和したとき、電流は補助巻線Tbの起電力と直列抵抗R14で決まる電流まで急激に増加するが、第1及び第2スイッチ素子SW1,SW2の動作が逆転するので、高周波トランスTの励磁電流が反転し、補助巻線Tbには逆向きの起電力を生じる。この飽和による電流増加期間は、極めて短時間である。
なお、補助巻線Tbの出力電圧の反転から可飽和リアクトルL1が飽和に至るまでの時間(第1及び第2スイッチ素子SW1,SW2のオン期間)は、可飽和リアクトルL1が飽和磁束密度と有効コア断面積、コイルの巻数、補助巻線Tbからの供給電圧、抵抗R14、電圧反転前の可飽和リアクトルL1の磁界H(リセット電流)に依存する。そのため、可飽和リアクトルL1の材料と寸法及びコイル巻数と補助巻線Tbからの供給電圧が決まれば、あとは抵抗R14とリセット電流を決める抵抗R15でスイッチング周波数が決まる。
上記リセット電流は、高周波トランスTの補助巻線Tbからの供給電圧の極性が反転したときに流れる可飽和リアクトルL1の電流を制限することで、リセット状態での可飽和リアクトルL1を図10の(1)、(1)′、又は(1)″といった任意の状態にもっていくことができる。
第1及び第2スイッチ素子SW1,SW2のオン期間は、磁束密度Bが大きいほど(リセットの深さが浅いほど)短くなる。
一方、可飽和リアクトルL1の損失(鉄損≒ヒステリシス損)は、図10に示すB−H特性上での動作軌跡が描くループ内の面積に比例するので、リセット電流が大きい(リセットが深い)ほど、損失は大きくなり、温度上昇も大きくなるので、大きな可飽和リアクトルL1が必要となる。
したがって、所望の可飽和リアクトルの損失と、第1及び第2スイッチSW1,SW2とのオン期間を満足させるように、可飽和リアクトルL1の巻数および図9の抵抗R14,R15の値を設定すればよい。
ここで、抵抗定数として、R14=R15の場合(この場合、ダイオードD7、D8は必要なく、単に抵抗R14だけを直列に挿入すればよい。)、補助巻線Tbからの供給電圧の正負両期間においては、リセット電流が同じになるので、リセットは最も深くなり、(1)の状態となる。また、抵抗R14,R15の定数の関係がR15>R14であれば、リセット状態は(1)′あるいは(1)″というように浅くすることができる。
なお、図9では、ダイオードD7,D8と抵抗R14,R15を用いて補助巻線Tbの極性によってリセット電流を設定しているが、補助巻線Tbからの供給電圧の極性によって制限電流を変化させることができるのであれば、他の回路部品を用いてもよい。
図12は、第2実施形態の第1及び第2発振制御回路の変形例を示す図である。この変形例では、図9に示した発振制御回路のオン時間制御回路19が、直列接続された抵抗R16及びコンデンサC6と、制限抵抗R14とを並列に接続した回路によって構成されている。抵抗R16及びコンデンサC6は、可飽和リアクトルL1の飽和領域から非飽和領域への移行スピードを促進させるためのものである。
また、この変形例では、ツェナーダイオードZD5と、可飽和リアクトルL1との間には、抵抗R17とダイオードD9とからなる並列回路が介在されている。この抵抗R17は、ツェナーダイオードZD5、ZD6への電流を制限し、損失を軽減するためのものである。抵抗R17に並列に挿入されたダイオードD9は、可飽和リアクトルL1が飽和領域に入り、第1及び第2スイッチ素子SW1,SW2をオフさせるときに、これらの入力容量に蓄積された電荷を速やかに放電し、オフへの移行時間を短縮するためのものである。その他の構成については、上記第2実施形態と略同様である。
図13は、第1及び第2発振制御回路の他の変形例を示す図である。この変形例では、マグスイッチ回路18として高周波トランスT1が用いられている。この高周波トランスT1では、1次巻線側(図13における右側)のコイルを可飽和リアクトルとして用い、高周波トランスT1の1次巻線側をオン時間制御回路19を介して高周波トランスTの補助巻線Tbに接続し、高周波トランスT1の2次巻線側をツェナーダイオードZD5,ZD6を介して第1及び第2スイッチ素子SW1,SW2に接続している。なお、ツェナーダイオードZD5と、高周波トランスT1との間に介在された抵抗R18は、電圧制限用である。その他の構成については、上記第2実施形態と略同様である。
上記構成によれば、1次巻線側の可飽和リアクトルが非飽和領域にある場合、本来の高周波トランスとして2次巻線側にコイルの巻数比に応じた電圧が出力され、第1及び第2スイッチ素子SW1,SW2のオン制御を行うことができる。また、1次巻線側の可飽和リアクトルが飽和領域になる場合、本来の高周波トランスとしての動作は行われず、2次巻線側の出力はゼロになる。
図14は、第1及び第2発振制御回路の他の変形例を示す図である。この変形例では、図12に示した抵抗R16及びコンデンサC6を含むオン時間制御回路19と、高周波トランスT1からなるマグスイッチ回路18とを組み合わせた構成とされている。その他の構成については、図13に示す変形例の構成と略同様である。
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。