JPH04265664A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、可飽和リアクトルを用
いて入力パルス電圧のパルス幅を制御することにより出
力電圧を安定化させる電源装置に関する。

【０００２】

【従来の技術】直流安定化電源装置として、交流または
直流入力電圧をスイッチング素子によってスイッチング
して出力電圧の安定化を図るようにしたスイッチングレ
ギュレータが知られている。

【０００３】図１０はこのようなスイッチングレギュレ
ータの従来の構成を示すもので、トランス１０の１次巻
線１０Ａに加えられた入力パルス電圧は２次巻線１０Ｂ
に誘起された後、整流平滑回路１１によって直流に変換
されて出力端子Ｔｏ，Ｔｏ′間から出力される。１２，
１３，１４はダイオード、１５はインダクタ、１６はキ
ャパシタ、１７，１８は抵抗である。

【０００４】また２次巻線１０Ｂには直列にスイッチン
グ素子として動作する可飽和リアクトル１９が接続され
、出力電圧を検出する誤差検出回路２０の検出結果に応
じて、制御電圧が抵抗１８，ダイオード１４を通じて可
飽和リアクトル１９に供給されることにより、そのリセ
ット量が制御されて出力電圧の安定化が図られるように
構成されている。この場合のスイッチング素子として動
作している可飽和リアクトル１９のスイッチング周波数
は、高いほど望ましい結果が得られる。

【０００５】

【発明が解決しようとする課題】ところで従来の電源装
置では、２次巻線に直列に接続されている可飽和リアク
トルに直接出力電流が流れるので、トランスの巻線を太
くしたりコア形状を大きくしなければならないため大型
化が避けられない。またこれに伴い過度の発熱が生じる
のでスイッチング周波数の高周波化が困難となる。

【０００６】さらに整流平滑回路のダイオードのリカバ
リー電流等によって可飽和リアクトルに不要なリセット
電圧が加わるので、可飽和リアクトルの動作において制
御不可能なデッドアングルが生じる。さらにまた複数の
電源を同期運転したり、フォトカプラを用いて制御を行
うような場合には、各電源ごとに制御系を検出系とは別
に用意する必要があるので、回路構成が複雑となる。

【０００７】本発明は以上のような問題に対処してなさ
れたもので、前記のような従来欠点を除去することがで
きる電源装置を提供することを目的とするものである。

【０００８】［発明の構成］

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明は、トランスの１次側に接続され、リセット量
を可変して入力パルス電圧のパルス幅を制御するヒシテ
リシス特性が角形で複数の巻線を有する可飽和リアクト
ルを含んだパルス幅制御回路と、トランスの２次側に接
続され出力電圧を検出してこの検出結果に応じて前記可
飽和リアクトルに対して制御電圧を供給する誤差検出回
路とを備えたことを特徴とするものである。

【００１０】

【作用】ヒシテリシス特性（Ｂ−Ｈ特性）が角形で複数
の巻線を有する可飽和リアクトルを含むパルス幅制御回
路を備えることにより、最初磁界Ｈが小さいときは磁束
Ｂが大きいので、可飽和リアクトルのインピーダンス（
インダクタンス）も大きくなるため、入力パルス電圧は
そのままのパルス幅で出力される。また磁界Ｈが大きく
なると磁束Ｂは飽和して一定となるので、可飽和リアク
トルのインピーダンスはほぼ零となるため、ショート状
態となって入力パルス電圧は出力されない（出力は零と
なる）。

【００１１】ここで入力パルス電圧が正のときに誤差検
出回路から制御電圧が可飽和リアクトルに供給されると
、可飽和リアクトルは前記のように飽和してショート状
態となるので、未だ入力パルス電圧が正方向に続いてい
てもその制御電圧の供給以降は出力電圧は瞬時に零とな
る。よって入力パルス電圧のパルス幅は、カットされる
部分が生じるため制御されることになる。パルス幅の制
御の範囲は制御電圧によって可変される。

【００１２】

【実施例】以下図面を参照して本発明の実施例を説明す
る。

【００１３】図１は本発明の電源装置の第１の実施例を
示す結線図で、１０はトランスでこのトランス１０の１
次巻線１０Ａにはスイッチング素子３例えばＦＥＴが接
続され、このスイッチング素子３と入力端子Ｔｉ，Ｔｉ
′との間にはパルス幅制御回路２が接続されている。 また入力端子Ｔｉ，Ｔｉ′には、基本波信号であるパル
ス電圧を発生する図示しない基本波信号発生回路が接続
されている。

【００１４】パルス幅制御回路２はインピーダンス素子
４とダイオード５とが直列に接続されると共に、これら
両素子４，５の接続点とアースとの間には、１次巻線１
Ａ及び２次巻線１Ｂを有する可飽和リアクトル１が接続
されている。なお６は抵抗である。

【００１５】この可飽和リアクトル１は図４に示すよう
な角形のヒシテリシス特性（Ｂ−Ｈ特性）を示すものが
用いられている。すなわち、このヒシテリシス特性は角
形比がほぼ１．０に近い特性を示しており、最初磁界Ｈ
が小さいときは磁束Ｂが大きいので、可飽和リアクトル
のインピーダンス（インダクタンス）も大きくなるため
、入力されたパルス電圧はそのままのパルス幅で出力さ
れるようになり、斜線で示した通常域での動作が行われ
る。一方、磁界Ｈが大きくなると磁束Ｂは飽和して一定
となるので、可飽和リアクトルのインピーダンス（イン
ダクタンス）はほぼ零となるため、ショート状態となっ
て入力パルス電圧は出力されない（出力は零となる）よ
うになり、通常域の外側の飽和域での動作が行われる。

【００１６】またトランス１０の２次巻線１０Ｂには、
ダイオード１２，１３、インダクタ１５、キャパシタ１
６、抵抗１７等を含む整流平滑回路１１が接続され、変
換された直流電圧は出力端子Ｔｏ，Ｔｏ′間から出力さ
れる。さらに出力端子Ｔｏ，Ｔｏ′間には誤差検出回路
２０が接続され、この誤差検出回路２０は、出力電圧の
検出結果に応じて、制御電圧を前記可飽和リアクトル１
の２次巻線１Ｂに供給してそのリセット量を可変させて
スイッチング動作を行わせる。

【００１７】次に本実施例の作用を説明する。

【００１８】入力端子Ｔｉ，Ｔｉ′間から入力されたパ
ルス電圧は、パルス幅制御回路２のインピーダンス素子
４を介して可飽和リアクトル１の１次巻線１Ａに加えら
れて、可飽和リアクトル１の両端電圧がダイオード５を
通して取り出されて、スイッチング素子３に出力される
。

【００１９】ここで入力パルス電圧は図５でＰで示した
ような波形を有しており、正側及び負側の面積（電圧時
間積）は等しく設定されている。

【００２０】スイッチング素子３によってスイッチング
されて出力された交流電圧は、トランス１０の１次巻線
１０Ａに加えらえることにより２次巻線１０Ｂに誘起さ
れた後、整流平滑回路１１によって直流に変換されて出
力端子Ｔｏ，Ｔｏ′間から出力される。ここで得られる
出力電圧は予め所定値Ｖｔが設定されている。

【００２１】誤差検出回路２０は出力端子Ｔｏ，Ｔｏ′
間から検出した出力電圧を所定値Ｖｔと比較する。この
比較の結果出力電圧が所定値Ｖｔより低いときは、誤差
検出回路２０は可飽和リアクトル１に対して制御電圧を
供給しないように動作する。これによって可飽和リアク
トル１は図４の通常域で動作するので、ハイインピーダ
ンスとなるため、パルス幅制御回路２からは入力パルス
電圧は図５に入力された波形Ｐのままのパルス幅で出力
される。ただし、インピーダンス素子４のインピーダン
スは可飽和リアクトル１のハイインピーダンスよりも充
分低い値に設定されているものとする。

【００２２】次にこのように動作しているとき、出力端
子Ｔｏ，Ｔｏ′間から出力された出力電圧が所定値Ｖｔ
より上昇したとすると、誤差検出回路２０はこれを検出
して可飽和リアクタンス１の２次巻線１Ｂに対して、可
飽和リアクタンス１をリセットするような制御電圧を供
給するように動作する。これによって可飽和リアクトル
１は図４の通常域から飽和域まで広がって動作するよう
になるので、インピーダンスはほぼ零となってショート
状態となり、図５の波形Ｐは未だ入力パルス電圧が正方
向に続いていても、前記制御電圧が供給された瞬間ｔｓ
に零に変化する。これによって斜線部分がカットされる
ことになるので、この幅の分パルス幅は減少されて出力
されるようになる。また負方向においても正方向と等し
い電圧時間積分減少する。

【００２３】このように入力パルス電圧のパルス幅が減
少する値は、可飽和リアクトル１の２次巻線１Ｂに供給
される制御電圧によって決定される（２次巻線１Ｂの電
圧時間積で決定される）。パルス幅が減少されたそのよ
うな入力パルス電圧がスイッチング素子３に出力される
結果、出力端圧Ｔｏ，Ｔｏ′間から出力される出力電圧
は徐々に所定値Ｖｔまで下降するようなフィードバック
制御が行われ、最終的にＶｔに等しくなるので出力電圧
は一定値に保たれる。これによって出力電圧の安定化が
図られることになる。

【００２４】図２は本発明の第２の実施例を示すもので
、パルス幅制御回路２の構成を変え、トランジスタ（Ｎ
ＰＮ形）７とダイオード５とを直列接続すると共に、ト
ランジスタ７のベースに可飽和リアクトル１の１次巻線
１Ａを接続したものである。また、トランジスタ７のベ
ースとコレクタ間には抵抗８が接続され、この抵抗８の
値は通常トランジスタ７が導通するような値が選択され
る。さらに必要に応じて可飽和リアクトル１の１次巻線
１Ａに並列にツェナーダイオード９が接続される。

【００２５】この第２の実施例の作用は第１の実施例と
同様に行われ、最終的に出力端子Ｔｏ，Ｔｏ′間から出
力される出力電圧は所定値Ｖｔと等しくなるような一定
値に保たれる。なお、可飽和リアクトル１のショート時
はツェナーダイオード９もショートされる。入力パルス
電圧の値がある所定範囲内である場合には、ツェナーダ
イオード９を省略することができる。なおトランジスタ
７に代えてＮチャンネルＮＯＳ形ＦＥＴを用いても同様
な効果が得らえる。

【００２６】図３は本発明の第３の実施例を示すもので
、パルス幅制御回路２を、ＦＥＴ（ＰチャンネルＭＯＳ
形）２１とダイオード５とを直列接続すると共に、ＦＥ
Ｔ２１のゲートとソース間に可飽和リアクトル１の１次
巻線１Ａを接続したものである。また、可飽和リアクト
ル１の１次巻線１Ａに並列に抵抗２２が、ＦＥＴ２１の
ゲートとアース間に抵抗２３が各々接続される。さらに
ＦＥＴ２１のソースと入力端子Ｔｏ間にはダイオード２
４が接続され、このダイオード２４はＦＥＴ２１のゲー
トとソース間の入力容量を通しての漏れの発生を防止す
るために用いられている。

【００２７】この第３の実施例の作用は、ＦＥＴ２１の
ゲートとソース間の電圧を可飽和リアクトル１のハイイ
ンピーダンス状態とショート状態によって切換えること
により、ドレインとソース間の導通が制御される点を除
いては、第１の実施例と同様に行われて同様な効果が得
られる。なお第１乃至第３の実施例におけるダイオード
５は入力パルス電圧の波形の立上り、立下り時間に影響
することがあるので、省略することが可能である。

【００２８】図６は本発明の第４の実施例を示すもので
、パルス幅制御回路２に用いられる可飽和リアクトル１
を、ダイオード２５を介して入力パルス電圧に対して１
次巻線１Ａを直列に接続するようにした構成を示すもの
である。

【００２９】図７はこの第４の実施例の作用を説明する
波形図である。出力電圧が所定値Ｖｔよりも上昇すると
、誤差検出回路２０から制御電圧が可飽和リアクトル１
の２次巻線１Ｂに供給されることにより、可飽和リアク
トル１はリセットされる。

【００３０】この場合図７の入力パルス電圧の波形Ｐに
おいて、負方向から正方向に変化したときリセットされ
た電圧時間積の分、すなわち斜線部分が可飽和リアクト
ル１の飽和が遅れることになる。これによって立方向の
立上りは時刻ｔｏとなり、斜線部分がカットされること
になるのでこの幅の分パルス幅が減少されて出力される
ようになる。また負方向においても正方向と等しい電圧
時間積分減少される。

【００３１】このように第４の実施例によっても、入力
パルス電圧の波形が立上り部分が遅らされてパルス幅が
減少される点を除いては、第１の実施例と同様な作用が
行われて同様な効果が得られる。

【００３２】図８は本発明の第５の実施例を示すもので
、複数電源を並列接続して同期運転を行う場合の構成を
示すものである。この場合は共通の基本波信号発生回路
２８を用意し、これに対して各電源３０Ａ，３０Ｂ，…
３０Ｘを並列接続するようにする。各電源は各々同一内
容のパルス幅制御回路２Ａ，２Ｂ，…２Ｘ、整流平滑回
路１１Ａ，１１Ｂ，…１１Ｘ等から成り同一に構成され
ている。

【００３３】この第５の実施例においても、各電源は第
１乃至第４の実施例の単一電源と同様なパルス幅制御作
用が行われ、共通の基本波信号発生回路２８を備えるこ
とにより、入力パルス電圧は共通のものが入力されるの
で、他の電源に左右されずに同期運転を行うことができ
る。また本実施例では共通の基本波信号発生回路２８を
不要にして、いずれかの電源に制御回路（ＩＣ等）を組
込んでこの電源をその代りに利用するようにしても良い
。

【００３４】図９は本発明の第６の実施例を示すもので
、複数電源を並列接続して同期運転を行う場合の他の構
成を示すものである。この場合は各電源３０Ａ，３０Ｂ
，…，３０Ｘのうち１つの電源例えば３０Ａのみに基本
波信号発生回路２８を用意し、この電源３０Ａのトラン
ス１０から補助巻線３２を引出して他の電源３０Ｂ，…
，３０Ｘに接続することにより、基本信号（入力パルス
電圧）を発生する。

【００３５】この第６の実施例によっても第５の実施例
と同様な作用及び効果が得られる他に、特にこの実施例
では独自に基本波信号発生回路を設けなくとも構成する
ことができるようになる。

【００３６】また他の実施例として、誤差検出回路２０
と可飽和リアクトル１との間をフォトカプラを介してし
て結合して制御を行うような場合にも、同様に適用する
ことができる。この場合も第５の実施例と同様な作用，
効果を得ることができる。

【００３７】このように本発明の各実施例によれば、パ
ルス幅制御回路の構成要素としてトランスの１次側にヒ
シテリシス特性が角形で複数の巻線を有する可飽和リア
クトルを用いるようにしたので、従来のように可飽和リ
アクトルには出力電流が流れないため、トランスの巻線
を太くしたりコア形状を大きくする必要はなく、小型化
を図ることができる。またこれに伴い過度の発熱は生じ
ないので、スイッチング周波数の高周波化が容易となる
。さらに可飽和リアクトルに整流平滑回路から不要なリ
セット電圧は加わらないので、デッドアングルは生じな
くなる。さらにまた、複数の電源を同期運転したり、フ
ォトカプラを用いて制御を行うような場合でも、各電源
ごとに制御系を検出系とは別に用意する必要がなくなる
ので、回路構成を簡単にすることができる。

【００３８】

【発明の効果】以上述べたように本発明によれば、パル
ス幅制御回路にヒシテリシス特性が角形で複数の巻線を
有する可飽和リアクトルを用い、この特性のハイインピ
ーダンス状態及びショート状態を切り換えてスイッチン
グ動作を行わせて入力パルス電圧のパルス幅を制御する
ようにしたので、装置の小型化を図ることができ、また
スイッチング周波数の高周波化が容易となる。さらにデ
ッドアングルを防止できると共に、複数の電源を用いる
場合でも回路構成を簡単にすることができる。

【図面の簡単な説明】

【図１】本発明の電源装置の第１の実施例を示す結線図
である。

【図２】本発明の第２の実施例を示す結線図である。

【図３】本発明の第３の実施例を示す結線図である。

【図４】本発明の各実施例装置に用いられる可飽和リア
クトルのヒシテリシス特性図（Ｂ−Ｈ特性図）である。

【図５】本発明の第１の実施例の作用を説明する入力パ
ルス電圧の波形図である。

【図６】本発明の第４の実施例を示す結線図である。

【図７】本発明の第４の実施例の作用を説明する入力パ
ルス電圧の波形図である。

【図８】本発明の第５の実施例を示す結線図である。

【図９】本発明の第６の実施例を示す結線図である。

【図１０】従来装置を示す結線図である。

【符号の説明】

１　　可飽和リアクトル ２　　パルス幅制御回路 ４　　インピーダンス素子 ５，２４，２５　　ダイオード ７　　トランジスタ １０　　トランス ２０　　誤差検出回路 ２１　　ＦＥＴ ２８　　基本波信号発生回路 ３２　　補助巻線

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　トランスの１次側に接続され、リセッ
   ト量を可変して入力パルス電圧のパルス幅を制御するヒ
   シテリシス特性が角形で複数の巻線を有する可飽和リア
   クトルを含んだパルス幅制御回路と、トランスの２次側
   に接続され出力電圧を検出してこの検出結果に応じて前
   記可飽和リアクトルに対して制御電圧を供給する誤差検
   出回路とを備えたことを特徴とする電源装置。
2. 【請求項２】　　可飽和リアクトルが入力パルス電圧に
   対して並列に接続された請求項１記載の電源装置。
3. 【請求項３】　　可飽和リアクトルが入力パルス電圧に
   対して直列に接続された請求項１記載の電源装置。