JP2006228891A - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
JP2006228891A
JP2006228891A JP2005039387A JP2005039387A JP2006228891A JP 2006228891 A JP2006228891 A JP 2006228891A JP 2005039387 A JP2005039387 A JP 2005039387A JP 2005039387 A JP2005039387 A JP 2005039387A JP 2006228891 A JP2006228891 A JP 2006228891A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
control electrode
layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005039387A
Other languages
Japanese (ja)
Other versions
JP4850423B2 (en
Inventor
Atsushi Nakagawa
敦 中川
Eiji Waki
英司 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2005039387A priority Critical patent/JP4850423B2/en
Publication of JP2006228891A publication Critical patent/JP2006228891A/en
Application granted granted Critical
Publication of JP4850423B2 publication Critical patent/JP4850423B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor device capable of achieving a complete normally-off operation. <P>SOLUTION: The nitride semiconductor device includes a first nitride semiconductor layer laminated on a substrate. The device is constituted of a III-V nitride semiconductor layer containing a group III element made of at least one of gallium, aluminum, boron and indium, and a group V element containing at least nitrogen of a group including nitrogen, phosphorus and arsenic; a second nitride semiconductor layer laminated on the first nitride semiconductor layer, constituted of the III-V nitride semiconductor layer and not containing aluminum; and a control electrode in Schottky contact with the second nitride semiconductor layer. The second nitride semiconductor layer is made of a film with a lower film formation temperature than that of the first nitride semiconductor layer. The nitride semiconductor device is constituted so that, when control voltage applied to the control electrode is 0 V, no carrier is present in a channel made of the first nitride semiconductor layer immediately under the control electrode, and carriers are present in a channel except immediately under the control electrode. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置に関し、特に高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）や電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）のような、半導体装置にショットキ接触する制御電極を有し、インバーターやコンバーターなどのスイッチング装置に応用されるノーマリーオフ型の電界効果トランジスタ等に関する。   The present invention relates to a nitride semiconductor device using a nitride semiconductor as an active layer, and in particular, a semiconductor device such as a high electron mobility transistor (HEMT) or a field effect transistor (FET). The present invention relates to a normally-off type field effect transistor having a control electrode in Schottky contact and applied to a switching device such as an inverter or a converter.

図６は、従来のIII−Ｖ族窒化物半導体からなる半導体装置の断面図を示している。図６に示す半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイア基板からなる基板１０１上には、窒化ガリウム（ＧａＮ）からなるバッファ層１０２、窒化ガリウムからなるチャネル層１０３、ｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１０４、ノンドープの窒化アルミニウムガリウムからなるショットキ層１０５が順次積層した構造となっており、チャネル層１０３とキャリア供給層１０４とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガス層が形成されている。ショットキ層１０５には凹部１０５ａを形成し、この凹部１０５ａ内にショットキ接触するゲート電極１０６（制御電極）を形成している。このような構造の半導体装置では、ゲート電極１０６に印加する電圧を制御することにより、ソース電極１０７ａとドレイン電極１０７ｂとの間を流れるキャリア（２次元電子ガス）を制御している。また凹部１０５ａを備えることにより、ピンチオフ電圧を浅くしている。即ち、ゲート電極１０６に印加する制御電圧が０Ｖのとき、ゲート電極１０６直下のチャネルにはキャリアが存在せず、ゲート電極１０６直下以外のチャネルにキャリアが存在しているノーマリーオフ型となっている。   FIG. 6 shows a cross-sectional view of a conventional semiconductor device made of a group III-V nitride semiconductor. The semiconductor device shown in FIG. 6 has a so-called HEMT structure, on a substrate 101 made of a sapphire substrate, a buffer layer 102 made of gallium nitride (GaN), a channel layer 103 made of gallium nitride, and n-type aluminum gallium nitride. A carrier supply layer 104 made of (AlGaN) and a Schottky layer 105 made of non-doped aluminum gallium nitride are sequentially laminated. From the potential well in the vicinity of the heterojunction interface made up of the channel layer 103 and the carrier supply layer 104. A two-dimensional electron gas layer with extremely high electron mobility is formed. A recess 105a is formed in the Schottky layer 105, and a gate electrode 106 (control electrode) that makes a Schottky contact is formed in the recess 105a. In the semiconductor device having such a structure, the carrier (two-dimensional electron gas) flowing between the source electrode 107a and the drain electrode 107b is controlled by controlling the voltage applied to the gate electrode 106. Moreover, the pinch-off voltage is made shallow by providing the recessed part 105a. That is, when the control voltage applied to the gate electrode 106 is 0 V, there is no carrier in the channel immediately below the gate electrode 106, and there is a normally-off type in which carriers exist in channels other than directly below the gate electrode 106. Yes.

図７は、別の従来例のIII−Ｖ族窒化物半導体からなる半導体装置の断面図を示している。図７に示す半導体装置は、図６で説明した凹部１０５ｂの代わりに、ショットキ層１０５上にｐ型不純物をドープしたｐ型窒化ガリウム層１０５ｂを形成し、ｐ型窒化ガリウム層１０５ｂ上にゲート電極１０６を形成している。このような構造の半導体装置では、ｐ型窒化ガリウム
層１０５ｂとノンドープの窒化アルミニウムガリウムからなるショットキ層１０５との間で形成されるビルトインポテンシャルを利用することにより、ピンチオフ電圧を浅くし、ノーマリーオフ型となっている（たとえば非特許文献１等）。
X.Hu、G.Simin、J.Yang、M.Asif Khan、R.Gaska and M.S.Shur、「Enhancement mode AlGaN/GaN HFET with selectively grown pn junction gate」、ELECTRONICS LETTERS、Vol.36、No.8、2000、p753-754 FIG. 7 shows a cross-sectional view of another conventional semiconductor device made of a group III-V nitride semiconductor. In the semiconductor device shown in FIG. 7, a p-type gallium nitride layer 105b doped with a p-type impurity is formed on the Schottky layer 105 instead of the recess 105b described in FIG. 6, and a gate electrode is formed on the p-type gallium nitride layer 105b. 106 is formed. In the semiconductor device having such a structure, the pinch-off voltage is made shallow by using a built-in potential formed between the p-type gallium nitride layer 105b and the Schottky layer 105 made of non-doped aluminum gallium nitride, and normally off. It is a mold (for example, Non-Patent Document 1).
X.Hu, G.Simin, J.Yang, M.Asif Khan, R.Gaska and MSShur, `` Enhancement mode AlGaN / GaN HFET with selectively grown pn junction gate '', ELECTRONICS LETTERS, Vol.36, No.8, 2000 , P753-754

図６に示すショットキ層１０５に凹部１０５ａを形成し、この凹部１０５ａ内にゲート電極１０６を形成する従来の窒化物半導体装置では、ショットキ層１０５をドライエッチングすることで凹部１０５ａを形成するため、その表面にダメージを与えてしまう。即ち、ゲート電極１０６がショットキ接触するショットキ層１０５の表面にダメージを与えてしまうことになる。その結果、ショットキ障壁高さが小さくなり、完全なノーマリーオフ型の動作が実現できないという問題があった。   In the conventional nitride semiconductor device in which the recess 105a is formed in the Schottky layer 105 shown in FIG. 6 and the gate electrode 106 is formed in the recess 105a, the recess 105a is formed by dry etching the Schottky layer 105. Damage to the surface. That is, the surface of the Schottky layer 105 with which the gate electrode 106 is in Schottky contact is damaged. As a result, there is a problem that the Schottky barrier height is reduced and a completely normally-off operation cannot be realized.

また、図７に示すショットキ層１０５上にｐ型窒化ガリウム層１０５ｂを備える構造では、窒化ガリウム層にｐ型不純物を高濃度にドープすることが困難であり、その活性化率も低いため、高濃度のｐ型窒化ガリウム層１０５ｂを形成することができず、良好なｐｎ接合を形成できなかった。その結果、ビルトインポテンシャルが小さくなり、完全なノーマリーオフ型の動作が実現できないという問題があった。   Further, in the structure including the p-type gallium nitride layer 105b on the Schottky layer 105 shown in FIG. 7, it is difficult to dope the gallium nitride layer with a high concentration of p-type impurities, and the activation rate is low. The p-type gallium nitride layer 105b having a concentration could not be formed, and a good pn junction could not be formed. As a result, the built-in potential is reduced, and there is a problem that a completely normally-off operation cannot be realized.

本発明は、完全なノーマリーオフ型動作を実現することができる、窒化物半導体装置を提供することを目的とする。   An object of the present invention is to provide a nitride semiconductor device capable of realizing a completely normally-off operation.

上記目的を達成するため、本願請求項１に係る発明は、基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層にショットキ接触する制御電極とを備え、前記第２の窒化物半導体層は、前記第１の窒化物半導体層より成膜温度の低い膜からなる窒化物半導体装置において、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とするものである。   In order to achieve the above object, the invention according to claim 1 of the present application comprises a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium laminated on a substrate, and nitrogen, phosphorus and arsenic. A first nitride semiconductor layer comprising a group III-V nitride semiconductor layer composed of a group V element containing at least nitrogen in the group; and the III- layer laminated on the first nitride semiconductor layer. A second nitride semiconductor layer made of a group V nitride semiconductor layer and containing no aluminum, and a control electrode in Schottky contact with the second nitride semiconductor layer, wherein the second nitride semiconductor layer comprises: In a nitride semiconductor device composed of a film having a lower deposition temperature than the first nitride semiconductor layer, when the control voltage applied to the control electrode is 0 V, the first nitride semiconductor layer immediately below the control electrode Na There is no carrier in the channel, it is characterized in that the carrier in the channel other than directly below the control electrode is present.

請求項２に係る発明は、基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層にショットキ接触する制御電極とを備え、前記第２の窒化物半導体層は、微結晶構造からなる窒化物半導体装置において、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とするものである。   The invention according to claim 2 includes a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium stacked on the substrate, and at least nitrogen of the group consisting of nitrogen, phosphorus and arsenic. A first nitride semiconductor layer composed of a group III-V nitride semiconductor layer composed of a group V element, and the group III-V nitride semiconductor layer stacked on the first nitride semiconductor layer. A second nitride semiconductor layer not containing aluminum, and a control electrode in Schottky contact with the second nitride semiconductor layer, wherein the second nitride semiconductor layer has a microcrystalline structure In the apparatus, when the control voltage applied to the control electrode is 0 V, no carriers are present in the channel formed of the first nitride semiconductor layer immediately below the control electrode, and the channels other than directly below the control electrode are not present. It is characterized in that the carrier Le is present.

請求項３に係る発明は、請求項１又は２いずれかに記載の窒化物半導体装置において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とするものである。   The invention according to claim 3 is the nitride semiconductor device according to claim 1 or 2, wherein the energy of the first nitride semiconductor layer is between the substrate and the first nitride semiconductor layer. A third nitride semiconductor layer comprising the group III-V nitride semiconductor layer having an energy gap smaller than the gap, and when the control voltage applied to the control electrode is 0 V, the third nitride semiconductor layer immediately below the control electrode No carrier is present in a channel formed between the nitride semiconductor layer and the first nitride semiconductor layer, and a carrier is present in the channel other than immediately below the control electrode. It is.

請求項４に係る発明は、請求項１乃至３いずれかに記載の窒化物半導体装置において、前記第２の窒化物半導体層にショットキ接触する前記制御電極と、前記第１の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とするものである。   According to a fourth aspect of the present invention, in the nitride semiconductor device according to any one of the first to third aspects, the control electrode in Schottky contact with the second nitride semiconductor layer, and the first nitride semiconductor layer A channel having a source electrode and a drain electrode that are in ohmic contact, and a channel formed of the first nitride semiconductor layer or a channel formed between the third nitride semiconductor layer and the first nitride semiconductor layer The current flowing through is controlled by the voltage applied to the control electrode.

請求項５に係る発明は、請求項１乃至４いずれかに記載の窒化物半導体装置において、前記第２の窒化物半導体層上にオーミック接触する電極を備え、該電極は、成膜状態の前記第２の窒化物半導体層に接触していることを特徴とするものである。   The invention according to claim 5 is the nitride semiconductor device according to any one of claims 1 to 4, further comprising an electrode that is in ohmic contact with the second nitride semiconductor layer, wherein the electrode is in the film-formed state. The second nitride semiconductor layer is in contact with the second nitride semiconductor layer.

本発明による窒化物半導体装置は、少なくともアルミニウムを含まず、エピタキシャル成長温度を通常の温度より低く設定して微結晶構造とした絶縁性の高い窒化物半導体層に制御電極を接触させる構造とすることにより、制御電極と窒化物半導体層との間で形成されるショットキ障壁の高さを、従来の窒化物半導体層との接触に比べて高くすることができる。その結果、本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とし、ソース−ゲート電極間の電位差が０Ｖとなるように制御電圧を印加した場合、ゲート電極直下のチャネルにキャリアが存在せず、ゲート電極直下以外の領域であるゲート−ソース電極間、ゲート−ドレイン電極間のチャネルにはキャリアが存在する構造を形成することができ、ノーマリーオフ型の動作を実現する窒化物半導体装置を提供することが可能となる。   The nitride semiconductor device according to the present invention has a structure in which at least aluminum is not contained and the control electrode is brought into contact with a highly insulating nitride semiconductor layer having a microcrystalline structure by setting an epitaxial growth temperature lower than a normal temperature. The height of the Schottky barrier formed between the control electrode and the nitride semiconductor layer can be made higher than that of the contact with the conventional nitride semiconductor layer. As a result, when the control electrode of the present invention is a gate electrode such as an FET or HEMT and a control voltage is applied so that the potential difference between the source and gate electrodes is 0 V, no carriers are present in the channel immediately below the gate electrode, Provided is a nitride semiconductor device capable of forming a structure in which carriers exist in a channel between a gate and a source electrode and a channel between a gate and a drain electrode, which are regions other than directly under the gate electrode, and realizing a normally-off type operation. It becomes possible to do.

本発明の制御電極は、絶縁性の高い微結晶構造からなる窒化物半導体層上に設けられるため、リーク電流を少なくすることができる。本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とした場合、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。またゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなる窒化物半導体層が設けられている構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。   Since the control electrode of the present invention is provided on a nitride semiconductor layer having a highly crystalline microcrystalline structure, leakage current can be reduced. When the control electrode of the present invention is a gate electrode such as an FET or HEMT, the gate leakage current is reduced. Further, by suppressing collision ionization in the channel, a high breakdown voltage can be realized. In addition, since a nitride semiconductor layer having a highly insulating microcrystalline structure is provided between the gate and drain electrodes, suppression of electrons trapped in the surface level between the gate and drain electrodes or the surface By reducing the level density, the current collapse phenomenon is suppressed and the high frequency characteristics are improved.

本発明によれば、アルミニウムを含まず、不純物イオンの注入等の加工を施さない成膜後の、微結晶構造のままの窒化物半導体層上にオーミック電極を形成することにより、窒化物半導体の微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い（１０-6Ω・ｃｍ2台）オーミック電極を備えた半導体装置を得ることができる。 According to the present invention, an ohmic electrode is formed on a nitride semiconductor layer having a microcrystalline structure after film formation that does not include aluminum and is not subjected to processing such as implantation of impurity ions. A semiconductor device having an ohmic electrode with low contact resistivity (10 −6 Ω · cm 2 ) can be obtained because the metal constituting the ohmic electrode penetrates into the crystal grain boundary.

以下、本発明の窒化物半導体装置について、詳細に説明する。   Hereinafter, the nitride semiconductor device of the present invention will be described in detail.

まず本発明の窒化物半導体装置について、III−Ｖ族窒化物半導体装置であるＨＥＭＴを例にとり、詳細に説明する。図１は本発明の第１の実施例である。図１に示すように炭化珪素（ＳｉＣ）からなる基板１１上に、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち、厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１５ｎｍのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４、厚さ１０ｎｍの微結晶構造のノンドープ窒化ガリウム（ＧａＮ）からなるショットキ層１５を積層形成している。ショットキ層１５上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１６を形成し、ショットキ層１５との間にショットキ接触を形成している。更にショットキ層１５の一部が除去され、キャリア供給層１４にオーミック接触するチタン（Ｔｉ）／アルミニウム（Ａｌ）からなるソース電極１７ａ、ドレイン電極１７ｂを形成している。   First, the nitride semiconductor device of the present invention will be described in detail by taking a HEMT as a group III-V nitride semiconductor device as an example. FIG. 1 shows a first embodiment of the present invention. As shown in FIG. 1, on a substrate 11 made of silicon carbide (SiC), a buffer layer 12 made of aluminum nitride (AlN) having a thickness of about 100 nm and an energy gap smaller than the energy gap of a carrier supply layer to be described later have a thickness. A channel layer 13 made of non-doped gallium nitride (GaN) with a thickness of 2 μm, and a carrier supply layer 14 made of non-doped aluminum gallium nitride (AlGaN) with a thickness of 15 nm forming a two-dimensional electron gas layer serving as a carrier at the interface with the channel layer 13. A Schottky layer 15 made of non-doped gallium nitride (GaN) having a microcrystalline structure with a thickness of 10 nm is laminated. On the Schottky layer 15, a gate electrode 16 made of a nickel (Ni) / gold (Au) laminate or the like is formed, and a Schottky contact is formed with the Schottky layer 15. Further, a part of the Schottky layer 15 is removed, and a source electrode 17a and a drain electrode 17b made of titanium (Ti) / aluminum (Al) in ohmic contact with the carrier supply layer 14 are formed.

微結晶構造からなるショットキ層１５は、ＭＯＣＶＤ（有機金属化学的気相堆積）法、ＭＢＥ（電子ビームエピタキシャル）法等によりキャリア供給層１４の成膜温度より５００℃程度低い温度で成膜することにより、絶縁性の高い半導体層が形成される。図１に示した第１の実施例のショットキ層１５は、ＭＯＣＶＤ法により５５０℃で成膜されており、シート抵抗が１０9Ω／□以上の高抵抗となっている。なお、チャネル層１３、キャリア供給層１４等のショットキ層１５以外の半導体層は、成膜温度１０８０℃でエピタキシャル成長している。 The Schottky layer 15 having a microcrystalline structure is formed at a temperature lower by about 500 ° C. than the film formation temperature of the carrier supply layer 14 by MOCVD (metal organic chemical vapor deposition) method, MBE (electron beam epitaxial) method, or the like. Thus, a highly insulating semiconductor layer is formed. The Schottky layer 15 of the first embodiment shown in FIG. 1 is formed at 550 ° C. by the MOCVD method, and has a sheet resistance of 10 9 Ω / □ or higher. The semiconductor layers other than the Schottky layer 15 such as the channel layer 13 and the carrier supply layer 14 are epitaxially grown at a film forming temperature of 1080 ° C.

図２は、上記の窒化物半導体装置についてゲート−ソース電極間の電流−電圧特性を示したグラフである。このグラフにおいて横軸はゲート−ソース電極間電圧Ｖｇｓ（Ｖ）を、縦軸はゲート−ソース間の順方向電流Forward Current、逆方向電流Reverse Current（Ａ）を示している（実線）。比較のため、ショットキ層１５をキャリア供給層１４と同じ温度、成膜条件で成膜させたノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなる半導体層上に同じ構造のゲート電極を形成した場合の電流−電圧特性を示している（破線）。両者を比較した場合、本実施例に係る窒化物半導体装置のターンオン電圧が、比較例に比べて２．０Ｖ程度高くなっていることがわかる。   FIG. 2 is a graph showing current-voltage characteristics between the gate and source electrodes of the nitride semiconductor device. In this graph, the horizontal axis indicates the gate-source electrode voltage Vgs (V), and the vertical axis indicates the gate-source forward current Forward Current and reverse current Reverse Current (A) (solid line). For comparison, current-voltage when a gate electrode having the same structure is formed on a semiconductor layer made of non-doped aluminum gallium nitride (AlGaN) in which the Schottky layer 15 is formed under the same temperature and film formation conditions as the carrier supply layer 14. The characteristic is shown (broken line). When both are compared, it turns out that the turn-on voltage of the nitride semiconductor device which concerns on a present Example is about 2.0V higher compared with the comparative example.

図３、図４は、それぞれ本発明及び上述の比較例のＨＥＭＴのドレイン電流−電圧特性を示している。ドレインのスイープ電圧が０Ｖ〜２０Ｖであり、ゲート電圧は０Ｖから＋３Ｖまで、−２Ｖから＋２Ｖまでステップ１Ｖで変化させた。図３をみると明らかなように、本発明の窒化物半導体装置がノーマリーオフ型で動作していることが確認できた。またゲート電圧が、測定周期１０ｍｓ、パルス幅３００μｓｅｃで印加されたパルスＩ−Ｖ特性により、本発明の窒化物半導体装置が比較例に較べて大幅に電流コラプスが抑制されていることも確認できた。このように本発明では、特性の優れた窒化物半導体装置を提供できることが確認できた。   3 and 4 show drain current-voltage characteristics of the HEMTs of the present invention and the above-described comparative example, respectively. The drain sweep voltage was 0V to 20V, and the gate voltage was changed in steps 1V from 0V to + 3V and from -2V to + 2V. As apparent from FIG. 3, it was confirmed that the nitride semiconductor device of the present invention was operating in a normally-off type. It was also confirmed that the current collapse was significantly suppressed in the nitride semiconductor device of the present invention as compared with the comparative example, due to the pulse IV characteristics in which the gate voltage was applied with a measurement period of 10 ms and a pulse width of 300 μsec. . Thus, it has been confirmed that the present invention can provide a nitride semiconductor device having excellent characteristics.

次に、この優れた特性が、微結晶構造のショットキ層１５の効果であることを確認するため、次のような実験を行った。まず、ｎ−ＧａＮ層(Ｓｉドープ２×１０17ｃｍ-3)上にノンドープの微結晶構造のＧａＮ層（第１の実施例のショットキ層１５に相当）を成長させた単純な構造の窒化物半導体基板を用いし、ショットキ電極の大きさが１４０μｍ ×１４０μｍのショットキバリヤダイオード（ＳＢＤ） を作製し、Ｃ−Ｖ測定による１／Ｃ2−Ｖプロットからショットキ障壁高さ(φb)を求めた。その結果、微結晶構造のＧａＮ層を備えたＳＢＤのショットキ障壁高さは、φb＝１．５ｅＶとなり、微結晶構造のＧａＮ層のないＳＢＤに比べて０．８５ｅＶ程度高いことを確認した。この結果から、ショットキ障壁の高さによりターンオン電圧が高くなることが説明できる。また、ショットキ障壁が高くなり、ノーマリーオフ型の動作を実現したものと考えられる。 Next, in order to confirm that this excellent characteristic is the effect of the Schottky layer 15 having a microcrystalline structure, the following experiment was conducted. First, a nitride having a simple structure in which a non-doped microcrystalline GaN layer (corresponding to the Schottky layer 15 of the first embodiment) is grown on an n-GaN layer (Si-doped 2 × 10 17 cm −3 ). Using a semiconductor substrate, a Schottky barrier diode (SBD) having a Schottky electrode size of 140 μm × 140 μm was fabricated, and the Schottky barrier height (φ b ) was obtained from a 1 / C 2 -V plot by CV measurement. . As a result, the Schottky barrier height of the SBD having the microcrystalline GaN layer was φ b = 1.5 eV, which was confirmed to be about 0.85 eV higher than that of the SBD without the microcrystalline GaN layer. From this result, it can be explained that the turn-on voltage increases with the height of the Schottky barrier. In addition, the Schottky barrier is increased, and it is considered that a normally-off operation is realized.

またショットキ層１５は、絶縁特性が優れているため、２桁以上ゲート電流（ゲートリーク電流）が低減していることが確認された。このゲートリーク電流の低減に伴い、チャネルでの衝突イオン化が抑制でき、その結果、オフ耐圧が従来の１００Ｖから１７０Ｖに改善された。窒化物半導体ＨＥＭＴのオフ耐圧は熱暴走ではなく、衝突イオン化が起因しており、ショットキ電極からチャネルに流れ込むトンネル電流に大きく支配されていることが報告されている(International Conference on Nitride Semiconductor,Nara,2003, Tu-P2.067）。   Further, since the Schottky layer 15 has excellent insulation characteristics, it was confirmed that the gate current (gate leakage current) was reduced by two digits or more. As the gate leakage current is reduced, collision ionization in the channel can be suppressed, and as a result, the off breakdown voltage is improved from the conventional 100V to 170V. It has been reported that the off breakdown voltage of a nitride semiconductor HEMT is not due to thermal runaway but due to impact ionization, and is largely governed by the tunnel current flowing into the channel from the Schottky electrode (International Conference on Nitride Semiconductor, Nara, 2003, Tu-P2.067).

図５は、本発明の第２の実施例であるIII−Ｖ族窒化物半導体装置であるＨＥＭＴの断面図を示している。図１に示す第１の実施例と同様、炭化珪素（ＳｉＣ）からなる基板１１上に、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する、厚さ１５ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４、厚さ１０ｎｍの微結晶構造のノンドープ窒化ガリウム（ＧａＮ）からなるショットキ層１５を積層形成する。ショットキ層１５上には、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）の積層体等からなるソース電極１７ａ及びドレイン電極１７ｂ（オーミック電極）が形成されており、キャリア供給層１４にオーミック接触が形成されている。本実施例では、オーミック接触が形成されるショットキ層１５は、成膜後に不純物イオンの注入やエッチングなどの特別な加工を施さず、成膜後の微結晶構造がそのまま保持されている点が、上述の実施例１と異なる点である。ショットキ層１５上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１６を形成し、ショットキ層１５との間にショットキ接合を形成している。   FIG. 5 shows a cross-sectional view of a HEMT that is a group III-V nitride semiconductor device according to a second embodiment of the present invention. As in the first embodiment shown in FIG. 1, on a substrate 11 made of silicon carbide (SiC), a buffer layer 12 made of aluminum nitride (AlN) having a thickness of about 100 nm, and a non-doped gallium nitride (GaN) having a thickness of 2 μm. A carrier layer 14 made of n-type aluminum gallium nitride (AlGaN) having a thickness of 15 nm and a microcrystal having a thickness of 10 nm, which forms a two-dimensional electron gas layer serving as a carrier at the interface between the channel layer 13 and the channel layer 13. A Schottky layer 15 made of non-doped gallium nitride (GaN) having a structure is stacked. On the Schottky layer 15, a source electrode 17a and a drain electrode 17b (ohmic electrode) made of a laminate of titanium (Ti) / aluminum (Al) / titanium (Ti) / gold (Au) are formed, and the carrier An ohmic contact is formed on the supply layer 14. In this example, the Schottky layer 15 in which the ohmic contact is formed is not subjected to special processing such as implantation of impurity ions or etching after film formation, and the microcrystalline structure after film formation is maintained as it is. This is a difference from the first embodiment. On the Schottky layer 15, a gate electrode 16 made of a nickel (Ni) / gold (Au) laminate or the like is formed, and a Schottky junction is formed with the Schottky layer 15.

オーミック電極が形成されるショットキ層１５は、微結晶構造となっているため、微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い（１０-6Ω・ｃｍ-2台）オーミック電極を得ることができる。このようにショットキ層１５の一部を除去することなくソース電極１７ａ、ドレイン電極１７ｂを形成することができるので、プレーナー構造となり製造工程の歩留まりや信頼性が向上する。 Since the Schottky layer 15 on which the ohmic electrode is formed has a microcrystalline structure, the metal constituting the ohmic electrode penetrates into the microcrystalline grain boundary and has a low contact resistivity (10 −6 Ω · cm −2 unit) ) An ohmic electrode can be obtained. Thus, since the source electrode 17a and the drain electrode 17b can be formed without removing a part of the Schottky layer 15, a planar structure is obtained and the yield and reliability of the manufacturing process are improved.

本実施例の窒化物半導体装置においても、実施例１で説明したと同様に、ノーマリーオフ型で動作していることが確認できた。また、大幅に電流コラプスが抑制されていることが確認できた。   It was confirmed that the nitride semiconductor device of this example also operates normally-off as described in Example 1. It was also confirmed that current collapse was significantly suppressed.

以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものでなく種々変更可能である。例えば、制御電極の種類、ショットキ層やキャリア供給層の厚さ及び不純物濃度は、制御電極直下のチャネルにキャリアが存在せず、制御電極直下以外のチャネルにキャリアが存在するように適宜選択、設定することができる。   Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments and can be variously modified. For example, the type of control electrode, the thickness of the Schottky layer or carrier supply layer, and the impurity concentration are appropriately selected and set so that carriers do not exist in channels directly under the control electrode and carriers exist in channels other than directly under the control electrode. can do.

また、ＨＥＭＴ構造の窒化物半導体の代わりに、不純物が添加された窒化物半導体層を能動層（チャネル層）とし、その上に上述のショットキ層１５が形成された構造のＦＥＴ構造とすることができる。また、窒化物半導体層は、ＧａＮ／ＡｌＧａＮ系に限定されるものでなく、制御電極が形成される第２の窒化物半導体層（上記実施例ではショットキ層１５に相当）は、ＧａＮ、ＩｎＮあるいはこれらの混晶化合物を含み、かつアルミニウムを含まない層で構成することができる。また第１の窒化物半導体層（上記実施例ではキャリア供給層１４に相当）は、ＧａＮ、ＩｎＮ、ＡｌＮあるいはこれらの混晶半導体を含み、かつ少なくともアルミニウムを含む層で形成することができる。実施例において使用した炭化珪素（ＳｉＣ）基板の代わりにサファイア基板を用いてもかまわない。その場合は、バッファ層１２として窒化ガリウム（ＧａＮ）を用いる方が好ましい。また炭化珪素（ＳｉＣ）基板の代わりにシリコン（Ｓｉ）基板を用いてもかまわない。   Further, instead of a nitride semiconductor having a HEMT structure, a nitride semiconductor layer to which an impurity is added is used as an active layer (channel layer), and the above-described Schottky layer 15 is formed on the FET structure. it can. The nitride semiconductor layer is not limited to the GaN / AlGaN system, and the second nitride semiconductor layer (corresponding to the Schottky layer 15 in the above embodiment) on which the control electrode is formed is GaN, InN or It can be composed of a layer containing these mixed crystal compounds and not containing aluminum. The first nitride semiconductor layer (corresponding to the carrier supply layer 14 in the above embodiment) can be formed of a layer containing GaN, InN, AlN, or a mixed crystal semiconductor thereof and containing at least aluminum. A sapphire substrate may be used instead of the silicon carbide (SiC) substrate used in the examples. In that case, it is preferable to use gallium nitride (GaN) as the buffer layer 12. A silicon (Si) substrate may be used instead of the silicon carbide (SiC) substrate.

また第１の窒化物半導体層あるいは第２の窒化物半導体層とオーミック接触する電極の組成は、使用する窒化物半導体層の種類等に応じて、適宜選択すればよい。   The composition of the electrode in ohmic contact with the first nitride semiconductor layer or the second nitride semiconductor layer may be appropriately selected according to the type of the nitride semiconductor layer used.

なお第２の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望のショットキ特性や絶縁特性等が得られる範囲で、成長温度を制御することによって得られるものである。第２の窒化物半導体層の成長温度は、第１の窒化物半導体層の成長温度より４００℃程度以上低い温度に設定すると、ＨＥＭＴあるいはＦＥＴの制御電極を形成する場合に好適である。   Although the second nitride semiconductor layer has been described as having a microcrystalline structure, this is an aggregate of microcrystalline grains or a rearranged structure thereof. The growth temperature, the atmospheric gas composition during growth, the growth of the substrate to be grown. The size and arrangement of crystal grains vary depending on the type and the like, and can be obtained by controlling the growth temperature within a range where desired Schottky characteristics, insulation characteristics, and the like can be obtained. The growth temperature of the second nitride semiconductor layer is preferably set to a temperature lower by about 400 ° C. than the growth temperature of the first nitride semiconductor layer, which is suitable for forming a HEMT or FET control electrode.

本発明の第１の実施例である窒化物半導体装置の断面図である。1 is a sectional view of a nitride semiconductor device according to a first embodiment of the present invention. 本発明の効果を説明する電流−電圧特性を示す図である。It is a figure which shows the current-voltage characteristic explaining the effect of this invention. 本発明の効果を説明するドレイン電流−電圧特性を示す図である。It is a figure which shows the drain current-voltage characteristic explaining the effect of this invention. 従来の窒化物半導体装置のドレイン電流−電圧特性を示す図である。It is a figure which shows the drain current-voltage characteristic of the conventional nitride semiconductor device. 本発明の第２の実施例である窒化物半導体装置の断面図である。It is sectional drawing of the nitride semiconductor device which is the 2nd Example of this invention. 従来のこの種の窒化物半導体装置の断面図である。It is sectional drawing of this kind of conventional nitride semiconductor device. 第２の従来例の窒化物半導体装置の断面図である。It is sectional drawing of the nitride semiconductor device of the 2nd prior art example.

符号の説明Explanation of symbols

１１、１０１；基板、１２、１０２；バッファ層、１３、１０３；チャネル層、
１４、１０４；キャリア供給層、１５、１０５；ショットキ層、
１６、１０６；ゲート電極、１７ａ、１０７ａ；ソース電極、
１７ｂ、１０７ｂ：ドレイン電極
11, 101; substrate, 12, 102; buffer layer, 13, 103; channel layer,
14, 104; carrier supply layer, 15, 105; Schottky layer,
16, 106; gate electrodes, 17a, 107a; source electrodes,
17b, 107b: drain electrodes

Claims (5)

基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層にショットキ接触する制御電極とを備え、前記第２の窒化物半導体層は、前記第１の窒化物半導体層より成膜温度の低い膜からなる窒化物半導体装置において、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする窒化物半導体装置。   A group III element composed of at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic stacked on the substrate. A first nitride semiconductor layer made of a -V group nitride semiconductor layer, and a III-V group nitride semiconductor layer laminated on the first nitride semiconductor layer, and containing no aluminum. A nitride semiconductor layer; and a control electrode in Schottky contact with the second nitride semiconductor layer, wherein the second nitride semiconductor layer is formed from a film having a deposition temperature lower than that of the first nitride semiconductor layer. In the nitride semiconductor device, when the control voltage applied to the control electrode is 0 V, there is no carrier in the channel formed of the first nitride semiconductor layer immediately below the control electrode, and Nitride semiconductor device, characterized in that the carrier in the channel is present. 基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層にショットキ接触する制御電極とを備え、前記第２の窒化物半導体層は、微結晶構造からなる窒化物半導体装置において、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする窒化物半導体装置。   A group III element composed of at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic stacked on the substrate. A first nitride semiconductor layer made of a -V group nitride semiconductor layer, and a III-V group nitride semiconductor layer laminated on the first nitride semiconductor layer, and containing no aluminum. A nitride semiconductor layer; and a control electrode in Schottky contact with the second nitride semiconductor layer, wherein the second nitride semiconductor layer is applied to the control electrode in a nitride semiconductor device having a microcrystalline structure. When the control voltage is 0 V, no carrier exists in the channel made of the first nitride semiconductor layer immediately below the control electrode, and no carrier exists in the channel other than directly below the control electrode. Nitride semiconductor device characterized by there. 請求項１又は２いずれかに記載の窒化物半導体装置において、
前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする窒化物半導体装置。 The nitride semiconductor device according to claim 1 or 2,
A third nitride composed of the group III-V nitride semiconductor layer having an energy gap smaller than that of the first nitride semiconductor layer between the substrate and the first nitride semiconductor layer. When a control voltage applied to the control electrode is 0 V, a carrier is generated in a channel formed between the third nitride semiconductor layer and the first nitride semiconductor layer immediately below the control electrode. And a carrier exists in the channel other than immediately below the control electrode. 請求項１乃至３いずれかに記載の窒化物半導体装置において、
前記第２の窒化物半導体層にショットキ接触する前記制御電極と、前記第１の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to any one of claims 1 to 3,
A channel comprising the first nitride semiconductor layer, the control electrode being in Schottky contact with the second nitride semiconductor layer, and a source electrode and a drain electrode being in ohmic contact with the first nitride semiconductor layer, Alternatively, the nitride semiconductor device is characterized in that a current flowing through a channel formed between the third nitride semiconductor layer and the first nitride semiconductor layer is controlled by a voltage applied to the control electrode. 請求項１乃至４いずれかに記載の窒化物半導体装置において、
前記第２の窒化物半導体層上にオーミック接触する電極を備え、該電極は、成膜状態の前記第２の窒化物半導体層に接触していることを特徴とする窒化物半導体装置。
The nitride semiconductor device according to claim 1,
An electrode in ohmic contact is provided on the second nitride semiconductor layer, and the electrode is in contact with the second nitride semiconductor layer in a film formation state.
JP2005039387A 2005-02-16 2005-02-16 Nitride semiconductor device Expired - Fee Related JP4850423B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005039387A JP4850423B2 (en) 2005-02-16 2005-02-16 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005039387A JP4850423B2 (en) 2005-02-16 2005-02-16 Nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2006228891A true JP2006228891A (en) 2006-08-31
JP4850423B2 JP4850423B2 (en) 2012-01-11

Family

ID=36990004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005039387A Expired - Fee Related JP4850423B2 (en) 2005-02-16 2005-02-16 Nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP4850423B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258310A (en) * 2007-04-03 2008-10-23 New Japan Radio Co Ltd Nitride semiconductor device
JP2009070935A (en) * 2007-09-12 2009-04-02 New Japan Radio Co Ltd Nitride semiconductor device
JP2011142358A (en) * 2011-04-22 2011-07-21 Panasonic Corp Nitride semiconductor device
WO2011094382A2 (en) * 2010-01-27 2011-08-04 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices
US8569797B2 (en) 2009-01-22 2013-10-29 Panasonic Corporation Field effect transistor and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016087A (en) * 2000-06-29 2002-01-18 Nec Corp Semiconductor device
JP2003037118A (en) * 2001-07-25 2003-02-07 Nippon Telegr & Teleph Corp <Ntt> Field effect transistor
JP2003078215A (en) * 2001-09-03 2003-03-14 Nec Corp Iii nitride semiconductor device and its manufacturing method
JP2003277196A (en) * 2002-03-26 2003-10-02 Hitachi Cable Ltd Method for producing nitride semiconductor crystal, nitride semiconductor wafer and nitride semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016087A (en) * 2000-06-29 2002-01-18 Nec Corp Semiconductor device
JP2003037118A (en) * 2001-07-25 2003-02-07 Nippon Telegr & Teleph Corp <Ntt> Field effect transistor
JP2003078215A (en) * 2001-09-03 2003-03-14 Nec Corp Iii nitride semiconductor device and its manufacturing method
JP2003277196A (en) * 2002-03-26 2003-10-02 Hitachi Cable Ltd Method for producing nitride semiconductor crystal, nitride semiconductor wafer and nitride semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258310A (en) * 2007-04-03 2008-10-23 New Japan Radio Co Ltd Nitride semiconductor device
JP2009070935A (en) * 2007-09-12 2009-04-02 New Japan Radio Co Ltd Nitride semiconductor device
US8569797B2 (en) 2009-01-22 2013-10-29 Panasonic Corporation Field effect transistor and method of manufacturing the same
JP5469098B2 (en) * 2009-01-22 2014-04-09 パナソニック株式会社 Field effect transistor and manufacturing method thereof
WO2011094382A2 (en) * 2010-01-27 2011-08-04 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices
WO2011094382A3 (en) * 2010-01-27 2011-11-17 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices
US8802516B2 (en) 2010-01-27 2014-08-12 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices
US9385199B2 (en) 2010-01-27 2016-07-05 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices
JP2011142358A (en) * 2011-04-22 2011-07-21 Panasonic Corp Nitride semiconductor device

Also Published As

Publication number Publication date
JP4850423B2 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
US10707324B2 (en) Group IIIA-N HEMT with a tunnel diode in the gate stack
US9837519B2 (en) Semiconductor device
JP5334149B2 (en) Nitride semiconductor field effect transistor
US20130240951A1 (en) Gallium nitride superjunction devices
WO2010109566A1 (en) Semiconductor device and method for manufacturing same
US8860089B2 (en) High electron mobility transistor and method of manufacturing the same
JP5087240B2 (en) Manufacturing method of nitride semiconductor device
WO2011010418A1 (en) Nitride semiconductor device and method for manufacturing same
JP2010135641A (en) Field effect transistor and manufacturing method thereof
JP2008078526A (en) Nitride semiconductor device and its manufacturing method
JP2010206020A (en) Semiconductor device
JP2008192701A (en) GaN-BASED SEMICONDUCTOR ELEMENT
KR20150051822A (en) High electron mobility transistor and method of manufacturing the same
JP5100002B2 (en) Nitride semiconductor device
JP4869564B2 (en) Nitride semiconductor device and manufacturing method thereof
JP4850423B2 (en) Nitride semiconductor device
JP5415668B2 (en) Semiconductor element
JP2011142358A (en) Nitride semiconductor device
KR101172857B1 (en) Enhancement normally off nitride smiconductor device and manufacturing method thereof
JP2009289827A (en) Semiconductor device having heterojunction and manufacturing method thereof
KR20190112523A (en) Heterostructure Field Effect Transistor and production method thereof
JP5208439B2 (en) Nitride semiconductor device
JP2015056413A (en) Nitride semiconductor device
JP2008147552A (en) Nitride semiconductor device
JP2009060065A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Ref document number: 4850423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees