JP2008147552A - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
JP2008147552A
JP2008147552A JP2006335598A JP2006335598A JP2008147552A JP 2008147552 A JP2008147552 A JP 2008147552A JP 2006335598 A JP2006335598 A JP 2006335598A JP 2006335598 A JP2006335598 A JP 2006335598A JP 2008147552 A JP2008147552 A JP 2008147552A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
group iii
anode electrode
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006335598A
Other languages
Japanese (ja)
Other versions
JP5113375B2 (en
Inventor
Tadayoshi Deguchi
忠義 出口
Atsushi Nakagawa
敦 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2006335598A priority Critical patent/JP5113375B2/en
Publication of JP2008147552A publication Critical patent/JP2008147552A/en
Application granted granted Critical
Publication of JP5113375B2 publication Critical patent/JP5113375B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a group III-V nitride semiconductor device having a high breakdown voltage and a low on-voltage. <P>SOLUTION: The device includes: first and second nitride semiconductor layers made of a nitride semiconductor laminated on a semi-insulating substrate or an insulating one; a third nitride semiconductor layer film-formed at temperature lower than that of the second nitride semiconductor layer; a first anode electrode that forms Schottky junction on the first nitride semiconductor layer exposed in a recess and has low Schottky barrier height; a second anode electrode that is connected to the first anode electrode and is made of metal that is the same as or different from that of the first anode electrode forming the Schottky junction in the third nitride semiconductor layer; and a cathode electrode forming ohmic junction in the first, second, or third nitride semiconductor layer. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、III−V族窒化物半導体装置に関し、特に、耐圧が高く、且つオン抵抗が低い、大電力用のスイッチング素子として好適な窒化物半導体装置に関する。   The present invention relates to a group III-V nitride semiconductor device, and more particularly to a nitride semiconductor device that has a high breakdown voltage and a low on-resistance and is suitable as a switching element for high power.

半導体装置からなる大電力用のスイッチング素子では、耐圧が高く、且つオン抵抗が低いことが求められる。そのため、パワーMOSFET(Metal Oxide Semiconductor FET)や、バイポーラトランジスタとMOSFETとを複合したIGBT(Insulated Gate Bipolar Transistor ;絶縁ゲート型バイポーラトランジスタ)がスイッチング素子として使用されている。また一方で、耐圧が高く、且つオン抵抗が低い半導体装置として、SiC半導体装置やIII−V族窒化物半導体装置が知られている。その中でもIII−V族窒化物半導体の物性の長所を活かした電子デバイスの具体的な応用が望まれており、ショットキーバリアダイオードの開発が報告されている(非特許文献1)。
吉田他、「低オン電圧動作 GaN−FESBD」、電気学会研究会資料、社団法人電気学会、2004、EDD−04−69、p17−21
A switching element for high power made of a semiconductor device is required to have a high breakdown voltage and a low on-resistance. Therefore, a power MOSFET (Metal Oxide Semiconductor FET) or an IGBT (Insulated Gate Bipolar Transistor) in which a bipolar transistor and a MOSFET are combined is used as a switching element. On the other hand, SiC semiconductor devices and III-V nitride semiconductor devices are known as semiconductor devices with high breakdown voltage and low on-resistance. Among these, specific applications of electronic devices that take advantage of the physical properties of III-V nitride semiconductors are desired, and the development of Schottky barrier diodes has been reported (Non-Patent Document 1).
Yoshida et al., “Low On-Voltage Operation GaN-FESBD”, IEICE Technical Report, The Institute of Electrical Engineers of Japan, 2004, EDD-04-69, p17-21

耐圧が高く、且つオン抵抗の低い半導体装置として開発が行われているIII−V族窒化物半導体装置は、開発途上にあり、その物性の長所を十分に活かした報告例は非常に少ない。本発明は、耐圧が高く、且つオン電圧の低い、III−V族窒化物半導体装置を提供することを目的とする。   Group III-V nitride semiconductor devices, which are being developed as semiconductor devices with high breakdown voltage and low on-resistance, are in the process of development, and there are very few reported examples that fully take advantage of their physical properties. An object of the present invention is to provide a group III-V nitride semiconductor device having a high breakdown voltage and a low on-voltage.

上記目的を達成するため、本願請求項1に係る発明は、基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる第1のIII−V族窒化物半導体層と、該第1のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2のIII−V族窒化物半導体層と、該第2のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、前記第1及び第2のIII−V族窒化物半導体層よりも成膜温度の低い膜からなる第3のIII−V族窒化物半導体層が順に積層された窒化物半導体装置において、前記第3及び第2のIII−V族窒化物半導体層の一部を凹状に欠き、該凹部内に露出した前記第1のIII−V族窒化物半導体層にショットキー接合する第1アノード電極と、該第1アノード電極と同一あるいは異なる金属からなり、前記第3のIII−V族窒化物半導体層にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、前記第1アノード電極と前記第1のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第2アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さより低いことを特徴とする。   In order to achieve the above object, the invention according to claim 1 of the present application provides a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a group consisting of nitrogen, phosphorus and arsenic on the substrate. A first group III-V nitride semiconductor layer composed of a group III-V nitride semiconductor layer composed of a group V element containing at least nitrogen, and on the first group III-V nitride semiconductor layer The III-V nitride semiconductor layer stacked on the second layer, and does not contain aluminum, and the III-V nitride semiconductor layer stacked on the second group III-V nitride semiconductor layer. A third group III-V nitride semiconductor layer composed of a group V-nitride semiconductor layer, which is a film having a lower deposition temperature than the first and second group III-V nitride semiconductor layers. In the nitride semiconductor device, the third and second III-V A first anode electrode that is partially concaved and has a Schottky junction with the first group III-V nitride semiconductor layer exposed in the recess, and is the same as or different from the first anode electrode A second anode electrode made of metal and having a Schottky junction with the third group III-V nitride semiconductor layer and electrically connected to the first anode electrode, the first anode electrode and the first anode electrode The height of the Schottky barrier of the junction formed between the third group III-V nitride semiconductor layer is formed between the second anode electrode and the third group III-V nitride semiconductor layer. It is characterized by being lower than the height of the Schottky barrier of the junction.

本願請求項2に係る発明は、基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる第1のIII−V族窒化物半導体層と、該第1のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2のIII−V族窒化物半導体層と、該第2のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、前記第1及び第2のIII−V族窒化物半導体層よりも成膜温度の低い膜からなる第3のIII−V族窒化物半導体層が順に積層された窒化物半導体装置において、前記第3のIII−V族窒化物半導体層にショットキー接合する第1アノード電極と、該第1アノード電極と異なる金属からなり、前記第1アノード電極に接触する部分以外の前記第3のIII−V族窒化物半導体層にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、前記第1アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第2アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さより低いことを特徴とする。   The invention according to claim 2 of the present application includes, on the substrate, a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and at least nitrogen of the group consisting of nitrogen, phosphorus and arsenic. A first III-V nitride semiconductor layer composed of a III-V nitride semiconductor layer composed of a group V element, and the III-V stacked on the first III-V nitride semiconductor layer A second group III-V nitride semiconductor layer which is made of a group nitride semiconductor layer and does not contain aluminum, and the group III-V nitride semiconductor layer stacked on the second group III-V nitride semiconductor layer A nitride semiconductor device in which a third group III-V nitride semiconductor layer made of a film having a lower deposition temperature than the first and second group III-V nitride semiconductor layers is sequentially stacked; Schottky contact with the third group III-V nitride semiconductor layer And a first Schottky junction to the third group III-V nitride semiconductor layer other than a portion in contact with the first anode electrode and made of a metal different from the first anode electrode. A second anode electrode electrically connected to the anode electrode, and a height of a Schottky barrier of a junction formed between the first anode electrode and the third group III-V nitride semiconductor layer is The height of the Schottky barrier of the junction formed between the second anode electrode and the third group III-V nitride semiconductor layer is lower.

本願請求項3に係る発明は、請求項1又は2いずれか記載の窒化物半導体装置において、前記第3のIII−V族窒化物半導体層が、微結晶構造からなることを特徴とする。   The invention according to claim 3 of the present application is the nitride semiconductor device according to claim 1 or 2, wherein the third group III-V nitride semiconductor layer has a microcrystalline structure.

本願請求項4に係る発明は、 請求項1乃至3いずれか記載の窒化物半導体装置において、前記基板と前記第1のIII−V族窒化物半導体層との間に、前記第1のIII−V族窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体からなる第4のIII−V族窒化物半導体層を備えたことを特徴とする。   The invention according to claim 4 of the present application is the nitride semiconductor device according to any one of claims 1 to 3, wherein the first III-V is provided between the substrate and the first group III-V nitride semiconductor layer. A fourth group III-V nitride semiconductor layer made of the group III-V nitride semiconductor having an energy gap smaller than that of the group V nitride semiconductor layer is provided.

本願請求項5に係る発明は、請求項1乃至4いずれか記載の窒化物半導体装置において、前記第2、第3及び第4のIII−V族窒化物半導体層は、前記第1のIII−V族窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを有することを特徴とする。   The invention according to claim 5 of the present application is the nitride semiconductor device according to any one of claims 1 to 4, wherein the second, third, and fourth group III-V nitride semiconductor layers are the first III- It has an energy gap smaller than that of the group V nitride semiconductor layer.

本発明の窒化物半導体装置は、低い順方向バイアスの条件では、ショットキーバリアの高さの低いショットキー接合に電流が流れ、低いオン電圧特性となるとともに、順方向バイアスが高くなると、ショットキーバリアの高さの高いショットキー接合にも電流が流れ、大きな電流を流すことができる。また、低い逆方向バイアスの条件では逆方向のリーク電流が少なく、高い逆方向バイアスの条件では、高いショットキーバリアの接合のみが機能することになり、高い耐圧特性が得られることになる。特に本発明の窒化物半導体装置では、高い絶縁性の微結晶構造の第3のIII−V族窒化物半導体層にショットキー接合が形成されるため、低い逆方向バイアス条件での逆方向のリーク電流を非常に少なくすることができる。   In the nitride semiconductor device of the present invention, under the condition of a low forward bias, a current flows through a Schottky junction with a low Schottky barrier height, resulting in a low on-voltage characteristic. A current also flows through a Schottky junction with a high barrier, and a large current can flow. In addition, under the low reverse bias condition, the reverse leakage current is small, and under the high reverse bias condition, only a high Schottky barrier junction functions and high breakdown voltage characteristics are obtained. In particular, in the nitride semiconductor device of the present invention, since a Schottky junction is formed in the third III-V nitride semiconductor layer having a high insulating microcrystalline structure, reverse leakage under a low reverse bias condition is achieved. The current can be greatly reduced.

ショットキーバリアの高さが異なる接合を形成するために、窒化物半導体層の一部を除去し、あるいは選択成長により凹部を形成して第1のIII−V族窒化物半導体層及び第3のIII−V族窒化物半導体層にそれぞれ接合するアノード電極を形成すれば良く、簡便に形成することができる。特に本発明の窒化物半導体装置では、高い絶縁性の微結晶構造の第3のIII−V族窒化物半導体層に形成されるショットキーバリアの高さは、通常の成膜温度(成長温度)で形成した窒化物半導体層に形成されるショットキーバリアの高さより高くなる。その結果、ショットキーバリアの高さの差が大きくなり、より高い耐圧特性が得られることになる。   In order to form junctions having different Schottky barrier heights, a part of the nitride semiconductor layer is removed or a recess is formed by selective growth to form the first III-V nitride semiconductor layer and the third An anode electrode bonded to each of the group III-V nitride semiconductor layers may be formed, and can be easily formed. In particular, in the nitride semiconductor device of the present invention, the height of the Schottky barrier formed in the third III-V nitride semiconductor layer having a high insulating microcrystalline structure is the normal film formation temperature (growth temperature). It becomes higher than the height of the Schottky barrier formed in the nitride semiconductor layer formed in (1). As a result, the difference in the height of the Schottky barrier becomes large, and higher breakdown voltage characteristics can be obtained.

また、第3のIII−V族窒化物半導体層の直下に第2のIII−V族窒化物半導体層が積層した構造となっているため、自発分極とピエゾ分極の効果がさらに大きくなり、ショットキーバリアの高さが高くなる。 In addition, since the second III-V nitride semiconductor layer is laminated immediately below the third III-V nitride semiconductor layer, the effects of spontaneous polarization and piezo polarization are further increased. The key barrier height increases.

さらにショットキーバリアの高さが異なる接合を形成するために、第3のIII−V族窒化物半導体層に接合するアノード電極を異なる金属で形成すれば良く、簡便に形成することができる。   Furthermore, in order to form junctions having different Schottky barrier heights, the anode electrode joined to the third group III-V nitride semiconductor layer may be formed of a different metal, which can be easily formed.

また、第4のIII−V族窒化物半導体層を備えた、いわゆるHEMT構造の窒化物半導体層を用いて本発明のショットキーバリアダイオードを形成して2次元電子ガスをキャリアとする場合には、さらにオン電圧が低く、順方向電流が大きい、良好な順方向電圧特性が得られた。   In the case where the Schottky barrier diode of the present invention is formed using a so-called HEMT structure nitride semiconductor layer including a fourth group III-V nitride semiconductor layer and a two-dimensional electron gas is used as a carrier. Further, good forward voltage characteristics with a low on-voltage and a large forward current were obtained.

本発明の窒化物半導体装置は、基板上に、第1及び第2のIII−V族窒化物半導体層と高い絶縁性の微結晶構造の第3のIII−V族窒化物半導体層が積層形成されており、第1及び第3のIII−V族窒化物半導体層それぞれに接合する、あるいは第3のIII−V族窒化物半導体層に接合する第1アノード電極と第2アノード電極を構成する電極金属を適宜選択することによって、第1及び第2アノード電極のショットキーバリアの高さが異なるように構成している。またカソード電極は、第1、第2または第3のIII−V族窒化物半導体層に接合する構造となっている。   In the nitride semiconductor device of the present invention, the first and second group III-V nitride semiconductor layers and the third group III-V nitride semiconductor layer having a highly insulating microcrystalline structure are stacked on the substrate. Forming a first anode electrode and a second anode electrode that are joined to the first and third group III-V nitride semiconductor layers, respectively, or joined to the third group III-V nitride semiconductor layer. By appropriately selecting the electrode metal, the first and second anode electrodes have different Schottky barrier heights. Further, the cathode electrode is structured to be bonded to the first, second or third group III-V nitride semiconductor layer.

このような構造の窒化物半導体装置では、第1及び第2アノード電極とカソード電極との間に順方向バイアスを印加する場合、順方向バイアスが小さい最初の段階では、第1のIII−V族窒化物半導体層とショットキーバリアの高さの低い接合を形成する第1アノード電極が主に機能することによって、低いオン電圧で電流が流れることになる。さらに順方向バイアスが大きくなると、第2アノード電極にも電流が流れ、大電流が流れることになる。   In the nitride semiconductor device having such a structure, when a forward bias is applied between the first and second anode electrodes and the cathode electrode, the first III-V group is used at the initial stage where the forward bias is small. The first anode electrode that forms a junction having a low height between the nitride semiconductor layer and the Schottky barrier functions mainly, whereby a current flows with a low on-voltage. When the forward bias is further increased, a current flows through the second anode electrode, and a large current flows.

また第1及び第2アノード電極とカソード電極との間に逆方向バイアスを印加する場合、低い逆方向バイアスの条件では、第3のIII−V族窒化物半導体層が絶縁性の高い微結晶構造となっているため、逆方向のリーク電流が減少する。さらに逆方向バイアスが大きくなると、ショットキーバリアの高い接合を形成する第2アノード電極のみが機能することになり、高い耐圧特性が得られることになる。以下、本発明の窒化物半導体装置について、スイッチング素子として用いることができるショットキーバリアダイオードを例にとり、詳細に説明する。   When a reverse bias is applied between the first and second anode electrodes and the cathode electrode, the third III-V nitride semiconductor layer has a highly insulating microcrystalline structure under low reverse bias conditions. Therefore, the reverse leakage current is reduced. When the reverse bias is further increased, only the second anode electrode that forms a junction with a high Schottky barrier functions, and high breakdown voltage characteristics are obtained. Hereinafter, the nitride semiconductor device of the present invention will be described in detail by taking a Schottky barrier diode that can be used as a switching element as an example.

図1、図2は本発明の第1の実施例のHEMT構造を利用した電界効果型ショットキーバリアダイオード10aであり、図1はその断面図を、図2はその製造工程をそれぞれ示している。図2に示すように、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD(Metal-Organic Chemical Vapor Deposition)法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第4のIII−V族窒化物半導体層に相当)、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1のIII−V族窒化物半導体層に相当)、厚さ5nmのノンドープの窒化ガリウム(GaN)からなるキャップ層15(第2のIII−V族窒化物半導体層に相当)、キャップ層15の成膜温度より600℃程度低い温度で成膜され、微結晶構造からなり、絶縁性の高い厚さ5nmの窒化ガリウム(GaN)からなる低温成長キャップ層16(第3のIII−V族窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する(図2a)。このような半導体基板では、窒化ガリウムからなるチャネル層13と窒化アルミニウムガリウムからなるショットキー層14とのヘテロ接合面近傍に、2次元電子ガス(キャリア)が発生する。   1 and 2 show a field effect Schottky barrier diode 10a using a HEMT structure according to a first embodiment of the present invention. FIG. 1 shows a sectional view thereof and FIG. 2 shows a manufacturing process thereof. . As shown in FIG. 2, aluminum nitride (AlN) having a thickness of about 200 nm is formed on a substrate 11 made of semi-insulating or insulating silicon carbide (SiC) by MOCVD (Metal-Organic Chemical Vapor Deposition) method or the like. A buffer layer 12, a channel layer 13 (corresponding to a fourth group III-V nitride semiconductor layer) made of non-doped gallium nitride (GaN) with a thickness of 2.5 μm, and a non-doped aluminum gallium nitride (AlGaN) with a thickness of 25 nm Schottky layer 14 (corresponding to the first group III-V nitride semiconductor layer) made of, and cap layer 15 (second group III-V nitride semiconductor layer made of non-doped gallium nitride (GaN) having a thickness of 5 nm. The gallium nitride film is formed at a temperature lower by about 600 ° C. than the film formation temperature of the cap layer 15 and has a microcrystalline structure and a high insulating thickness of 5 nm. A semiconductor substrate having a structure in which low-temperature growth cap layers 16 (corresponding to a third group III-V nitride semiconductor layer) made of (GaN) are sequentially stacked is prepared (FIG. 2a). In such a semiconductor substrate, a two-dimensional electron gas (carrier) is generated in the vicinity of the heterojunction surface between the channel layer 13 made of gallium nitride and the Schottky layer 14 made of aluminum gallium nitride.

次に、低温成長キャップ層16上にチタン(Ti)/アルミニウム(Al)の積層体等からなるカソード電極17をパターン形成し、850℃、30秒の急速加熱を行い、低温成長キャップ層16にオーミック接合を形成する。ここでカソード電極17は、低温成長キャップ層16及びキャップ層15をエッチング除去し、ショットキー層14にオーミック接触する構造とすることも可能であるが、成膜後の微結晶構造のままの低温成長キャップ層16上にオーミック電極を形成することにより、微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い(10-6Ω・cm2台)オーミック電極を得ることができ、好ましい。 Next, a cathode electrode 17 made of a laminate of titanium (Ti) / aluminum (Al) or the like is formed on the low-temperature growth cap layer 16 and subjected to rapid heating at 850 ° C. for 30 seconds. An ohmic junction is formed. Here, the cathode electrode 17 may have a structure in which the low temperature growth cap layer 16 and the cap layer 15 are removed by etching to make ohmic contact with the Schottky layer 14, but the low temperature remains in the microcrystalline structure after film formation. By forming an ohmic electrode on the growth cap layer 16, the metal constituting the ohmic electrode penetrates into the crystal grain boundary, and an ohmic electrode having a low contact resistivity (10 −6 Ω · cm 2 ) can be obtained. It is possible and preferable.

次に、第1アノード電極の形成予定領域が開口するようにフォトレジストをパターン形成し、塩素系ガスを用いたRIE等のドライエッチングにより、露出する低温成長キャップ層16及びキャップ層15を全てエッチングして、ショットキー層14を露出する凹部18を形成する(図2b)。   Next, a photoresist is patterned so that the region where the first anode electrode is to be formed is opened, and the exposed low temperature growth cap layer 16 and cap layer 15 are all etched by dry etching such as RIE using a chlorine-based gas. Then, a recess 18 exposing the Schottky layer 14 is formed (FIG. 2b).

その後、チタン(Ti)/アルミニウム(Al)の積層体等からなる第1アノード電極19を、凹部18内のショットキー層14上にパターン形成する(図2c)。さらに第1アノード電極19上及び低温成長キャップ層16の上に、第1アノード電極19と電気的に接続するよう白金(Pt)/金(Au)の積層体等からなる第2アノード電極20をパターン形成し、低温成長キャップ層16との間にショットキー接合を形成する(図2d)。   Thereafter, a first anode electrode 19 made of a titanium (Ti) / aluminum (Al) laminate or the like is patterned on the Schottky layer 14 in the recess 18 (FIG. 2c). Further, a second anode electrode 20 made of a platinum (Pt) / gold (Au) laminate or the like is electrically connected to the first anode electrode 19 on the first anode electrode 19 and the low-temperature growth cap layer 16. Patterning is performed to form a Schottky junction with the low temperature growth cap layer 16 (FIG. 2d).

このような構造の電界効果型ショットキーバリアダイオード10aでは、第1アノード電極19を構成するTiとショットキー層14を構成するAlGaNとの接合により、高さ約0.3eVのショットキーバリアが形成される。一方、第2アノード電極を構成するPtと低温成長キャップ層16を構成する低温成長GaNとの接合により、高さ約2.0eVのショットキーバリアが形成される。このショットキーバリアの高さは、通常の温度で成長したGaNとPtとの接合により形成されるショットキー接合のショットキーバリアの高さと比較して、1.2eV程度高くなっている。   In the field effect Schottky barrier diode 10a having such a structure, a Schottky barrier having a height of about 0.3 eV is formed by the junction of Ti constituting the first anode electrode 19 and AlGaN constituting the Schottky layer 14. Is done. On the other hand, a Schottky barrier having a height of about 2.0 eV is formed by the junction of Pt constituting the second anode electrode and the low temperature growth GaN constituting the low temperature growth cap layer 16. The height of the Schottky barrier is about 1.2 eV higher than the Schottky barrier height of the Schottky junction formed by the junction of GaN and Pt grown at a normal temperature.

このようにショットキーバリアの高さが異なる第1アノード電極19及び第2アノード電極20とカソード電極17との間に順方向バイアスを印加すると、0.1〜0.3Vのオン電圧で、順方向電流が急激に増大する良好な立ち上りが観測された。また、逆方向バイアスを印加すると、約650Vという大きな耐圧が観測され、耐圧が高く、且つオン抵抗の低いショットキーバリアダイオードであることが確認された。   As described above, when a forward bias is applied between the first anode electrode 19 and the second anode electrode 20 and the cathode electrode 17 having different Schottky barrier heights, a forward voltage of 0.1 to 0.3 V is applied. A good rise was observed in which the directional current increased rapidly. When a reverse bias was applied, a large breakdown voltage of about 650 V was observed, and it was confirmed that the Schottky barrier diode had a high breakdown voltage and a low on-resistance.

一般的に、このような構造のショットキーバリアダイオードにおいて、TiとAlGaNとの接合の順方向電流の立ち上りに必要なオン電圧は、0.3〜0.5V程度である。一方、Ptと本発明の低温成長のGaNとの接合のオン電圧は2.0〜2.5V程度である。   In general, in the Schottky barrier diode having such a structure, an on-voltage required for rising of a forward current at the junction of Ti and AlGaN is about 0.3 to 0.5V. On the other hand, the ON voltage of the junction between Pt and the low-temperature grown GaN of the present invention is about 2.0 to 2.5V.

本実施例に係るショットキーバリアダイオード10aでは、順方向電流の立ち上りの最初の段階では、ショットキー層14(AlGaN)とショットキー接合する第1アノード電極19(Ti)が主に機能することによって、ショットキーバリアダイオード10aのオン電圧が、ショットキー層14と第1のアノード電極19のオン抵抗に近い値となっていると考えられる。更に、チャネル層13とショットキー層14とのヘテロ接合面近傍に発生する2次元電子ガスがキャリアとなって順方向電流の増大に寄与しているものと考えられる。その後、順方向バイアスが2.0〜2. 5V程度に達すると、第1アノード電極19及び第2アノード電極20の両方がアノード電極として機能し、さらに大きな電流を流すことができるようになる。   In the Schottky barrier diode 10a according to the present embodiment, the first anode electrode 19 (Ti) that is in Schottky junction with the Schottky layer 14 (AlGaN) mainly functions at the initial stage of rising of the forward current. It is considered that the ON voltage of the Schottky barrier diode 10 a is close to the ON resistance of the Schottky layer 14 and the first anode electrode 19. Furthermore, it is considered that the two-dimensional electron gas generated in the vicinity of the heterojunction surface between the channel layer 13 and the Schottky layer 14 serves as a carrier and contributes to an increase in forward current. Thereafter, when the forward bias reaches about 2.0 to 2.5 V, both the first anode electrode 19 and the second anode electrode 20 function as anode electrodes, and a larger current can be passed.

また、第1アノード電極19及び第2アノード電極20とカソード電極17との間に逆方向バイアスを印加したところ、約650Vという大きな耐圧が観測された。一般的には、互いにショットキー接合したTi電極とAlGaN層との間に−10Vの逆方向バイアスを印加した場合、10-5〜10-3A程度の逆方向リーク電流が発生する。一方、Pt電極と低温成長のGaN層とをショットキー接合させた場合の逆方向リーク電流は、それよりも2桁以上小さく、約500V程度の耐圧が得られる。 When a reverse bias was applied between the first anode electrode 19 and the second anode electrode 20 and the cathode electrode 17, a large breakdown voltage of about 650 V was observed. In general, when a reverse bias of −10 V is applied between the Ti electrode and the AlGaN layer that are Schottky-bonded to each other, a reverse leakage current of about 10 −5 to 10 −3 A is generated. On the other hand, the reverse leakage current when a Pt electrode and a low-temperature-grown GaN layer are subjected to Schottky junction is two orders of magnitude smaller than that, and a breakdown voltage of about 500 V is obtained.

本実施例に係るショットキーバリアダイオード10aでは、逆方向バイアスが−10V程度以下の最初の段階では、ショットキー層14が高い絶縁性により、逆方向リーク電流がほとんど発生しない。逆方向バイアスが−10V程度より大きくなると、キャリアとなる2次元電子ガスは、第2アノード電極20と低温成長キャップ層16との接合により形成される空乏層により、ほとんど存在しない状態となり、わずかに発生する逆方向リーク電流の流出が阻止される。さらに逆方向バイアスが大きくなると、第2アノード電極20と低温成長キャップ層16との接合により形成される空乏層が広がり、第2アノード電極20のみがアノード電極として機能するようになり、キャップ層15を備えることにより、約650Vの耐圧という高耐圧を実現したことになる。   In the Schottky barrier diode 10a according to the present embodiment, in the first stage where the reverse bias is about −10 V or less, the reverse leak current hardly occurs due to the high insulation of the Schottky layer 14. When the reverse bias is larger than about −10 V, the two-dimensional electron gas serving as a carrier becomes almost non-existent due to the depletion layer formed by the junction between the second anode electrode 20 and the low-temperature growth cap layer 16, and slightly The reverse leakage current that is generated is prevented from flowing out. When the reverse bias is further increased, a depletion layer formed by the junction of the second anode electrode 20 and the low temperature growth cap layer 16 spreads, and only the second anode electrode 20 functions as an anode electrode, and the cap layer 15 By providing this, a high breakdown voltage of about 650 V is achieved.

次に図1に示す構造のショットキーバリアダイオードを、別の製造方法により形成する第2の実施例について説明する。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第4のIII−V族窒化物半導体層に相当)、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1のIII−V族窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。   Next, a second embodiment in which the Schottky barrier diode having the structure shown in FIG. 1 is formed by another manufacturing method will be described. As in the first embodiment, a buffer layer 12 made of aluminum nitride (AlN) having a thickness of about 200 nm is formed on a substrate 11 made of semi-insulating or insulating silicon carbide (SiC) by MOCVD or the like. A channel layer 13 (corresponding to a fourth group III-V nitride semiconductor layer) made of non-doped gallium nitride (GaN) with a thickness of 0.5 μm, and a Schottky layer 14 (thickness of non-doped aluminum gallium nitride (AlGaN) with a thickness of 25 nm) A semiconductor substrate having a structure in which a group III-V nitride semiconductor layer 1) is sequentially stacked is prepared.

次に、ショットキー層14上の第1アノード電極形成予定領域に、キャップ層を選択成長させるためにSiO2からなるマスク材を形成し、その後、厚さ5nmのノンドープの窒化ガリウム(GaN)からなるキャップ層15(第2の窒化物半導体層に相当)、キャップ層15の成膜温度より600℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ5nmの窒化ガリウム(GaN)からなる低温成長キャップ層16(第3の窒化物半導体層に相当)を積層形成する。その後、マスク材を除去することにより、第1の実施例で説明した凹部18を形成することができる。以下、第1の実施例で説明した工程に従い、カソード電極17、第1アノード電極19及び第2アノード電極20を形成し、本発明のショットキーバリアダイオードを形成することができる。 Next, a mask material made of SiO 2 is formed in the region where the first anode electrode is to be formed on the Schottky layer 14 in order to selectively grow the cap layer, and thereafter, from non-doped gallium nitride (GaN) having a thickness of 5 nm. A cap layer 15 (corresponding to a second nitride semiconductor layer), which is formed at a temperature lower by about 600 ° C. than the film formation temperature of the cap layer 15, has a microcrystalline structure, and has a high insulation thickness of 5 nm. A low-temperature growth cap layer 16 (corresponding to a third nitride semiconductor layer) made of (GaN) is stacked. Thereafter, by removing the mask material, the recesses 18 described in the first embodiment can be formed. Hereinafter, according to the steps described in the first embodiment, the cathode electrode 17, the first anode electrode 19 and the second anode electrode 20 can be formed to form the Schottky barrier diode of the present invention.

このようにエッチングによらず、ノンドープGaNキャップ層15および低温成長キャップ層16を選択成長させる場合であっても、上述の第1の実施例同様、低いオン電圧特性と高い耐圧特性の窒化物半導体装置を形成することができる。   Thus, even when the non-doped GaN cap layer 15 and the low-temperature growth cap layer 16 are selectively grown without using etching, a nitride semiconductor having low on-voltage characteristics and high breakdown voltage characteristics as in the first embodiment described above. A device can be formed.

図3は本発明の第3の実施例のショットキーバリアダイオード10bである。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第4のIII−V族窒化物半導体層に相当)、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1のIII−V族窒化物半導体層に相当)、厚さ5nmのノンドープの窒化ガリウム(GaN)からなるキャップ層15(第2のIII−V族窒化物半導体層に相当)、キャップ層15の成膜温度より600℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ5nmの窒化ガリウム(GaN)からなる低温成長キャップ層16(第3のIII−V族窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。その後、凹部を形成し、ショットキー層14と低温成長キャップ層16とにショットキー接合を形成するように、チタン(Ti)/アルミニウム(Al)からなるアノード電極を形成する。図3に示すように、本実施例のアノード電極は、ショットキー層14に接合する第1アノード電極19と、低温成長キャップ層16に接合する第2アノード電極20とが一体となって形成されている。このような構造では、前述の第1の実施例で説明した異なる金属からなる場合と比較して、第1アノード電極19とショットキー層14との間のショットキーバリアの高さと、第2アノード電極20と低温成長キャップ層16との間のショットキーバリアの高さの差が小さくなる。しかし、微結晶構造の低温成長キャップ層16に接合するショットキー接合のショットキーバリアの高さは、通常の成長温度で形成した窒化物半導体層に接合するショットキー接合のショットキーバリアの高さより高くなり、低いオン電圧特性と高い耐圧特性が得られる。なお凹部18は、第2の実施例で説明したように選択成長法により形成することもできる。   FIG. 3 shows a Schottky barrier diode 10b according to a third embodiment of the present invention. As in the first embodiment, a buffer layer 12 made of aluminum nitride (AlN) having a thickness of about 200 nm is formed on a substrate 11 made of semi-insulating or insulating silicon carbide (SiC) by MOCVD or the like. A channel layer 13 (corresponding to a fourth group III-V nitride semiconductor layer) made of non-doped gallium nitride (GaN) with a thickness of 0.5 μm, and a Schottky layer 14 (thickness of non-doped aluminum gallium nitride (AlGaN) with a thickness of 25 nm) 1), a cap layer 15 (corresponding to a second group III-V nitride semiconductor layer) made of non-doped gallium nitride (GaN) having a thickness of 5 nm, The film is formed at a temperature lower by about 600 ° C. than the film formation temperature, has a microcrystalline structure, and has a low-temperature growth carrier made of gallium nitride (GaN) with a thickness of 5 nm, which is highly insulating. Flop layer 16 (corresponding to the third group III-V nitride semiconductor layer) is a semiconductor substrate stacked sequentially. Thereafter, a recess is formed, and an anode electrode made of titanium (Ti) / aluminum (Al) is formed so as to form a Schottky junction between the Schottky layer 14 and the low temperature growth cap layer 16. As shown in FIG. 3, the anode electrode of this example is formed by integrally forming a first anode electrode 19 that is bonded to the Schottky layer 14 and a second anode electrode 20 that is bonded to the low-temperature growth cap layer 16. ing. In such a structure, the height of the Schottky barrier between the first anode electrode 19 and the Schottky layer 14 and the second anode are compared with the case of being made of a different metal described in the first embodiment. The difference in the height of the Schottky barrier between the electrode 20 and the low temperature growth cap layer 16 is reduced. However, the Schottky barrier height of the Schottky junction bonded to the low-temperature growth cap layer 16 having the microcrystalline structure is higher than the Schottky barrier height of the Schottky junction bonded to the nitride semiconductor layer formed at the normal growth temperature. As a result, the low on-voltage characteristic and the high breakdown voltage characteristic are obtained. The recess 18 can also be formed by a selective growth method as described in the second embodiment.

本実施例では、第1アノード電極19と第2アノード電極20を同時に形成することができ、アノード電極の形成工程を削減できる利点がある。   In this embodiment, the first anode electrode 19 and the second anode electrode 20 can be formed at the same time, and there is an advantage that the anode electrode forming process can be reduced.

図4は本発明の第4の実施例のショットキーバリアダイオード10cである。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1の窒化物半導体層に相当)、厚さ5nmのノンドープの窒化ガリウム(GaN)からなるキャップ層15(第2の窒化物半導体層に相当)、キャップ層15の成膜温度より600℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ5nmの窒化ガリウム(GaN)からなる低温成長キャップ層16(第3の窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。その後、凹部を形成することなく、Tiからなる第1アノード電極19と、Ptからなる第2アノード電極20を、微結晶構造の低温成長キャップ層16上に形成する。このような構造では、第1アノード電極19と低温成長キャップ層16との間の接合のショットキーバリアの高さが、前述の第1の実施例に比べて少し高くなることになるが、第1及び第2アノード電極19、20を構成する電極金属を適宜選択してショットキーバリアの高さの異なる接合を形成することで、第1の実施例同様、相対的に低いオン電圧特性と高い耐圧特性が得られることになる。   FIG. 4 shows a Schottky barrier diode 10c according to a fourth embodiment of the present invention. As in the first embodiment, a buffer layer 12 made of aluminum nitride (AlN) having a thickness of about 200 nm is formed on a substrate 11 made of semi-insulating or insulating silicon carbide (SiC) by MOCVD or the like. A channel layer 13 made of non-doped gallium nitride (GaN) having a thickness of .5 μm, a Schottky layer 14 made of non-doped aluminum gallium nitride (AlGaN) having a thickness of 25 nm (corresponding to the first nitride semiconductor layer), and undoped having a thickness of 5 nm. The cap layer 15 (corresponding to the second nitride semiconductor layer) made of gallium nitride (GaN) is formed at a temperature lower by about 600 ° C. than the film formation temperature of the cap layer 15, has a microcrystalline structure, and has an insulating property. A low-temperature growth cap layer 16 (corresponding to a third nitride semiconductor layer) made of gallium nitride (GaN) having a high thickness of 5 nm was sequentially stacked. To prepare the granulation of the semiconductor substrate. Thereafter, the first anode electrode 19 made of Ti and the second anode electrode 20 made of Pt are formed on the low-temperature growth cap layer 16 having a microcrystalline structure without forming a recess. In such a structure, the height of the Schottky barrier at the junction between the first anode electrode 19 and the low-temperature growth cap layer 16 is slightly higher than that in the first embodiment. By appropriately selecting electrode metals constituting the first and second anode electrodes 19 and 20 and forming junctions having different Schottky barrier heights, a relatively low on-voltage characteristic and a high level are obtained as in the first embodiment. A breakdown voltage characteristic is obtained.

本実施例では、凹部18を形成する必要がないので、凹部18の形成工程を削減できる利点がある。   In the present embodiment, since it is not necessary to form the recess 18, there is an advantage that the process of forming the recess 18 can be reduced.

以上本発明の実施例について説明したが、本発明はこれらに限定されるものでないことはいうまでもない。例えば、HEMT構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層(チャネル層)とし、その上に上述の微結晶構造からなる低温成長キャップ層16が形成されたいわゆるFET構造の窒化物半導体装置とすることができる。また、窒化物半導体層は、GaN/AlGaN系に限定されるものではなく、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層で形成することができる。   As mentioned above, although the Example of this invention was described, it cannot be overemphasized that this invention is not limited to these. For example, instead of a nitride semiconductor device having a HEMT structure, a nitride semiconductor layer to which an impurity is added is used as an active layer (channel layer), and a low-temperature growth cap layer 16 having the above-described microcrystalline structure is formed thereon. A nitride semiconductor device having a so-called FET structure can be obtained. The nitride semiconductor layer is not limited to the GaN / AlGaN system, but a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium, and a group consisting of nitrogen, phosphorus and arsenic. Of these, a group III-V nitride semiconductor layer composed of a group V element containing at least nitrogen can be formed.

またアノード電極を構成する金属材料は、接合を形成するIII−V族窒化物半導体層の種類に応じて適宜選択すればよい。たとえば上記実施例で説明した窒化物半導体層の場合には、第1アノード電極を構成する金属材料はTiに限定されず、例えばアルミニウム(Al)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)や銀(Ag)等、第2アノード電極より相対的に低いショットキーバリアを形成する金属であればよい。また、第2アノード電極を構成する金属材料はPtに限定されず、例えばニッケル(Ni)、パラジウム(Pd)やAu(金)等、第1アノード電極より相対的に高いショットキーバリアを形成する金属を選択すればよい。なお、高速スイッチング素子として用いるためには、第1アノード電極のショットキーバリアの高さが0.8eVより低く、第2アノード電極のショットキーバリアの高さが0.8eVより高い組合せを選択すると、低いオン電圧で高い耐圧特性が得られ、好ましい。   The metal material constituting the anode electrode may be appropriately selected according to the type of the III-V nitride semiconductor layer that forms the junction. For example, in the case of the nitride semiconductor layer described in the above embodiment, the metal material constituting the first anode electrode is not limited to Ti. For example, aluminum (Al), molybdenum (Mo), tantalum (Ta), tungsten ( Any metal that forms a Schottky barrier relatively lower than the second anode electrode, such as W) or silver (Ag), may be used. The metal material constituting the second anode electrode is not limited to Pt, and forms a Schottky barrier that is relatively higher than the first anode electrode, such as nickel (Ni), palladium (Pd), or Au (gold). What is necessary is just to select a metal. For use as a high-speed switching element, a combination is selected in which the Schottky barrier height of the first anode electrode is lower than 0.8 eV and the Schottky barrier height of the second anode electrode is higher than 0.8 eV. A high breakdown voltage characteristic is obtained with a low on-voltage, which is preferable.

また基板1は、炭化珪素基板の代りに、サファイア基板やシリコン基板を用いてもよい。なお、サファイア基板を用いる場合、バッファ層12は低温成長の窒化ガリウム(GaN)を用いる方が望ましい。   The substrate 1 may be a sapphire substrate or a silicon substrate instead of the silicon carbide substrate. In the case where a sapphire substrate is used, it is desirable to use gallium nitride (GaN) grown at a low temperature for the buffer layer 12.

なお本発明の低温成長キャップ層16について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性が得られる範囲で、成長温度を制御することによって得られるものである。第3の窒化物半導体層の成長温度は、第2の窒化物半導体層の成長温度より500℃程度以上低い温度に設定すると、アノード電極に高いショットキーバリアを形成することができ、リーク電流の低減や逆方向耐圧の向上に効果がある。さらに電流コラプスの抑制にも好適である。   Although the low-temperature growth cap layer 16 of the present invention has been described as having a microcrystalline structure, this is an aggregate of microcrystalline grains or a rearranged structure thereof, and includes a growth temperature, an atmospheric gas composition during growth, and a substrate to be grown. Depending on the type of crystal, the size and arrangement of crystal grains vary and can be obtained by controlling the growth temperature within a range where desired insulation characteristics can be obtained. If the growth temperature of the third nitride semiconductor layer is set to a temperature lower by about 500 ° C. than the growth temperature of the second nitride semiconductor layer, a high Schottky barrier can be formed on the anode electrode, and the leakage current can be reduced. It is effective in reducing and improving reverse breakdown voltage. Furthermore, it is also suitable for suppressing current collapse.

本発明の第1の実施例に係る窒化物半導体装置の説明図である。It is explanatory drawing of the nitride semiconductor device which concerns on the 1st Example of this invention. 本発明の第1の実施例に係る窒化物半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the nitride semiconductor device concerning the 1st example of the present invention. 本発明の第3の実施例に係る窒化物半導体装置の説明図である。It is explanatory drawing of the nitride semiconductor device which concerns on the 3rd Example of this invention. 本発明の第4の実施例に係る窒化物半導体装置の説明図である。It is explanatory drawing of the nitride semiconductor device which concerns on the 4th Example of this invention.

符号の説明Explanation of symbols

10:ショットキーバリアダイオード、11;基板、12;バッファ層、13;チャネル層、14;ショットキー層、16;キャップ層、16;低温成長キャップ層、17;カソード電極、18;凹部、19;第1アノード電極、20;第2アノード電極 10: Schottky barrier diode, 11; substrate, 12; buffer layer, 13; channel layer, 14; Schottky layer, 16; cap layer, 16; low temperature growth cap layer, 17; 1st anode electrode, 20; 2nd anode electrode

Claims (5)

基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる第1のIII−V族窒化物半導体層と、該第1のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2のIII−V族窒化物半導体層と、該第2のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、前記第1及び第2のIII−V族窒化物半導体層よりも成膜温度の低い膜からなる第3のIII−V族窒化物半導体層が順に積層された窒化物半導体装置において、
前記第3及び第2のIII−V族窒化物半導体層の一部を凹状に欠き、該凹部内に露出した前記第1のIII−V族窒化物半導体層にショットキー接合する第1アノード電極と、該第1アノード電極と同一あるいは異なる金属からなり、前記第3のIII−V族窒化物半導体層にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、
前記第1アノード電極と前記第1のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第2アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さより低いことを特徴とする窒化物半導体装置。
A III-group consisting of a Group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a Group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic on the substrate. A first group III-V nitride semiconductor layer made of a group V nitride semiconductor layer, and the group III-V nitride semiconductor layer stacked on the first group III-V nitride semiconductor layer; And a second group III-V nitride semiconductor layer that is laminated on the second group III-V nitride semiconductor layer, and the first and second group III-V nitride semiconductor layers are stacked on the second group III-V nitride semiconductor layer. A nitride semiconductor device in which a third group III-V nitride semiconductor layer made of a film having a deposition temperature lower than that of the group III-V nitride semiconductor layer is sequentially stacked;
A first anode electrode in which a part of the third and second group III-V nitride semiconductor layers is not formed in a concave shape and is Schottky-bonded to the first group III-V nitride semiconductor layer exposed in the recess. And a second anode electrode made of the same or different metal as the first anode electrode, and a Schottky junction to the third III-V nitride semiconductor layer and electrically connected to the first anode electrode, Prepared,
The height of the Schottky barrier at the junction formed between the first anode electrode and the first group III-V nitride semiconductor layer is determined by the second anode electrode and the third group III-V nitride. A nitride semiconductor device characterized by being lower than a height of a Schottky barrier of a junction formed between the metal semiconductor layer.
基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる第1のIII−V族窒化物半導体層と、該第1のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2のIII−V族窒化物半導体層と、該第2のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、前記第1及び第2のIII−V族窒化物半導体層よりも成膜温度の低い膜からなる第3のIII−V族窒化物半導体層が順に積層された窒化物半導体装置において、
前記第3のIII−V族窒化物半導体層にショットキー接合する第1アノード電極と、該第1アノード電極と異なる金属からなり、前記第1アノード電極に接触する部分以外の前記第3のIII−V族窒化物半導体層にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、
前記第1アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第2アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さより低いことを特徴とする窒化物半導体装置。
A III-group consisting of a Group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a Group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic on the substrate. A first group III-V nitride semiconductor layer made of a group V nitride semiconductor layer, and the group III-V nitride semiconductor layer stacked on the first group III-V nitride semiconductor layer; And a second group III-V nitride semiconductor layer that is laminated on the second group III-V nitride semiconductor layer, and the first and second group III-V nitride semiconductor layers are stacked on the second group III-V nitride semiconductor layer. A nitride semiconductor device in which a third group III-V nitride semiconductor layer made of a film having a deposition temperature lower than that of the group III-V nitride semiconductor layer is sequentially stacked;
A first anode electrode that is Schottky-bonded to the third group III-V nitride semiconductor layer, and the third III layer other than a portion that is made of a metal different from the first anode electrode and is in contact with the first anode electrode. A Schottky junction to the group V nitride semiconductor layer and a second anode electrode electrically connected to the first anode electrode,
The height of the Schottky barrier at the junction formed between the first anode electrode and the third group III-V nitride semiconductor layer is determined by the second anode electrode and the third group III-V nitride. A nitride semiconductor device characterized by being lower than a height of a Schottky barrier of a junction formed between the metal semiconductor layer.
請求項1又は2いずれか記載の窒化物半導体装置において、前記第3のIII−V族窒化物半導体層が、微結晶構造からなることを特徴とする窒化物半導体装置。   3. The nitride semiconductor device according to claim 1, wherein the third group III-V nitride semiconductor layer has a microcrystalline structure. 4. 請求項1乃至3いずれか記載の窒化物半導体装置において、前記基板と前記第1のIII−V族窒化物半導体層との間に、前記第1のIII−V族窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体からなる第4のIII−V族窒化物半導体層を備えたことを特徴とする窒化物半導体装置。   4. The nitride semiconductor device according to claim 1, wherein an energy gap of the first group III-V nitride semiconductor layer is provided between the substrate and the first group III-V nitride semiconductor layer. A nitride semiconductor device comprising a fourth group III-V nitride semiconductor layer made of the group III-V nitride semiconductor having a smaller energy gap. 請求項1乃至4いずれか記載の窒化物半導体装置において、前記第2、第3及び第4のIII−V族窒化物半導体層は、前記第1のIII−V族窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを有することを特徴とする窒化物半導体装置。   5. The nitride semiconductor device according to claim 1, wherein the second, third, and fourth group III-V nitride semiconductor layers are energy gaps of the first group III-V nitride semiconductor layer. A nitride semiconductor device having a smaller energy gap.
JP2006335598A 2006-12-13 2006-12-13 Nitride semiconductor device Expired - Fee Related JP5113375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006335598A JP5113375B2 (en) 2006-12-13 2006-12-13 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006335598A JP5113375B2 (en) 2006-12-13 2006-12-13 Nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2008147552A true JP2008147552A (en) 2008-06-26
JP5113375B2 JP5113375B2 (en) 2013-01-09

Family

ID=39607364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006335598A Expired - Fee Related JP5113375B2 (en) 2006-12-13 2006-12-13 Nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP5113375B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079888A (en) * 2010-09-30 2012-04-19 Toshiba Corp Nitride semiconductor device
WO2014009863A1 (en) * 2012-07-09 2014-01-16 Visic Technologies Ltd. Planar semiconductor heterojunction diode
CN103794654A (en) * 2012-10-29 2014-05-14 三星电机株式会社 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237430A (en) * 2005-02-28 2006-09-07 New Japan Radio Co Ltd Nitride semiconductor device
JP2006269880A (en) * 2005-03-25 2006-10-05 New Japan Radio Co Ltd Nitride semiconductor device
JP2008117979A (en) * 2006-11-06 2008-05-22 Sumitomo Electric Ind Ltd Schottky barrier diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237430A (en) * 2005-02-28 2006-09-07 New Japan Radio Co Ltd Nitride semiconductor device
JP2006269880A (en) * 2005-03-25 2006-10-05 New Japan Radio Co Ltd Nitride semiconductor device
JP2008117979A (en) * 2006-11-06 2008-05-22 Sumitomo Electric Ind Ltd Schottky barrier diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079888A (en) * 2010-09-30 2012-04-19 Toshiba Corp Nitride semiconductor device
WO2014009863A1 (en) * 2012-07-09 2014-01-16 Visic Technologies Ltd. Planar semiconductor heterojunction diode
CN103794654A (en) * 2012-10-29 2014-05-14 三星电机株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP5113375B2 (en) 2013-01-09

Similar Documents

Publication Publication Date Title
US10707324B2 (en) Group IIIA-N HEMT with a tunnel diode in the gate stack
JP2008193123A (en) Semiconductor device
JP2004363563A (en) Semiconductor device
JP2010206020A (en) Semiconductor device
JP2005086171A (en) Semiconductor device and method of fabricating same
JP6834546B2 (en) Semiconductor devices and their manufacturing methods
TWI641133B (en) Semiconductor cell
JP2008078526A (en) Nitride semiconductor device and its manufacturing method
JP2016174140A (en) High electron mobility transistor device and method of manufacturing the same
JP4327114B2 (en) Nitride semiconductor device
JP2008166639A (en) Rectifier element and power converter using the same
JP5055773B2 (en) Semiconductor element
JP5415668B2 (en) Semiconductor element
JP6213520B2 (en) Heterojunction semiconductor device and manufacturing method thereof
JP2008118044A (en) Field-effect transistor and method for manufacturing the same
JP5757746B2 (en) Nitride semiconductor device
JP5113375B2 (en) Nitride semiconductor device
JP4850423B2 (en) Nitride semiconductor device
JP2007165590A (en) Nitride semiconductor device
JP2014110311A (en) Semiconductor device
JP4925596B2 (en) Nitride semiconductor device
JP2012064663A (en) Nitride semiconductor device and method of manufacturing the same
JP4869576B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2009060065A (en) Nitride semiconductor device
JP2010171287A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5113375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees