JP2006227445A - 半導体装置およびそれを用いた電子機器 - Google Patents
半導体装置およびそれを用いた電子機器 Download PDFInfo
- Publication number
- JP2006227445A JP2006227445A JP2005043213A JP2005043213A JP2006227445A JP 2006227445 A JP2006227445 A JP 2006227445A JP 2005043213 A JP2005043213 A JP 2005043213A JP 2005043213 A JP2005043213 A JP 2005043213A JP 2006227445 A JP2006227445 A JP 2006227445A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- signal
- waveguide
- silicon
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Optical Communication System (AREA)
Abstract
【解決手段】シリコン基板111に絶縁物112を介しシリコン単結晶膜113が形成されたSOI基板114を用いる。シリコン単結晶膜113に機能ブロック115a〜115jが形成されている。シリコン基板111に光導波路116-1〜116-5が形成されている。この光導波路116-1〜116-5の一端にクロック信号に対応した光信号を供給する。光導波路116-1〜116-5は互いに屈折率を異にするコア材料を用いて構成されている。シリコン基板111に、夫々機能ブロック115a〜115jにクロック信号を供給するためのPD118a〜118jが形成されている。PD118a〜118jのそれぞれは、光信号の入射位置からの導波距離が長くなるほど、屈折率の小さなコア材料で構成される光導波路で導波される光信号を受光するようにされている。
【選択図】 図1
Description
シリコンは近赤外より短い波長で透明である性質を有している。この特性を利用し、シリコン基板を自由空間光伝送部及びインターポーザーという形態で光伝送を行う方式である。この構造はシリコン上にVCSEL等の受光素子及びそのドライバとフォトディテクタ等の発光素子及びそのドライバをマウントした簡単な構造であり、シリコンの屈折率が3.0程度であるため界面(空気:屈性率1)での光の透過は非常に小さい。
このシステムは主にクロック信号の送受信に用いられるものであり、LSIチップ内に導波路及びフォトダイオードを混載し、外部から光信号をレーザにて供給するものである。クロック信号の送受信を目的としているため、送信側のレーザには一定周期で発信されるモードロックレーザが使用される。導波路形成については様々な方法が採用されている。本項に関する光伝送システムのいくつかを下記に示す。
本方式はLSI配線形成後の最上層に導波路を設ける方法である。
半導体基板上または内部に導波路を設ける構造として、最もポピュラーな構造はコア部をシリコンとし、クラッド部をシリコン酸化膜とした構造である。シリコンには、ポリシリコン、シングルクリスタルシリコン、アモルファスシリコンが用いられる。シリコン/シリコン酸化膜構造の導波路ではクラッドにシリコン酸化膜を用いているので、SOI(silicon on insulator)と併用して使用することが多い。
ある周期的な誘電体構造では、格子の一定の方向について電磁(光)放射の伝播が禁じられている。これらの構造は、フォトバンドギャップ構造として知られている。シリコン基板は、単結晶であり、かつ、大きな誘電体定数を有しているので、このフォトバンドギャップ構造を適用するのに適した材料である。本構造の形成はリソグラフィとエッチングで形成可能であり、材料特性と伝送する波長により、その加工形状、レイアウト、及びスケールが決定される。
光は電気のように損失なく伝送方向を自由に変えることは困難である。エバネッセント光を用いて光の伝送方向を自由に変える方法が提案されている。なお、エバネッセント光とは導波路から漏洩(染み出し)した光である。その構造は主導波路内に変更させたい伝送方向へエバネッセント光を染み出させるような構造を有している。導波路の形態については、コア部にシリコンをクラッドにシリコン酸化膜を用いる構造が一般的である。また、SOI構造の基板を用いることにより、光の遮蔽効果及びCMOS等とのインテグレーションも可能である。
本方式はシリコン半導体を用いた光の変調方式である。シリコンは電圧を印加することにより、電子及びホール濃度を変えることができる。電子及びホール濃度の変化によりクラーマース・クロニッヒの関係から波長変調することができるため、マッハツェンダー変調器との併用により、信号の“0”、“1”を電圧により調整することができる。これらはシリコン上にCMOSプロセスで形成できるので、CMOS等のLSIと光デバイスを一つのチップ上で形成することが可能である。
シリコン基板に発光素子を設けることにより、クロック信号だけでなく、データ信号も送受信することが可能である。この方法では、別途作製された発光素子をシリコン基板にマウントする方法とシリコン基板内にCMOSプロセスで形成する方法がある。シリコン基板内にCMOSプロセスで形成する発光素子として、以下のようなものが開発されている。
シリコンは間接遷移型半導体であるため、発光しにくい材料である。このような材料では、結晶サイズを小さくすることによって、バンド端発光させることができる。シリコンもナノレベルまで結晶サイズを小さくすることにより、発光することが確認されている。さらに、エルビウムのような不純物を添加することにより、サブバンドが形成され、その発光効率が向上することが知られている。これらの技術を応用し、発光と受光をシリコン内で行わせることによる光電気複合配線が検討されている。
発光する材料は一般的にIII-V族やII-VI族の半導体化合物である。それら材料の格子定数はシリコンのそれと大きく異なり、いくらシリコン上の表面をクリーンな状態にしても、格子定数ミスマッチによりヘテロエピタキシャルしない。そのため、格子定数ミスマッチを補完するためにバッファ層を設ける方法が用いられている。例えば、ガリウム砒素(GaAs)ではSTO(SrTiO)をGaNではSiCをバッファ層として用いるとヘテロエピタキシャル成長することが報告されている。
(1)クロストーク(cross talk)
隣接する配線同士が及ぼす作用であり、主には配線から発生する電磁波の影響である。
(2)ジッター(jitter)
信号に重畳されるノイズであり、外部からの電磁波によるものや内部回路等からの雑音等がある。
(3)スキュー(skew)
(2)フォトバンドギャップを考慮した設計
(3)屈折率の極端に小さな材料をクラッドに使用
まず、図3Aに示すように、シリコン基板10を用意する。次に、図3Bに示すように、シリコン基板10上に、光導波路を形成するための開口を形成するためのマスク11を形成する。このマスク11としてはハードマスクが好ましい。例えば、シリコン基板10上にシリコン酸化膜(SiO2)またはシリコン窒化膜(SiN)を形成する。そして、このシリコン酸化膜またはシリコン窒化膜の上に、マスクパターンのレジストを形成する。そして、ドライエッチングでシリコン酸化膜またはシリコン窒化膜をエッチングし、その後にレジストを除去し、マスク11を形成する。
まず、図4Aに示すように、シリコン基板20を用意する。次に、図4Bに示すように、リソグラフィでマスクを形成し、その後にドライエッチングを行って、フォトダイオードを形成するための開口21を形成する。
まず、図5Aに示すように、シリコン基板30を用意する。次に、図5Bに示すように、例えばシランガスと酸素ガスを用いたCVD法により、シリコン基板30の上にシリコン酸化膜(SiO2)31を成膜する。そして、図5Cに示すように、リソグラフィでマスクを形成し、その後にドライエッチングを行って、フォトダイオードを形成するための開口32を形成する。
発光部120で発生されるクロック信号に対応した光信号は、光導波路121-1〜121-5、コネクタ部122およびコネクタ部117を通じて、半導体装置110のシリコン基板111に形成された光導波路116-1〜116-5の一端に入射され、これら光導波路116-1〜116-5で導波されていく。
図15は、コンピュータシステム200の構成を示している。このコンピュータシステム200は、CPU(Central Processing Unit)201と、メモリコントローラとしてのノースブリッジ202と、DRAM(Dynamic Random Access Memory)203と、I/Oコントローラとしてのサウスブリッジ204と、バス205と、ネットワークインタフェース(ネットワークI/F)206と、記憶装置207と、その他の入出力装置(I/O装置)208とを備えている。
Claims (4)
- 半導体基板上に複数の機能ブロックが形成されている半導体装置であって、
少なくとも異なる屈折率のコア材料で構成される光導波路を含む複数本の光導波路と、
上記複数本の光導波路の一端にそれぞれ所定の電気信号に対応した光信号を入射する光信号入射部と、
それぞれ上記複数本の光導波路のいずれかで導波される光信号を受光して上記複数の機能ブロックのいずれかに供給するための上記所定の電気信号を得る複数個の受光素子とを備え、
上記複数個の受光素子のそれぞれは、上記光信号の入射位置からの導波距離が長くなるほど、屈折率の小さなコア材料で構成される光導波路で導波される光信号を受光するようにされた
ことを特徴とする半導体装置。 - 上記所定の電気信号はクロック信号である
ことを特徴とする請求項1に記載の半導体装置。 - 上記半導体基板は、シリコン基板上に絶縁物を介してシリコン単結晶膜が形成されたSOI基板であり、
上記複数の機能ブロックは上記シリコン単結晶膜に形成され、
上記複数本の光導波路および上記複数個の受光素子は上記シリコン基板に形成される
ことを特徴とする請求項2に記載の半導体装置。 - 複数の電子部品からなる電子機器であって、
上記複数の電子部品のうち所定の電子部品は、
複数の機能ブロックからなり、
少なくとも異なる屈折率のコア材料で構成される光導波路を含む複数本の光導波路と、
それぞれ上記複数本の光導波路の一端にそれぞれ所定の電気信号に対応した光信号を入射する光信号入射部と、
上記複数本の光導波路のいずれかで導波される光信号を受光して上記複数の機能ブロックのいずれかに供給するための上記所定の電気信号を得る複数個の受光素子とを備え、
上記複数個の受光素子のそれぞれは、上記光信号の入射位置からの導波距離が長くなるほど、屈折率の小さなコア材料で構成される光導波路で導波される光信号を受光するようにされた
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005043213A JP4543956B2 (ja) | 2005-02-18 | 2005-02-18 | 半導体装置およびそれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005043213A JP4543956B2 (ja) | 2005-02-18 | 2005-02-18 | 半導体装置およびそれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006227445A true JP2006227445A (ja) | 2006-08-31 |
JP4543956B2 JP4543956B2 (ja) | 2010-09-15 |
Family
ID=36988851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005043213A Expired - Fee Related JP4543956B2 (ja) | 2005-02-18 | 2005-02-18 | 半導体装置およびそれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4543956B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012226377A (ja) * | 2012-08-07 | 2012-11-15 | Hitachi Cable Ltd | 光電気変換モジュール |
JP2017194579A (ja) * | 2016-04-21 | 2017-10-26 | 日本電信電話株式会社 | 光電子集積回路の実装方法 |
WO2019044209A1 (ja) * | 2017-08-30 | 2019-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63199530A (ja) * | 1987-02-13 | 1988-08-18 | Nec Corp | 高速光バス |
JPH05273443A (ja) * | 1992-03-30 | 1993-10-22 | Hitachi Cable Ltd | スタ−型光配線回路 |
JPH07191224A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | 高集積光導波路 |
JPH11295529A (ja) * | 1998-04-07 | 1999-10-29 | Nec Corp | 光ファイバ等長化調整器及び光ファイバ等長化調整方法 |
JP2000059299A (ja) * | 1998-08-14 | 2000-02-25 | Nec Corp | スキュー調整方法及びシステム |
JP2001154039A (ja) * | 1999-11-24 | 2001-06-08 | Mitsubishi Cable Ind Ltd | 光ファイバ心線および光ファイバアセンブリ、ならびにこれらの製造方法 |
WO2003052975A2 (en) * | 2001-12-14 | 2003-06-26 | Molex Inc. | Method to deskew or skew optical channels |
WO2005010949A2 (en) * | 2003-07-23 | 2005-02-03 | Applied Materials, Inc. | Solution to thermal budget |
-
2005
- 2005-02-18 JP JP2005043213A patent/JP4543956B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63199530A (ja) * | 1987-02-13 | 1988-08-18 | Nec Corp | 高速光バス |
JPH05273443A (ja) * | 1992-03-30 | 1993-10-22 | Hitachi Cable Ltd | スタ−型光配線回路 |
JPH07191224A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | 高集積光導波路 |
JPH11295529A (ja) * | 1998-04-07 | 1999-10-29 | Nec Corp | 光ファイバ等長化調整器及び光ファイバ等長化調整方法 |
JP2000059299A (ja) * | 1998-08-14 | 2000-02-25 | Nec Corp | スキュー調整方法及びシステム |
JP2001154039A (ja) * | 1999-11-24 | 2001-06-08 | Mitsubishi Cable Ind Ltd | 光ファイバ心線および光ファイバアセンブリ、ならびにこれらの製造方法 |
WO2003052975A2 (en) * | 2001-12-14 | 2003-06-26 | Molex Inc. | Method to deskew or skew optical channels |
WO2005010949A2 (en) * | 2003-07-23 | 2005-02-03 | Applied Materials, Inc. | Solution to thermal budget |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012226377A (ja) * | 2012-08-07 | 2012-11-15 | Hitachi Cable Ltd | 光電気変換モジュール |
JP2017194579A (ja) * | 2016-04-21 | 2017-10-26 | 日本電信電話株式会社 | 光電子集積回路の実装方法 |
WO2019044209A1 (ja) * | 2017-08-30 | 2019-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
US11380804B2 (en) | 2017-08-30 | 2022-07-05 | Sony Semiconductor Solutions Corporation | Semiconductor device with higher breakdown voltage and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4543956B2 (ja) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9829661B2 (en) | Method and system for hybrid integration of optical communication systems | |
Boeuf et al. | Silicon photonics R&D and manufacturing on 300-mm wafer platform | |
US9813161B2 (en) | Method and system for photonic interposer | |
US20200136317A1 (en) | Method and system for large silicon photonic interposers by stitching | |
Bœuf et al. | Recent progress in silicon photonics R&D and manufacturing on 300mm wafer platform | |
US7616904B1 (en) | Waveguide photodetector with integrated electronics | |
Bernabe et al. | Silicon photonics for terabit/s communication in data centers and exascale computers | |
US10447013B2 (en) | High-power packaged laser array | |
EP2839327A1 (en) | Method and apparatus providing a waveguide and an evanescent field coupled photonic detector | |
Nakamura et al. | Fingertip-size optical module,“Optical I/O Core”, and its application in FPGA | |
Ian et al. | Advanced research in on-chip optical interconnects | |
JP3684112B2 (ja) | 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置 | |
JP4543956B2 (ja) | 半導体装置およびそれを用いた電子機器 | |
Yashiki et al. | 25-Gbps/ch error-free operation over 300-m MMF of low-power-consumption silicon-photonics-based chip-scale optical I/O cores | |
US7583871B1 (en) | Substrates for optical die structures | |
US11966090B2 (en) | Heterogeneous packaging integration of photonic and electronic elements | |
Shen et al. | Chip-level optical interconnects using polymer waveguide integrated with laser/PD on silicon | |
JP4412105B2 (ja) | 光導波装置 | |
Hsia et al. | Heterogeneous integration of a compact universal photonic engine for silicon photonics applications in HPC | |
JP2006171157A (ja) | 光導波装置、光導波モジュール及び光・電気複合デバイス | |
US20090238233A1 (en) | Optical die structures and associated package substrates | |
JP4292476B2 (ja) | 光導波モジュール及び光情報処理装置 | |
Tokunari et al. | High-bandwidth density optical I/O for high-speed logic chip on waveguide-integrated organic carrier | |
KR102656382B1 (ko) | 실리콘 포토닉스 기반 광전집적회로 | |
Tsiokos et al. | Optical interconnects: fundamentals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |