JP2006222122A - 回路基板形成方法及び回路基板 - Google Patents

Abstract

【課題】 半導体装置等の電子部品を配置して用いる回路基板が低いコストで内部情報の不正な読み出し、改ざん等の発生に対応できる回路基板形成方法及び回路基板を提供することを目的とする。
【解決手段】 絶縁性材料の基板の一側にエッチング加工により試験用端子５を備える回路パターン４を形成するステップＳ１と、回路パターン４の半田付け部分を除き、試験用端子５を含む回路パターン４を覆うように基板の一側を被覆する剥離可能な第１の被覆層７を形成するステップＳ２と、第１の被覆層７上に、番号、形状、記号等を所定の印刷インクで印刷すると同時に該印刷インクにて試験用端子５に対応する第１の被覆層７上に第２の被覆層８を形成するステップＳ３と、ＩＣチップ、コンデンサ等の電子部品を基板上に配置し、半田付けするステップ４から成ることを特徴とする。
【選択図】 図１

Description

本発明は、回路パターンが形成された絶縁性材料の基板の面に被覆層を形成し、ＩＣチップのような電子部品を配置した回路基板形成方法及び回路基板に関する。

近年、回路基板に取付けられた半導体装置であるＩＣチップから内部情報が不正に読み出されて複製されたり、内部情報が改ざんされたりすることあるので、これを防止する技術が考えられている。

この従来技術としては、例えば下記の特許文献１で示すものが開示されている。この従来技術は、半導体装置に内部回路と電気的に接続された検査用パッドを有し、この検査用パッドでもって検査を可能としたものである。このような検査用パッドはそのままの状態であるとこれより第三者によって不正に半導体装置の内部情報をアクセスされてしまう。そこで検査終了後に検査用パッドを切離すこととしたものである。従って、検査終了後は検査用パッドがないので半導体装置の内部情報をアクセスすることができない。

また、他の従来技術として下記の特許文献２に示すものが提案されている。これは、半導体装置の回路構成部を外部雰囲気から保護する目的で絶縁性保護膜により覆っているが、この保護膜が光学的に透過性があると回路構成部を認識できる。そこで、この従来技術は回路構成部を光学的に透過性のない膜で覆うことにより、第三者による回路構成の複製、模倣が行なわれることを防止したものである。

上記特許文献１で示す従来技術にあっては、検査用パッドを切離す工程が伴うため、作業が面倒でありコスト的にも不利である。また、この従来技術にあっては、検査用パッド以外の部分の被覆を剥離して半導体装置の内部情報を不正に読み出される可能性がある。しかし、これについては何ら考慮がされていない。一方、上記特許文献２で示す従来技術にあっては、確かに光学的に半導体装置の回路構成を認識できないようにできる。しかし、同様に、被覆自体を剥離して半導体装置の内部情報を不正に読み出されることについては何ら考慮されていない。

そこで、上述したように被覆が第三者によって剥離されて不正に半導体装置の内部情報を読み出されてしまうことの対策として、下記の特許文献3で示す従来技術が提案されている。これは、被覆が剥離されると痕跡が残るようにして不正が行なわれたことを目視により見つけるようにしたものである。具体的には、例えばプログラマブル・ロジック・デバイスにおける複数の端子の中に内部のデータの状態を検査するための端子がある。この検査用端子を露出したままであると簡単に内部のデータを読み出すことができる。そこで、検査用端子を合成樹脂で被覆し被覆が剥がされると痕跡が残るようにする。そのため、合成樹脂を無理やり剥がした痕跡が残るため、迅速に目視によって不正が行なわれたことを認識できる。従って、このような目視による確認によって不正の発生を最小限に止めることができる。
特開２００３−３２４１５６号公報（段落〔０００１〕、段落〔０００４〕、段落〔０００５〕） 特開２０００−１８３２９１号公報（段落〔０００４〕）、段落〔００１４〕） 特開２００１−２４３１１７号公報（段落〔０００７〕）、段落〔００５０〕〜段落〔００５７〕）

上記特許文献１及び特許文献２で示す技術を改善した特許文献３で示す従来技術においては、半導体装置を回路基板に取付けた後に、半導体装置の端子に合成樹脂の被覆を施すことにより、ここから内部情報を不正にアクセスすることを防止できる。しかし、電気回路を形成する各種の電子部品を回路基板上に取付けた後に、電気回路自体の内部情報を不正にアクセスすることに対する対策はとられていなかった。

そこで、本発明者は半導体装置等の電子部品を配置して形成される回路基板が低いコストで内部情報の不正な読み出し、改ざん等の発生に対応できる技術を提供することを課題とした。

前記課題を解決するために、本願の請求項１に係る発明の回路基板形成方法は、
絶縁性材料の基板の一側にエッチング加工により試験用端子を備える回路パターンを形成するステップと、
前記回路パターンの半田付け部分を除き、前記試験用端子を含む前記回路パターンを覆うように前記基板の一側を被覆する剥離可能な第１の被覆層を形成するステップ（例えば、ステップＳ２）と、
前記第１の被覆層上に、番号、形状、記号等を所定の印刷インクで印刷すると同時に該印刷インクにて前記試験用端子に対応する該第１の被覆層上に第２の被覆層を形成するステップ（例えば、ステップＳ３）と、
ＩＣチップ、コンデンサ等の電子部品を前記基板上に配置し、半田付けするステップから成ることを特徴とする。

また、本願の請求項２に係る発明の回路基板形成方法は、
絶縁性材料の基板の一側にエッチング加工により試験用端子を備える回路パターンを形成するステップと、
前記回路パターンの半田付け部分を除き、前記試験用端子を含む前記回路パターンを覆うように前記基板の一側を被覆する剥離可能な被覆層を形成するステップ（例えば、ステップＳ２）と、
ＩＣチップ、コンデンサ等の電子部品を前記基板上に配置し、半田付けするステップから成ることを特徴とする。

また、本願の請求項３に係る発明の回路基板は、
絶縁性材料の基板の一側にエッチング加工により形成される回路パターンに備えられた試験用端子と、
前記回路パターンの半田付け部分を除き、前記試験用端子を含む前記回路パターンを覆うように前記基板の一側を剥離可能な材料で被覆して形成した第１の被覆層と、
前記第１の被覆層上に、番号、形状、記号等を印刷する所定の印刷インクにて前記試験用端子に対応する該第１の被覆層上に形成した第２の被覆層と、
前記基板上に配置し半田付けによって取付けられたＩＣチップ、コンデンサ等の電子部品とから成ることを特徴とする。

また、本願の請求項４に係る発明の回路基板は、
絶縁性材料の基板の一側にエッチング加工により形成される回路パターンに備えられた試験用端子と、
前記回路パターンの半田付け部分を除き、前記試験用端子を含む前記回路パターンを覆うように前記基板の一側を剥離可能な材料で被覆して形成した被覆層（例えば、第１の被覆層７）と、
前記基板上に配置し半田付けによって取付けられたＩＣチップ、コンデンサ等の電子部品とから成ることを特徴とする。

本発明は上述のような構成をとることにより、本願の請求項１に係る発明の回路基板形成方法によれば、前記試験用端子と、当該試験用端子上に付される前記第１の被覆層と前記第２の被覆層とは、前記回路基板自体の前記回路パターンと前記第１の被覆層と前記第２の被覆層との形成の製造工程によって同一材料により同時に形成される。そのため、前記試験用端子を有する前記回路基板は従前の製造工程のままのステップを踏んで形成できるのでコスト的に有利である。

また、前記回路基板上に電子部品を取付けた製造者が開発の際に電気回路の信号をピックアップする必要性が生じた場合には、前記第１の被覆層と前記第２被覆層とを剥離して前記試験用端子を露出させればよい。一方、販売等によって第三者に渡された回路基板は、第三者によって電気回路の内部情報が不正に利用された場合には、前記第１の被覆層と前記第２の被覆層とを剥離した痕跡が残るので、第三者による不正行為を直ちに認識できる。そのため、第三者による不正行為の事実の立証、未然の防止が効果的に行なえる。

また、第三者が前記回路基板を不正に利用しようとしても前記第１の被覆層と前記第２の被覆層の２つの層を剥離しなければならない。そのため、特に多量の回路基板を不正に利用するには困難性を伴い、その防止を図ることができる。

また、生産された前記回路基板は第三者に販売することだけでなく、製造者の開発に供して活用できる。そのため、同一種の回路基板を多量に生産して複数の用途に適用できので、総合的にコスト低減をもたらす。

本願の請求項２に係る回路基板形成方法の発明によれば、前記試験用端子と、当該試験用端子上に付される前記被覆層とは、前記回路基板自体の前記回路パターンと前記被覆層との形成の製造工程によって同一材料により同時に形成される。そのため、前記試験用端子を有する前記回路基板は従前の製造工程のままのステップを踏んで形成できるのでコスト的に有利である。

また、前記回路基板上に電子部品を取付けた製造者が開発の際に電気回路の信号をピックアップする必要性が生じた場合には、前記被覆層を剥離して前記試験用端子を露出させればよい。一方、販売等によって第三者に渡された回路基板は、第三者によって電気回路の内部情報が不正に利用された場合には、前記被覆層を剥離した痕跡が残るので、第三者による不正行為を直ちに認識できる。そのため、第三者による不正行為の事実の立証、未然の防止が効果的に行なえる。

また、生産された前記回路基板は第三者に販売することだけでなく、製造者の開発に供して活用できる。そのため、同一種の回路基板を多量に生産して複数の用途に適用できるために総合的にコスト低減をもたらす。

本願の請求項３に係る回路基板の発明によれば、前記試験用端子と、当該試験用端子上に付される前記第１の被覆層と前記第２被覆層とは、前記回路基板自体の前記回路パターンと前記第１の被覆層と前記第２被覆層との同一材料により同時に形成される。そのため、前記試験用端子を有する前記回路基板は従前の製造工程のままで形成できるのでコスト的に有利である。

また、前記回路基板上に電子部品を取付けた製造者が開発の際に電気回路の信号をピックアップする必要性が生じた場合には、前記第１の被覆層と前記第２被覆層を剥離して前記試験用端子を露出させればよい。一方、販売等によって第三者に渡された回路基板は、第三者によって電気回路内の内部情報が不正に利用された場合には、前記第１の被覆層と前記第２被覆層を剥離した痕跡が残るので、第三者による不正行為を直ちに認識できる。そのため、第三者による不正行為の事実の立証、未然の防止が効果的に行なえる。

また、第三者が前記回路基板を不正に利用しようとしても前記第１の被覆層と前記第２被覆層の２つの層を剥離しなければならない。そのため、特に多量の回路基板を不正に利用するには困難性を伴うので、その防止を図ることができる。

また、生産された前記回路基板は第三者に販売すると同時に、製造者の開発に供して活用できる。そのため、同一種の回路基板を多量に生産して複数の用途に適用できるので、総合的にコスト低減をもたらす。

本願の請求項４に係る発明の回路基板によれば、前記試験用端子と、当該試験用端子上に付される前記被覆層とは、前記回路基板自体の前記回路パターンと前記被覆層との形成の工程によって同一材料により同時に形成される。そのため、前記試験用端子を有する前記回路基板は従前の製造工程のままで形成できるのでコスト的に有利である。

また、前記回路基板上に電子部品を取付けた製造者が開発の際に電気回路の信号をピックアップする必要性が生じた場合には、前記被覆層を剥離して前記試験用端子を露出させればよい。一方、販売等によって第三者に渡された回路基板は、第三者によって電気回路の内部情報が不正に利用された場合には、前記被覆層を剥離した痕跡が残るので、第三者による不正行為を直ちに認識できる。そのため、第三者による不正行為の事実の立証、未然の防止が効果的に行なえる。

また、生産された前記回路基板は第三者に販売すると同時に、製造者の開発に供して活用できる。そのため、同一種の回路基板を多量に生産して複数の用途に適用できるので、総合的にコスト低減をもたらす。

本発明を実施するための最良の形態としては、以下に説明する実施例である。

本発明の実施例を図１〜図３によって説明する。図１は本発明の実施例における回路基板の一部を示す斜視図、図２は本発明の実施例における回路基板の一部の断面図、図３は本発明の実施例における回路基板の製造工程を示す説明図である。

図１及び図２において、１は回路基板であって、所定箇所に電子部品であるＩＣチップ２、コンデンサ３が配置されている。回路基板１には銅箔から成る回路パターン４が形成されており、この回路パターン４にＩＣチップ２、コンデンサ３の端子が接続されている。このようにして、回路基板１は所定の機能を達成する電気回路が形成される。そして、回路基板１は電子機器本体に装着して用いられる構成になっている。

回路パターン４には、例えば電子機器の開発に際し電気回路の信号を試験のためにピックアップする試験用端子５が用意されている。この試験用端子５はＩＣチップ３、コンデンサ４等の電子部品から形成された特定の電気回路における信号をピックアップするものである。この目的は、例えばＩＣチップ３等の内部情報を読み出して解析し、実験を行い、新たなプログラムを開発することにある。また、この目的は、新しいプログラムを試験用端子５でもって書換え、新規な機能をもたらす電気回路を開発することにある。

回路基板１は絶縁性の材料から成る基板６上に回路パターン４が形成されているが、基板６上に半田付け部分を除き全体的に透明な絶縁材から成る第1の被覆層７が形成されている。この第1の被覆層７は、いわゆるソルダーレジスと称される絶縁性の耐半田塗料である。即ち、回路パターン４は半田付け部分を除いた試験用端子５をも含めて全体的に第1の被覆層７で被覆されている。また、第1の被覆層７の上面には、電子部品番号、電子部品の形状、記号等を記す印刷インクから成る第２の被覆層８が形成されている。この第２の被覆層８は試験用端子５上にもその位置を示す記号のために形成されている。即ち、試験用端子４上には第１の被覆層７と第２の被覆層８の二層から成る被覆が施されている。

これら第１の被覆層７、第２の被覆層８は剥離可能であり、剥離することによって試験用端子５が露出されるようになっている。また、剥離された後は復元が不可能であり、痕跡が残りこれを可視によって認識できるようになっている。

次に、上述した構成の回路基板の形成方法は図３に示す製造工程をとる。まず、ステップＳ１において、基板６上にエッチング加工により銅箔の回路パターン４を形成する。このとき、同時に試験用端子５が形成される。次のステップＳ２においては、回路パターン４の半田付けをする部分を除き、基板１の上面に全体的に第１の被覆層７を形成する。このとき同時に試験用端子５の上面にも第1の被覆層７が形成される。ステップＳ3においては、第１の被覆層7の上面に電子部品番号、電子部品の形状、記号等を記すために印刷インクによる印刷が行なわれて第2の被覆層8が形成される。この印刷は試験用端子５の位置を示すためにも行なわれる。即ち、試験用端子５の上面には第１の被覆層７と第２の被覆層８とから成る二層の被覆層が形成される。

以上のような製造工程を経た後に、ステップＳ４で示すように、ＩＣチップ２、コンデンサ３等の電子部品が回路基板１上に配置され、半田付けされて所定の電気回路が形成される。

電気回路の信号を試験的にピックアップする場合は、試験用端子５上の第１の被覆層７と第２の被覆層８を剥離し、試験用端子５を露出させればよい。このようにして電気回路の信号を試験用端子５からピックアプして試験、改良等に活用する。また、電気回路のプログラムを変更する場合には、露出した試験用端子５を用いて行なう。試験用端子５には作業の容易性のためにコネクタを半田付けで取付けることができる。

上述した本発明の実施例によれば、試験用端子５を有する回路基板１は、試験用端子５上に付される第１の被覆層７と第２の被覆層８が回路基板１自体の第１の被覆層７と第２の被覆層８の形成の工程によって同時に形成される。そのため、試験用端子5を有する回路基板１はコスト的に有利に生産できる。

そして、開発の際に電気回路の信号をピックアップする必要性が生じた場合には、第１の被覆層７と第２の被覆層８を剥離して試験用端子５を露出させればよい。このようにして回路基板１は試験、研究を行なう開発のために供することができる。一方、この回路基板１は販売等によって第三者に渡される。回路基板１を入手した第三者は第１の被覆層７と第２の被覆層８を剥離し試験用端子５から電気回路の信号をピックアップすることが可能である。そのため、第三者によって電気回路の内部情報が不正に利用されるおそれがある。しかし、第三者が第１の被覆層７と第２の被覆層８を剥離するとその痕跡が残るので、第三者による不正行為を行なったことが直ちに認識できる。

回路基板1に電子部品を半田付けによって取付けて回路装置を生産し、販売する製造者が、特許権、ノウハウ等の独占的な権利を有している場合、販売した後に第三者によって電気回路の信号が不正にピックアップされたときには、この不正行為が第１の被覆層７と第２の被覆層８を剥離した痕跡でもって確認できる。従って、権利侵害の事実の発見が容易となる。

また、前記製造者が特許権、ノウハウ等の権利者から実施権の許諾を受けている場合、該製造者が販売した回路基板１が第三者によって電気回路の内部情報を不正に入手されたり、電気回路の内容を不正に変更されてもその事実の発見が容易である。そして、この不正行為の責任は前記製造者にないことの事実関係が容易に立証できる。勿論、前記製造者が同一回路基板１を開発研究のために電気回路の内部情報をピックアップし、変更することは正当な行為として自由にできる。

即ち、生産された回路基板１は第三者に販売すると同時に、製造者の研究開発に供しても特許権等に関する侵害関係の発生の防止、発見が効果的にできるので生産とその後の管理等でコスト的に有利となる。

また、試験用端子5を設けてその上に第１の被覆層７と第２の被覆層８から成る被覆層を形成することは、従前の回路基板の生産工程上で行われる。そのため、回路基板１は特別な材料、特別な製造工程を必要とせずに簡単な方法で生産され、コスト的にも有利である。

また、試験用端子５上の被覆層は第１の被覆層７と第２の被覆層８の二層から成っているので、これを剥離することが面倒である。そのため、第三者が不正行為を行なうために多量の回路基板１について剥離を行なうことは困難である。

尚、上述した本発明の実施例においては、試験用端子５上に第１の被覆層７と第２の被覆層８とから成る二層の被覆層を設けたが、本発明は、これに限定されることなく被覆層を第１の被覆層７だけの一層であてもよい。

尚、また、上述した本発明の実施例にあっては、回路基板１はその一面だけに回路パターン４を設けたものであるが、本発明としては、これに限定されることなく両面に回路パターン４を設けてスルーホールで両面の電気的な接続を行なうようにしたものにも適用できる。

図１は本発明の実施例における回路基板の一部を示す斜視図である。 図２は本発明の実施例における回路基板の一部の断面図である。 図３は本発明の実施例における回路基板の製造工程を示す説明図である。

符号の説明

１ 回路基板
２ ＩＣチップ
３ コンデンサ
４ 回路パターン
５ 試験用端子
６ 基板
７ 第１の被覆層
８ 第２の被覆層

Claims (4)

1. 絶縁性材料の基板の一側にエッチング加工により試験用端子を備える回路パターンを形成するステップと、
   前記回路パターンの半田付け部分を除き、前記試験用端子を含む前記回路パターンを覆うように前記基板の一側を被覆する剥離可能な第１の被覆層を形成するステップと、
   前記第１の被覆層上に、番号、形状、記号等を所定の印刷インクで印刷すると同時に該印刷インクにて前記試験用端子に対応する該第１の被覆層上に第２の被覆層を形成するステップと、
   ＩＣチップ、コンデンサ等の電子部品を前記基板上に配置し、半田付けするステップから成ることを特徴とする回路基板形成方法。
2. 絶縁性材料の基板の一側にエッチング加工により試験用端子を備える回路パターンを形成するステップと、
   前記回路パターンの半田付け部分を除き、前記試験用端子を含む前記回路パターンを覆うように前記基板の一側を被覆する剥離可能な被覆層を形成するステップと、
   ＩＣチップ、コンデンサ等の電子部品を前記基板上に配置し、半田付けするステップから成ることを特徴とする回路基板形成方法。
3. 絶縁性材料の基板の一側にエッチング加工により形成される回路パターンに備えられた試験用端子と、
   前記回路パターンの半田付け部分を除き、前記試験用端子を含む前記回路パターンを覆うように前記基板の一側を剥離可能な材料で被覆して形成した第１の被覆層と、
   前記第１の被覆層上に、番号、形状、記号等を印刷する所定の印刷インクにて前記試験用端子に対応する該第１の被覆層上に形成した第２の被覆層と、
   前記基板上に配置し半田付けによって取付けられたＩＣチップ、コンデンサ等の電子部品とから成ることを特徴とする回路基板。
4. 絶縁性材料の基板の一側にエッチング加工により形成される回路パターンに備えられた試験用端子と、
   前記回路パターンの半田付け部分を除き、前記試験用端子を含む前記回路パターンを覆うように前記基板の一側を剥離可能な材料で被覆して形成した被覆層と、
   前記基板上に配置し半田付けによって取付けられたＩＣチップ、コンデンサ等の電子部品とから成ることを特徴とする回路基板。