JP2006210941A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2006210941A
JP2006210941A JP2006085030A JP2006085030A JP2006210941A JP 2006210941 A JP2006210941 A JP 2006210941A JP 2006085030 A JP2006085030 A JP 2006085030A JP 2006085030 A JP2006085030 A JP 2006085030A JP 2006210941 A JP2006210941 A JP 2006210941A
Authority
JP
Japan
Prior art keywords
lead
back surface
resin
resin sealing
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006085030A
Other languages
Japanese (ja)
Inventor
Tadatoshi Danno
忠敏 団野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006085030A priority Critical patent/JP2006210941A/en
Publication of JP2006210941A publication Critical patent/JP2006210941A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology that can improve the manufacturing yield in the manufacturing of semiconductor devices by suppressing the wrinkles of a resin sheet. <P>SOLUTION: A method of manufacturing semiconductor devices includes a step of providing a lead frame, having a tiebar 15 and first/second leads 13a, 13b formed into a single piece with the tiebar, and providing a mold consisting of a first type having a cavity and a second type that does not have cavities, and a step of forming a resin-sealed body by injecting a resin inside the cavity, after positioning the lead frame, in such a way that the tiebar and the first/second leads press against a resin sheet so as to locate the resin sheet between the second-type mold and the tiebar, as well as the first/second leads. In a step of forming the resin-sealed body, the width 15YW of the rear surface of the tiebar, in each region between each of the first/second leads, is made narrower than the width of the primary surface of the tiebar in each region between each of the first/second leads. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置及びその製造技術に関し、特に、樹脂封止体の裏面（実装面）に電極部材（リード）を有する半導体装置に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly to a technology effective when applied to a semiconductor device having an electrode member (lead) on the back surface (mounting surface) of a resin sealing body.

半導体チップを樹脂封止体で封止する半導体装置においては、種々なパッケージ構造のものが提案され、実用化されている。例えば、特開平１１−３３０３４３号公報には、ＱＦＮ（Ｑuad Ｆlatpack Ｎon-Ｌeaded Ｐackage ）型と呼ばれる半導体装置が開示されている。このＱＦＮ型半導体装置は、半導体チップの電極と電気的に接続された電極部材が樹脂封止体の裏面（実装面）から露出するパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードが樹脂封止体の側面から突出して所定の形状に折り曲げ成形されたパッケージ構造、例えばＱＦＰ（Ｑuad Ｆlatpack Ｐackage）型と呼ばれる半導体装置と比較して平面サイズの小型化を図ることができる。   As a semiconductor device for sealing a semiconductor chip with a resin sealing body, various package structures have been proposed and put into practical use. For example, Japanese Patent Application Laid-Open No. 11-330343 discloses a semiconductor device called a QFN (Quad Flatpack Non-Leaded Package) type. Since this QFN type semiconductor device has a package structure in which an electrode member electrically connected to the electrode of the semiconductor chip is exposed from the back surface (mounting surface) of the resin sealing body, it is electrically connected to the electrode of the semiconductor chip. A package structure in which the connected lead protrudes from the side surface of the resin sealing body and is bent into a predetermined shape, such as a semiconductor device called a QFP (Quad Flatpack Package) type, can be reduced in planar size. it can.

ＱＦＮ型半導体装置は、リードフレームを用いた組立プロセスによって製造される。例えば、ダイパッドに半導体チップを搭載するパッケージ構造の場合、主に、リードフレームのフレーム本体に吊りリードを介して支持されたダイパッド（タブとも言う）に半導体チップを搭載し、その後、半導体チップの電極と、リードフレームのフレーム本体にタイバー（ダムバーとも言う）を介して支持されたリードとをボンディングワイヤで電気的に接続し、その後、半導体チップ、リード、ダイパッド、吊りリード及びボンディングワイヤ等を樹脂封止体で封止し、その後、リードフレームのフレーム本体からリード、タイバー及び吊りリード等を切断分離することによって製造される。ボンディングワイヤの一端側は半導体チップの電極に接続され、その他端側はリードの互いに反対側の主面及び裏面のうちの裏面に接続される。リードの主面は樹脂封止体で覆われ、その裏面は樹脂封止体の互いに反対側の主面及び裏面（実装面）のうちの裏面から露出される。リードフレームのリードは、電極部材として使用される電極部分と、切断工程において除去される除去部分とを有する構成になっており、リードの電極部分から除去部分を切断分離することによって電極部材が形成される。   The QFN type semiconductor device is manufactured by an assembly process using a lead frame. For example, in the case of a package structure in which a semiconductor chip is mounted on a die pad, the semiconductor chip is mainly mounted on a die pad (also referred to as a tab) supported via a suspension lead on the frame body of the lead frame, and then the electrode of the semiconductor chip And a lead supported on the frame body of the lead frame via a tie bar (also referred to as a dam bar) by a bonding wire, and thereafter, a semiconductor chip, a lead, a die pad, a suspension lead and a bonding wire are sealed with a resin. It is manufactured by sealing with a stationary body and then cutting and separating leads, tie bars, suspension leads and the like from the frame body of the lead frame. One end side of the bonding wire is connected to the electrode of the semiconductor chip, and the other end side is connected to the back surface of the main surface and the back surface on the opposite side of the lead. The main surface of the lead is covered with a resin sealing body, and the back surface is exposed from the back surface of the resin sealing body on the opposite main surface and back surface (mounting surface). The lead of the lead frame has a configuration having an electrode portion used as an electrode member and a removed portion removed in the cutting process, and the electrode member is formed by cutting and separating the removed portion from the electrode portion of the lead. Is done.

ＱＦＮ型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法（移送成形法）によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型のキャビティ（樹脂封止体形成部）の内部に、半導体チップ、リード、ダイパッド、吊りリード及びボンディングワイヤ等が位置するように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に樹脂を加圧注入することによって行われる。   The resin sealing body of the QFN type semiconductor device is formed by a transfer molding method (transfer molding method) suitable for mass production. The resin molding is formed by the transfer molding method so that the semiconductor chip, lead, die pad, suspension lead, bonding wire, etc. are located inside the mold cavity (resin sealing body forming part). This is done by positioning the lead frame between the upper mold and the lower mold of the mold and then injecting resin into the cavity of the mold.

ところで、樹脂封止体の裏面から電極部材の裏面が露出するパッケージ構造は、成形金型の下型にリードが接するようにリードフレームを成形金型に位置決めし、その後、成形金型のキャビティの内部に樹脂を加圧注入することによって得られるが、この場合、キャビティの内部において、下型とリードとの密着性が低いため、下型とリードとの間に樹脂が入り込み易く、リードの裏面が薄膜状の不要樹脂体（レジンバリ）によって覆われてしまうといった不具合が発生し易い。   By the way, in the package structure in which the back surface of the electrode member is exposed from the back surface of the resin sealing body, the lead frame is positioned on the molding die so that the leads are in contact with the lower die of the molding die. It can be obtained by injecting resin into the inside, but in this case, since the adhesion between the lower mold and the lead is low inside the cavity, the resin can easily enter between the lower mold and the lead. Is likely to be covered with a thin unnecessary resin body (resin burr).

そこで、ＱＦＮ型半導体装置の製造においては、一般的に、成形金型の下型とリードフレームとの間に樹脂シート（樹脂フィルム）を介在し、この樹脂シートにリードが接するようにリードフレームを成形金型に位置決めし、その後、成形金型のキャビティの内部に樹脂を加圧注入する技術（以下、シートモールド技術と呼ぶ）が採用されている。このシートモールド技術の場合、キャビティの内部において樹脂シートとリードとの密着性が高いため、リードの裏面がレジンバリによって覆われてしまうといった不具合を抑制することができる。シートモールド技術については、例えは、特開平１１−２７４１９５号公報に開示されている。
特開平１１−３３０３４３号公報 特開平１１−２７４１９５号公報 Therefore, in the manufacture of the QFN type semiconductor device, generally, a resin sheet (resin film) is interposed between the lower mold of the molding die and the lead frame, and the lead frame is attached so that the leads are in contact with the resin sheet. A technique (hereinafter referred to as a sheet molding technique) in which a resin is pressed into a cavity of the molding die and then positioned in the molding die is employed. In the case of this sheet molding technique, since the adhesiveness between the resin sheet and the lead is high inside the cavity, it is possible to suppress a problem that the back surface of the lead is covered with a resin burr. The sheet mold technique is disclosed in, for example, Japanese Patent Application Laid-Open No. 11-274195.
JP 11-330343 A JP-A-11-274195

本発明者は、ＱＦＮ型半導体装置について検討した結果、以下の問題点を見出した。
（１）ＱＦＮ型半導体装置は、実装基板に実装され、この実装基板と共に例えば携帯電話、携帯型情報処理端末機器、携帯型パーソナルコンピュータ等の小型電子機器に組み込まれる。ＱＦＮ型半導体装置の実装は、一般的にリフローソルダリング（Ｒeflow Ｓoldering）法によって行われる。リフローソルダリング法とは、実装基板の電極上にスクリーン印刷等によって予め施された半田ペースト材を溶融して面実装型電子部品等を半田付けする方法である。 As a result of examining the QFN type semiconductor device, the present inventor has found the following problems.
(1) The QFN type semiconductor device is mounted on a mounting substrate, and is incorporated into a small electronic device such as a mobile phone, a portable information processing terminal device, and a portable personal computer together with the mounting substrate. The QFN type semiconductor device is generally mounted by a reflow soldering method. The reflow soldering method is a method of soldering a surface mount type electronic component or the like by melting a solder paste material applied in advance by screen printing or the like on an electrode of a mounting substrate.

リフローソルダリング法による半田付け実装では、実装基板の電極上に半田ペースト材を施した後、実装基板の実装面上にＱＦＮ型半導体装置を自動搭載機で搭載するため、この搭載時において実装基板の電極とＱＦＮ型半導体装置の電極部材との間に介在された半田ペースト材が押し潰され、半田ペースト材の一部がＱＦＮ型半導体装置の電極部材間（実装基板の電極間）に食み出る（押し出される）。ＱＦＮ型半導体装置は樹脂封止体の裏面に電極部材を配置したパッケージ構造になっているため、食み（はみ）出た半田ペースト材が広がり易い。食み出た半田ペスト材の広がりが大きくなると、半田ブリッジや、半田ボール等の導電性異物が発生し易くなり、電極間の短絡による実装不良が発生し易くなるため、食み出た半田ペースト材の広がりは極力抑える必要がある。   In solder mounting by the reflow soldering method, a solder paste material is applied to the electrodes of the mounting board, and then the QFN type semiconductor device is mounted on the mounting surface of the mounting board by an automatic mounting machine. Solder paste material interposed between the electrode of the QFN type semiconductor device and the electrode member of the QFN type semiconductor device is crushed, and a part of the solder paste material bites between the electrode members of the QFN type semiconductor device (between the electrodes of the mounting substrate). Go out (push out). Since the QFN type semiconductor device has a package structure in which an electrode member is arranged on the back surface of the resin encapsulant, the solder paste material that has squeezed out easily spreads. If the spread of the solder paste material that protrudes becomes large, conductive foreign matters such as solder bridges and solder balls are likely to be generated, and mounting defects due to short circuits between the electrodes are likely to occur. It is necessary to suppress the spread of the material as much as possible.

食み出た半田ペースト材の広がりを抑えるには、樹脂封止体の裏面よりも電極部材の裏面を突出させたパッケージ構造にし、実装基板の実装面と樹脂封止体の裏面との間の間隔、即ちスタンドオフの高さを高くすることが有効である。食み出た半田ペースト材の広がりによる実装不良の抑制に必要な電極部材の突出高さ（樹脂封止体の裏面から電極部材の裏面までの距離）は、電極部材の配列ピッチや電極部材間の間隔によって異なる。本発明者の検討によれば、電極部材の配列ピッチが０．５ｍｍ、電極部材間の間隔が０．３ｍｍの場合、電極部材の突出高さは２０μｍ以上必要であった。   In order to suppress the spread of the protruding solder paste material, the package structure is such that the back surface of the electrode member protrudes from the back surface of the resin sealing body, and between the mounting surface of the mounting substrate and the back surface of the resin sealing body. It is effective to increase the interval, that is, the height of the standoff. The protruding height of the electrode member (distance from the back surface of the resin encapsulant to the back surface of the electrode member) necessary to suppress mounting defects due to the spread of the solder paste material that protrudes is the arrangement pitch of the electrode members and the distance between the electrode members It depends on the interval. According to the study by the present inventors, when the arrangement pitch of the electrode members is 0.5 mm and the distance between the electrode members is 0.3 mm, the protruding height of the electrode members needs to be 20 μm or more.

樹脂封止体の裏面よりも電極部材の裏面を突出させたパッケージ構造（以下、スタンドオフ・パッケージ構造と呼ぶ）は、樹脂封止工程においてシートモールド技術を採用することによって容易に形成することができる。しかしながら、電極部材の突出高さが２０μｍ以上のスタンドオフ・パッケージ構造を得るためには以下に示す問題を対策する必要がある。   A package structure in which the back surface of the electrode member protrudes from the back surface of the resin sealing body (hereinafter referred to as a stand-off package structure) can be easily formed by employing a sheet molding technique in the resin sealing process. it can. However, in order to obtain a standoff package structure in which the protruding height of the electrode member is 20 μm or more, it is necessary to take measures against the following problems.

図３７及び図３８は、従来のＱＦＮ型半導体装置の製造における樹脂封止工程（樹脂封止体形成工程）において、成形金型にリードフレームを位置決めした状態を示す模式的断面図、
図３９は、図３７及び図３８の樹脂封止工程において、成型金型にリードフレームを位置決めした状態を示す模式的平面図、
図４０は、図３９のＭ−Ｍ線に沿う模式的断面図である。なお、図３７はリードフレームのリードの部分で切った断面図であり、図３８はリードフレームのリード間の部分で切った断面図である。
図３７乃至図４０において、６０は成形金型、６１は上型、６２は下型、６３はキャビティ、６４はフレーム本体、６５は電極部材として使用される電極部分６５ａと樹脂封止工程後の切断工程において除去される除去部分６５ｂとを有するリード、６６はリード６５が一体化されたタイバー、６７はダイパッド、６８は半導体チップ、６９はボンディングワイヤ、７０は樹脂シート、７１はしわである。 37 and 38 are schematic cross-sectional views showing a state in which a lead frame is positioned in a molding die in a resin sealing step (resin sealing body forming step) in manufacturing a conventional QFN type semiconductor device,
FIG. 39 is a schematic plan view showing a state in which the lead frame is positioned in the molding die in the resin sealing step of FIGS. 37 and 38;
40 is a schematic cross-sectional view taken along line MM in FIG. FIG. 37 is a cross-sectional view taken along a lead portion of the lead frame, and FIG. 38 is a cross-sectional view taken along a portion between the leads of the lead frame.
37 to 40, 60 is a molding die, 61 is an upper die, 62 is a lower die, 63 is a cavity, 64 is a frame body, 65 is an electrode portion 65a used as an electrode member, and after the resin sealing step. A lead having a removed portion 65b to be removed in the cutting process, 66 is a tie bar integrated with the lead 65, 67 is a die pad, 68 is a semiconductor chip, 69 is a bonding wire, 70 is a resin sheet, and 71 is a wrinkle.

シートモールド技術による樹脂封止体の形成は、図３７乃至図３９に示すように、成形金型６０の下型６２とリードフレームとの間に樹脂シート７０を介在し、この樹脂シート７０にリード６５の互いに反対側の主面及び裏面のうちの裏面が接するようにリードフレームを成形金型６０に位置決めし、その後、成形金型６０のキャビティ６３の内部に樹脂を加圧注入することによって行われる。この樹脂封止工程（樹脂封止体形成工程）において、リードフレームは、フレーム本体６４、リード６５の電極部分６５ａの一部及び除去部分６５ｂ、タイバー６６、並びにこれらの部分と対応する樹脂シート７０の部分を上型６１の合わせ面と下型６２の合わせ面とで上下方向から締め付ける（押さえる）ことによって成形金型６０に固定されるため、上型６１と下型６２との締め付け力（クランプ力）を高めて樹脂シート７０を押し潰すことにより、リード６５が樹脂シート７０に食い（くい）込む。リード６５が樹脂シート７０に食い込んだ状態でキャビティ６３の内部に熱硬化性の樹脂を注入し、その後、樹脂を硬化させることにより、リード６５の電極部分６５ａの裏面が樹脂封止体の裏面よりも突出する。この後、切断工程においてリード６５の電極部分６５ａから除去部分６５ｂを切断分離することにより、リード６５の電極部分６５ａからなる電極部材の裏面が樹脂封止体の裏面よりも突出したオフセット・パッケージ構造になる。電極部材の突出高さはリード６５が樹脂シート７０に食い込む量（樹脂シートの潰れ量）に依存するため、リード６５が樹脂シート７０に食い込む量を制御することによって電極部材の突出高さを変えることができる。   As shown in FIGS. 37 to 39, the resin sealing body is formed by sheet molding technology, in which a resin sheet 70 is interposed between the lower mold 62 of the molding die 60 and the lead frame, and leads to the resin sheet 70. The lead frame is positioned in the molding die 60 so that the back surface of the main surface and the back surface of 65 opposite to each other is in contact, and then the resin is pressurized and injected into the cavity 63 of the molding die 60. Is called. In this resin sealing step (resin sealing body forming step), the lead frame includes a frame main body 64, a part of the electrode portion 65a of the lead 65, a removal portion 65b, a tie bar 66, and a resin sheet 70 corresponding to these portions. Is clamped (pressed) from above and below by the mating surface of the upper die 61 and the mating surface of the lower die 62 so that the portion is fixed to the molding die 60. The lead 65 bites into the resin sheet 70 by crushing the resin sheet 70 with increased force). A thermosetting resin is injected into the cavity 63 with the lead 65 biting into the resin sheet 70, and then the resin is cured, whereby the back surface of the electrode portion 65a of the lead 65 is exposed from the back surface of the resin sealing body. Also protrude. Thereafter, in the cutting process, the removed portion 65b is cut and separated from the electrode portion 65a of the lead 65, so that the back surface of the electrode member made of the electrode portion 65a of the lead 65 protrudes from the back surface of the resin sealing body. become. Since the protrusion height of the electrode member depends on the amount of lead 65 biting into the resin sheet 70 (the amount of crushing of the resin sheet), the protrusion height of the electrode member is changed by controlling the amount of lead 65 biting into the resin sheet 70. be able to.

しかしながら、本発明者の検討によれば、厚さが４０μｍ程度の薄い樹脂シートを用いて２０μｍの突出高さを得ようと試みたところ、図４０に示すように、隣り合う２つのリード６５で挟まれたリード間領域のうち、リード６５の除去部分６５ｂで挟まれた領域に樹脂シート７０の盛り上がりによるしわ７１が発生した。このしわ７１の発生メカニズムは以下に示す理由によるものと考える。   However, according to the study of the present inventor, when an attempt was made to obtain a protruding height of 20 μm using a thin resin sheet having a thickness of about 40 μm, as shown in FIG. Wrinkles 71 due to the rise of the resin sheet 70 occurred in the region between the removed leads 65b of the lead 65 in the region between the leads sandwiched. The generation mechanism of the wrinkle 71 is considered to be due to the following reason.

リード６５を樹脂シート７０に食い込ませるためには、タイバー６６も樹脂シート７０に食い込ませる必要がある。ここで、隣り合う２つのリード６５で挟まれたリード間領域において、２つのリード６５の電極部分６５ａで挟まれた領域を第１リード間領域と呼び、２つのリード６５の除去部分６５ｂで挟まれた領域を第２リード間領域と呼ぶ。また、タイバー６６を連続した一つの構造体と見なし、タイバー６６のリード６５間における部分をダム部と呼ぶ。   In order for the lead 65 to bite into the resin sheet 70, the tie bar 66 also needs to bite into the resin sheet 70. Here, in a region between leads sandwiched between two adjacent leads 65, a region sandwiched between electrode portions 65a of two leads 65 is referred to as a first lead-to-lead region, and is sandwiched between removal portions 65b of two leads 65. This area is called a second inter-lead area. Further, the tie bar 66 is regarded as one continuous structure, and a portion between the leads 65 of the tie bar 66 is referred to as a dam portion.

リード６５で押し潰された樹脂シート７０は、第１リード間領域及び第２リード間領域に逃げる。タイバー６６で押し潰された樹脂シート７０は、第２リード間領域に逃げる。即ち、第２リード間領域には、３方向（２つのリード６５側及びタイバー６６側）から押し潰された樹脂シート７０が集まる（逃げ込む）ため、これらの樹脂シート７０の集まりによって、第２リード間領域に盛り上がったしわ７１が発生する。この第２リード間領域で発生したしわ７１はリード６５の延在方向に沿って伸びるため、第２リード間領域で発生したしわ７１に起因して第１リード間領域においてもしわ７１が発生する。   The resin sheet 70 crushed by the leads 65 escapes to the first inter-lead region and the second inter-lead region. The resin sheet 70 crushed by the tie bar 66 escapes to the region between the second leads. That is, since the resin sheets 70 crushed from three directions (the two leads 65 side and the tie bar 66 side) gather (escape) in the region between the second leads, the second lead is gathered by the gathering of these resin sheets 70. A raised wrinkle 71 is generated in the intermediate area. Since the wrinkle 71 generated in the second inter-lead region extends along the extending direction of the lead 65, the wrinkle 71 is generated also in the first inter-lead region due to the wrinkle 71 generated in the second inter-lead region. .

このようなしわ７１が発生した状態でキャビティ６３の内部に樹脂を注入して樹脂封止体を形成した場合、第１及び第２リード間領域において樹脂封止体にリード６５の延在方向に沿う溝が形成される。しわ７１は不規則的に形成されるため、図４０に示すように、リード６５の側面に接するしわ７１が発生した場合、リード６５の引き抜き強度が低下し、リード６５の切断工程等において樹脂封止体からリード６５、即ち電極部材が抜けやすくなる。この不具合はＱＦＮ型半導体装置の製造歩留まりを著しく低下させる要因となるため、第２リード間領域に発生する樹脂シート７０のしわ７１を抑制する必要がある。   When a resin sealing body is formed by injecting resin into the cavity 63 in a state where such wrinkles 71 are generated, the resin sealing body has a lead 65 extending direction in the region between the first and second leads. A along groove is formed. Since the wrinkles 71 are irregularly formed, as shown in FIG. 40, when the wrinkles 71 in contact with the side surfaces of the leads 65 are generated, the pullout strength of the leads 65 is reduced, and the resin sealing is performed in the cutting process of the leads 65. The lead 65, that is, the electrode member can be easily removed from the stationary body. Since this defect causes a significant decrease in the manufacturing yield of the QFN type semiconductor device, it is necessary to suppress wrinkles 71 of the resin sheet 70 generated in the second inter-lead region.

厚い樹脂シート７０を用いることでしわ７１は発生し難くなるが、樹脂シート７０は厚さが厚くなるに従って（使用体積増加に従って）値段が高くなることからコスト上昇につながってしまうため、薄い樹脂シート７０でも、しわ７１が発生しない様にできる対策が求められる。
（２）ＱＦＮ型半導体装置においても、樹脂封止体に反りが発生する場合がある。樹脂封止体の裏面が凸面となる方向に反りが発生した場合、実装基板にＱＦＮ型半導体装置を実装する時、樹脂封止体の周辺部よりも中央部のスタンドオフが狭くなる。樹脂封止体の裏面から電極部材の裏面が突出する突出高さよりも大きい反りが樹脂封止体に発生した場合、実装基板の電極とＱＦＮ型半導体装置の電極部材との半田付けが困難になるため、実装不良を招く要因となる。 The use of the thick resin sheet 70 makes it difficult for the wrinkle 71 to occur, but the resin sheet 70 increases in cost as the thickness increases (in accordance with the increase in volume used), leading to an increase in cost. Even if it is 70, a countermeasure that can prevent wrinkles 71 from occurring is required.
(2) Even in the QFN type semiconductor device, the resin sealing body may be warped. When warping occurs in the direction in which the back surface of the resin sealing body becomes a convex surface, when the QFN type semiconductor device is mounted on the mounting substrate, the standoff at the center portion becomes narrower than the peripheral portion of the resin sealing body. When warping larger than the protruding height at which the back surface of the electrode member protrudes from the back surface of the resin sealing body occurs in the resin sealing body, it becomes difficult to solder the electrode of the mounting substrate and the electrode member of the QFN type semiconductor device. For this reason, it causes a mounting defect.

本発明の目的は、半導体装置の製造において、樹脂シートのしわを抑制することが可能な技術を提供することにある。   The objective of this invention is providing the technique which can suppress the wrinkle of a resin sheet in manufacture of a semiconductor device.

本発明の目的は、半導体装置の製造歩留まりの向上を図ることが可能な技術を提供することにある。   An object of the present invention is to provide a technique capable of improving the manufacturing yield of a semiconductor device.

本発明の他の目的は、半導体装置の実装不良を抑制することが可能な技術を提供することにある。   Another object of the present invention is to provide a technique capable of suppressing a mounting failure of a semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）互いに反対側の主面及び裏面と、タイバーと、前記タイバーと一体に形成された第１リードと、前記第１リードと間隔をおいて前記タイバーと一体に形成された第２リードとを有するリードフレームを準備すると共に、第１合わせ面及び前記第１合わせ面に連なるキャビティを有する第１型と、前記第１合わせ面と向かい合う第２合わせ面を有する第２型とを有する成形型を準備する工程と、
前記キャビティから前記第１合わせ面に亘って前記第１及び第２リードが位置し、かつ前記タイバー、前記第１及び第２リードの夫々の裏面と前記第２合わせ面との間に樹脂シートが位置するように、前記タイバー、前記第１及び第２リード、並びに前記樹脂シートを前記第１合わせ面と前記第２合わせ面とで夫々の方向から押さえて、前記第１型と前記第２型との間に前記リードフレームを位置決めし、その後、前記キャビティの内部に樹脂を注入して樹脂封止体を形成する工程とを含む半導体装置の製造方法であって、
前記樹脂封止体を形成する工程において、前記第１リードと前記第２リードとの間における前記タイバーの裏面の幅は、前記第１リードと前記第２リードとの間における前記タイバーの主面の幅よりも狭くなっている。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
(1) A main surface and a back surface opposite to each other, a tie bar, a first lead formed integrally with the tie bar, and a second lead formed integrally with the tie bar at an interval from the first lead. And a mold having a first mold having a first mating surface and a cavity continuous with the first mating surface, and a second mold having a second mating surface facing the first mating surface The process of preparing
The first and second leads are located from the cavity to the first mating surface, and a resin sheet is interposed between the back surface of each of the tie bar and the first and second leads and the second mating surface. The tie bar, the first and second leads, and the resin sheet are pressed by the first mating surface and the second mating surface from the respective directions so that the first die and the second die are positioned. A step of positioning the lead frame between, and then injecting a resin into the cavity to form a resin sealing body,
In the step of forming the resin sealing body, the width of the back surface of the tie bar between the first lead and the second lead is the main surface of the tie bar between the first lead and the second lead. It is narrower than the width.

（２）前記手段（１）に記載の半導体装置の製造方法において、
前記タイバーの主面及び裏面は、前記第１リードと前記第２リードとの間において、互いに反対側の第１辺及び第２辺を夫々有し、
前記樹脂封止体を形成する工程において、前記タイバーの裏面の第１辺及び第２辺のうちの前記リード側に位置する第１辺は、前記タイバーの主面の第１辺及び第２辺のうちの前記リード側に位置する第１辺よりも前記リードの先端からの距離が遠い位置に配置されている。 (2) In the method for manufacturing a semiconductor device according to the means (1),
The main surface and the back surface of the tie bar each have a first side and a second side opposite to each other between the first lead and the second lead,
In the step of forming the resin sealing body, the first side located on the lead side of the first side and the second side of the back surface of the tie bar is the first side and the second side of the main surface of the tie bar. Of the lead is disposed at a position farther from the tip of the lead than the first side located on the lead side.

（３） 互いに反対側の主面及び裏面と、タイバーと、前記タイバーと一体に形成された第１リードと、前記第１リードと間隔をおいて前記タイバーと一体に形成された第２リードとを有するリードフレームを準備すると共に、第１合わせ面及び前記第１合わせ面に連なるキャビティを有する第１型と、前記第１合わせ面と向かい合う第２合わせ面を有する第２型とを有する成形型を準備する工程と、
前記キャビティから前記第１合わせ面に亘って前記第１及び第２リードが位置し、かつ前記タイバー、前記第１及び第２リードの夫々の裏面と前記第２合わせ面との間に樹脂シートが位置するように、前記タイバー、前記第１及び第２リード、並びに前記樹脂シートを前記第１合わせ面と前記第２合わせ面とで夫々の方向から押さえて、前記第１型と前記第２型との間に前記リードフレームを位置決めし、その後、前記キャビティの内部に樹脂を注入して樹脂封止体を形成する工程とを含む半導体装置の製造方法であって、
前記第１及び第２リードは、前記キャビティから前記第１合わせ面に亘って延在し、かつ電極部材として使用される第１部分と、前記第１部分及び前記タイバーに連なり、かつ切断工程において切断除去される第２部分とを有し、
前記樹脂封止体を形成する工程において、前記第１及び第２リードのうちの少なくとも何れか一方のリードの第２部分における裏面の幅は、前記一方のリードの第２部分における主面の幅よりも狭くなっている。 (3) A main surface and a back surface opposite to each other, a tie bar, a first lead formed integrally with the tie bar, and a second lead formed integrally with the tie bar at an interval from the first lead. And a mold having a first mold having a first mating surface and a cavity continuous with the first mating surface, and a second mold having a second mating surface facing the first mating surface The process of preparing
The first and second leads are located from the cavity to the first mating surface, and a resin sheet is interposed between the back surface of each of the tie bar and the first and second leads and the second mating surface. The tie bar, the first and second leads, and the resin sheet are pressed by the first mating surface and the second mating surface from the respective directions so that the first die and the second die are positioned. A step of positioning the lead frame between, and then injecting a resin into the cavity to form a resin sealing body,
The first and second leads extend from the cavity to the first mating surface and are connected to the first portion used as an electrode member, the first portion and the tie bar, and in a cutting step A second portion to be cut and removed,
In the step of forming the resin sealing body, the width of the back surface of the second portion of at least one of the first and second leads is the width of the main surface of the second portion of the one lead. It is narrower than.

（４）半導体装置は、一主面を有する半導体チップと、
互いに反対側の主面及び裏面を有する電極部材と、
前記半導体チップの電気と前記電極部材の主面とを電気的に接続する接続手段と、
互いに反対側の主面及び裏面を有し、前記半導体チップ、前記電極部材及び前記接続手段を封止する樹脂封止体と、
前記樹脂封止体の裏面から前記樹脂封止体の主面側に向かって窪む凹部とを有し、
前記電極部材の裏面は、前記樹脂封止体の裏面から突出し、
前記凹部の底面から前記電極部材の裏面までの段差は、前記樹脂封止体の裏面から前記電極部材の裏面までの段差よりも大きい。 (4) A semiconductor device includes a semiconductor chip having one main surface;
An electrode member having a main surface and a back surface opposite to each other;
Connection means for electrically connecting the electricity of the semiconductor chip and the main surface of the electrode member;
A resin sealing body having a main surface and a back surface opposite to each other, and sealing the semiconductor chip, the electrode member, and the connection means;
Having a recess recessed from the back surface of the resin sealant toward the main surface of the resin sealant,
The back surface of the electrode member protrudes from the back surface of the resin sealing body,
The step from the bottom surface of the recess to the back surface of the electrode member is larger than the step from the back surface of the resin sealing body to the back surface of the electrode member.

（５）半導体装置の製造方法において、タイバーと一体に形成されたリードを有するリードフレームを準備すると共に、第１型及び第２型を有する成形型であって、前記第１型は、第１合わせ面と、前記第１合わせ面に連なるキャビティとを有し、前記第２型は、前記第１合わせ面と向かい合う第２合わせ面と、前記キャビティと向かい合う位置に配置され、かつ前記第２合わせ面から突出する凸部とを有する成形型を準備する工程と、
前記キャビティから前記第１合わせ面に亘って前記リードが位置し、かつ前記タイバー及び前記リードと前記第２合わせ面との間に樹脂シートが位置するように、前記タイバー、前記リード及び前記樹脂シートを前記第１合わせ面と前記第２合わせ面とで夫々の方向から押さえて、前記樹脂シートに前記リードを食い込ませた状態で、前記第１型と前記第２型との間に前記リードフレームを位置決めし、その後、前記キャビティの内部に樹脂を注入して樹脂封止体を形成する工程とを含む。 (5) In the method of manufacturing a semiconductor device, a lead frame having a lead integrally formed with a tie bar is prepared, and a molding die having a first mold and a second mold is provided. The second mold is disposed at a position facing the first mating surface, a second mating surface facing the first mating surface, and a second mating surface. Preparing a mold having a convex portion protruding from the surface;
The tie bar, the lead, and the resin sheet so that the lead is located from the cavity to the first mating surface, and the resin sheet is located between the tie bar and the lead and the second mating surface. The lead frame is interposed between the first mold and the second mold in a state where the lead is bitten into the resin sheet by pressing the first mating surface and the second mating surface from the respective directions. And then injecting resin into the cavity to form a resin sealing body.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。   The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

本発明によれば、半導体装置の製造において、樹脂シートのしわを抑制することができる。   ADVANTAGE OF THE INVENTION According to this invention, the wrinkle of a resin sheet can be suppressed in manufacture of a semiconductor device.

本発明によれば、半導体装置の製造歩留まりの向上を図ることができる。   According to the present invention, it is possible to improve the manufacturing yield of semiconductor devices.

本発明によれば、半導体装置の実装不良を抑制することができる。   According to the present invention, mounting defects of a semiconductor device can be suppressed.

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.

（実施形態１）
本実施形態ではＱＦＮ型半導体装置に本発明を適用した例について説明する。 (Embodiment 1)
In this embodiment, an example in which the present invention is applied to a QFN type semiconductor device will be described.

図１は本発明の実施形態１である半導体装置の模式的平面図、
図２は図１に示す半導体装置の模式的底面図、
図３は図１に示す半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図、
図４は図３のＡ−Ａ線に沿う模式的断面図、
図５は図４の一部を拡大した模式的断面図、
図６は図３のＢ−Ｂ線に沿う模式的断面図、
図７は図６の一部を拡大した模式的断面図である。 FIG. 1 is a schematic plan view of a semiconductor device according to Embodiment 1 of the present invention.
2 is a schematic bottom view of the semiconductor device shown in FIG.
FIG. 3 is a schematic plan view showing a state where the upper part of the resin sealing body of the semiconductor device shown in FIG. 1 is removed;
4 is a schematic cross-sectional view taken along line AA in FIG.
FIG. 5 is a schematic cross-sectional view enlarging a part of FIG.
6 is a schematic cross-sectional view along the line BB in FIG.
FIG. 7 is an enlarged schematic cross-sectional view of a part of FIG.

図１乃至図４に示すように、本実施形態のＱＦＮ型半導体装置１Ａは、１つの半導体チップ２、複数の電極部材３、複数のボンディングワイヤ４、１つの樹脂封止体５、１つのダイパッド１６、複数の吊りリード１７等を有する構成になっている。半導体チップ２、複数の電極部材３、複数のボンディングワイヤ４、ダイパッド１６及び複数の吊りリード１７等は、樹脂封止体５によって封止されている。   As shown in FIGS. 1 to 4, the QFN type semiconductor device 1 </ b> A of the present embodiment includes one semiconductor chip 2, a plurality of electrode members 3, a plurality of bonding wires 4, a resin sealing body 5, and a die pad. 16 and a plurality of suspension leads 17 and the like. The semiconductor chip 2, the plurality of electrode members 3, the plurality of bonding wires 4, the die pad 16, the plurality of suspension leads 17, and the like are sealed with a resin sealing body 5.

半導体チップ２は互いに反対側の回路形成面（主面）２Ｘ及び裏面２Ｙを有し、回路形成面２Ｘの平面形状、即ち半導体チップ２の平面形状は方形状で形成されている。本実施形態において、半導体チップ２の平面形状は、例えば１．８ｍｍ×２．０ｍｍの長方形で形成されている。半導体チップ２は、例えば、単結晶シリコンからなる半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを有する構成になっている。   The semiconductor chip 2 has a circuit forming surface (main surface) 2X and a back surface 2Y opposite to each other, and the planar shape of the circuit forming surface 2X, that is, the planar shape of the semiconductor chip 2 is formed in a square shape. In the present embodiment, the planar shape of the semiconductor chip 2 is, for example, a rectangle of 1.8 mm × 2.0 mm. The semiconductor chip 2 includes, for example, a semiconductor substrate made of single crystal silicon, a multilayer wiring layer in which a plurality of insulating layers and wiring layers are stacked on the circuit formation surface of the semiconductor substrate, and a multilayer wiring layer that covers the multilayer wiring layer. And a surface protective film (final protective film) formed in this manner.

半導体チップ２には、集積回路として例えば制御回路が内蔵されている。この制御回路は、主に、半導体基板の回路形成面に形成されたトランジスタ素子及び多層配線層に形成された配線によって構成されている。   For example, a control circuit is built in the semiconductor chip 2 as an integrated circuit. This control circuit is mainly composed of transistor elements formed on the circuit formation surface of the semiconductor substrate and wirings formed in the multilayer wiring layer.

半導体チップ２の回路形成面２Ｘには、半導体チップ２の外周囲の各辺に沿って複数の電極（ボンディングパッド）２ａが配置されている。この複数の電極２ａの夫々は、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、制御回路を構成するトランジスタ素子と電気的に接続されている。複数の電極２ａの夫々は、例えば、アルミニウム（Ａｌ）膜、若しくはアルミニウムを主体とする合金膜等の金属膜で形成されている。   On the circuit forming surface 2X of the semiconductor chip 2, a plurality of electrodes (bonding pads) 2a are arranged along each side of the outer periphery of the semiconductor chip 2. Each of the plurality of electrodes 2a is formed in the uppermost wiring layer of the multilayer wiring layers of the semiconductor chip 2, and is electrically connected to the transistor elements constituting the control circuit. Each of the plurality of electrodes 2a is formed of, for example, a metal film such as an aluminum (Al) film or an alloy film mainly composed of aluminum.

樹脂封止体５は互いに反対側の主面５Ｘ及び裏面（実装面）５Ｙを有し、主面５Ｘの平面形状、即ち樹脂封止体５の平面形状は方形状で形成されている。本実施形態において、樹脂封止体５の平面形状は、例えば４．０ｍｍ×５．０ｍｍの長方形で形成されている。樹脂封止体５は低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂で形成されている。   The resin sealing body 5 has a main surface 5X and a back surface (mounting surface) 5Y opposite to each other, and the planar shape of the main surface 5X, that is, the planar shape of the resin sealing body 5 is formed in a square shape. In the present embodiment, the planar shape of the resin sealing body 5 is, for example, a rectangle of 4.0 mm × 5.0 mm. For the purpose of reducing the stress, the resin sealing body 5 is formed of, for example, an epoxy thermosetting resin to which a phenolic curing agent, silicone rubber, filler, and the like are added.

複数の電極部材３の夫々は、半導体チップ２の外周囲の外側に配置され、樹脂封止体５の外周囲の各辺に沿って配列されている。複数の電極部材３の夫々は、互いに反対側の主面３Ｘ及び裏面（実装面）３Ｙを有する構成になっている。   Each of the plurality of electrode members 3 is arranged outside the outer periphery of the semiconductor chip 2 and arranged along each side of the outer periphery of the resin sealing body 5. Each of the plurality of electrode members 3 has a main surface 3X and a back surface (mounting surface) 3Y opposite to each other.

複数の電極部材３は、半導体チップ２の回路形成面２Ｘに形成された複数の電極２ａにボンディングワイヤ４を介して夫々電気的に接続されている。ボンディングワイヤ４は、一端側が半導体チップ２の電極２ａに接続され、他端側が電極部材３の主面３Ｘに接続されている。ボンディングワイヤ４としては、例えば金（Ａｕ）ワイヤを用いている。ボンディングワイヤ４の接続方法としては、例えば、熱圧着に超音波振動を併用したボールボンディング（ネイルヘッドボンディング）法を用いている。   The plurality of electrode members 3 are electrically connected to the plurality of electrodes 2 a formed on the circuit formation surface 2 </ b> X of the semiconductor chip 2 through bonding wires 4. The bonding wire 4 has one end connected to the electrode 2 a of the semiconductor chip 2 and the other end connected to the main surface 3 </ b> X of the electrode member 3. For example, a gold (Au) wire is used as the bonding wire 4. As a method for connecting the bonding wires 4, for example, a ball bonding (nail head bonding) method using ultrasonic vibration in combination with thermocompression bonding is used.

ダイパッド１６は互いに反対側の主面１６Ｘ及び裏面１６Ｙを有する構成になっており、ダイパッド１６の主面１６Ｘには接着材を介在して半導体チップ２の裏面２Ｙが接着されている。ダイパッド１６の裏面１６Ｙは、樹脂封止体５の裏面５Ｙよりも樹脂封止体５の主面５Ｘ側に位置し、樹脂封止体５によって覆われている。   The die pad 16 has a main surface 16X and a back surface 16Y opposite to each other, and the back surface 2Y of the semiconductor chip 2 is bonded to the main surface 16X of the die pad 16 with an adhesive interposed. The back surface 16 </ b> Y of the die pad 16 is located on the main surface 5 </ b> X side of the resin sealing body 5 with respect to the back surface 5 </ b> Y of the resin sealing body 5 and is covered with the resin sealing body 5.

ダイパッド１６は４つの吊りリード１７と一体に形成され、４つの吊りリード１７は半導体チップ２の４つの角部に夫々配置されている。吊りリード１７は、互いに反対側の主面及び裏面を有する構成になっており、更に、ダイパッド１６から樹脂封止体５の外周囲に向かって延在する第１部分と、この第１部分から樹脂封止体５の裏面５Ｙ側に折れ曲がる第２部分と、この第２部分から樹脂封止体５の外周囲に向かって延在する第３部分とを有する構成になっている。吊りリード１７の第３部分は半導体チップ２の厚さ方向において電極部材３とほぼ同じ高さに配置されている。吊りリード１７の第１部分及び第２部分の裏面は樹脂封止体５の裏面５Ｙよりもその主面５Ｘ側に位置し、吊りリード１７の第３部分の裏面は樹脂封止体５の裏面５Ｙから露出している。   The die pad 16 is formed integrally with the four suspension leads 17, and the four suspension leads 17 are respectively disposed at the four corners of the semiconductor chip 2. The suspension lead 17 is configured to have a main surface and a back surface opposite to each other, and further includes a first portion extending from the die pad 16 toward the outer periphery of the resin sealing body 5, and the first portion. The resin sealing body 5 includes a second portion that is bent toward the back surface 5Y side, and a third portion that extends from the second portion toward the outer periphery of the resin sealing body 5. The third portion of the suspension lead 17 is disposed at substantially the same height as the electrode member 3 in the thickness direction of the semiconductor chip 2. The back surfaces of the first portion and the second portion of the suspension lead 17 are located closer to the main surface 5X side than the back surface 5Y of the resin sealing body 5, and the back surface of the third portion of the suspension lead 17 is the back surface of the resin sealing body 5. It is exposed from 5Y.

図４及び図５に示すように、複数の電極部材３の夫々の裏面３Ｙは、樹脂封止体５の裏面５Ｙから露出している。また、複数の電極部材３の夫々は互いに反対側の先端部及び末端部を有し、先端部は半導体チップ２と向かい合っており、末端部は樹脂封止体５の側面５Ｚから突出している。また、複数の電極部材３の夫々の主面３Ｘは樹脂封止体５の裏面５Ｙよりも樹脂封止体５の主面５Ｘ側に位置し、夫々の裏面３Ｙは樹脂封止体５の裏面５Ｙから突出している。即ち、本実施形態のＱＦＮ型半導体装置１Ａはスタンドオフ・パッケージ構造になっている。本実施形態において、電極部材３の突出高さ（樹脂封止体５の裏面５Ｙから電極部材３の裏面３Ｙまでの距離）ＳＨは、例えば２０μｍ程度になっている。また、電極部材３は、例えば０．２ｍｍ程度の厚さで形成されている。   As shown in FIGS. 4 and 5, the back surface 3 </ b> Y of each of the plurality of electrode members 3 is exposed from the back surface 5 </ b> Y of the resin sealing body 5. Each of the plurality of electrode members 3 has a tip portion and a terminal portion opposite to each other, the tip portion faces the semiconductor chip 2, and the terminal portion protrudes from the side surface 5 </ b> Z of the resin sealing body 5. Each main surface 3X of the plurality of electrode members 3 is located closer to the main surface 5X side of the resin sealing body 5 than the back surface 5Y of the resin sealing body 5, and each back surface 3Y is a back surface of the resin sealing body 5. It protrudes from 5Y. That is, the QFN type semiconductor device 1A of the present embodiment has a stand-off package structure. In the present embodiment, the protruding height of the electrode member 3 (the distance from the back surface 5Y of the resin sealing body 5 to the back surface 3Y of the electrode member 3) SH is about 20 μm, for example. The electrode member 3 is formed with a thickness of about 0.2 mm, for example.

図６及び図７に示すように、電極部材３の裏面３Ｙと樹脂封止体５の裏面５Ｙとは、樹脂封止体５の裏面５Ｙから電極部材３の裏面３Ｙが突出する段差面となり、樹脂封止体５の裏面５Ｙは、電極部材３に向かうに従って途中から徐々に電極部材３の裏面３Ｙの縁に近づくようにその高さを変える変化面５Ｙ１となっている。変化面５Ｙ１は弧面となり、例えば変化面５Ｙ１の曲率Ｒ１は段差高さｈ１よりも大きくなる円弧となっている。   As shown in FIGS. 6 and 7, the back surface 3Y of the electrode member 3 and the back surface 5Y of the resin sealing body 5 are stepped surfaces from which the back surface 3Y of the electrode member 3 protrudes from the back surface 5Y of the resin sealing body 5, The back surface 5Y of the resin sealing body 5 is a changing surface 5Y1 that changes its height so as to gradually approach the edge of the back surface 3Y of the electrode member 3 from the middle as it goes toward the electrode member 3. The change surface 5Y1 is an arc surface. For example, the curvature R1 of the change surface 5Y1 is an arc that is larger than the step height h1.

次に、ＱＦＮ型半導体装置１Ａの製造に用いられるリードフレームについて、図８乃至図１２を用いて説明する。
図８はリードフレームの一部を示す模式的平面図、
図９は図８の一部を拡大した模式的平面図、
図１０は図９の一部を拡大した模式的平面図、
図１１は図１０の模式的底面図、
図１２は、図１０の各切断線に沿う模式的断面図であり、（ａ）はＣ−Ｃ線に沿う模式的断面図、（ｂ）はＤ−Ｄ線に沿う模式的断面図、（ｃ）はＥ−Ｅ線に沿う模式的断面図である。 Next, a lead frame used for manufacturing the QFN type semiconductor device 1A will be described with reference to FIGS.
FIG. 8 is a schematic plan view showing a part of the lead frame,
FIG. 9 is a schematic plan view enlarging a part of FIG.
FIG. 10 is a schematic plan view enlarging a part of FIG.
FIG. 11 is a schematic bottom view of FIG.
12 is a schematic cross-sectional view taken along each cutting line in FIG. 10, (a) is a schematic cross-sectional view taken along the line CC, (b) is a schematic cross-sectional view taken along the line DD, c) is a schematic cross-sectional view along the line EE.

図８及び図９に示すように、リードフレーム１０は、フレーム本体１１で規定された複数の製品形成領域１２を行列状に配置した構成となっている。各製品形成領域１２には、複数のリード１３、４つのタイバー１５、１つのダイパッド１６及び４つの吊りリード１７等が配置され、更にモールドライン１８で囲まれた樹脂封止体形成部が配置されている。   As shown in FIGS. 8 and 9, the lead frame 10 has a configuration in which a plurality of product formation regions 12 defined by the frame body 11 are arranged in a matrix. In each product formation region 12, a plurality of leads 13, four tie bars 15, one die pad 16, four suspension leads 17, and the like are disposed, and a resin sealing body forming portion surrounded by a mold line 18 is disposed. ing.

モールドライン１８で囲まれた樹脂封止体形成部は本実施形態において長方形の平面形状になっており、この樹脂封止体形成部の外側に４つのタイバー１５が配置されている。４つのタイバー１５は、樹脂封止体形成部の各辺に対応して配置されており、樹脂封止体形成部の辺に沿って延在し、かつフレーム本体１１と一体に形成されている。   The resin sealing body forming portion surrounded by the mold line 18 has a rectangular planar shape in the present embodiment, and four tie bars 15 are arranged outside the resin sealing body forming portion. The four tie bars 15 are arranged corresponding to the respective sides of the resin sealing body forming portion, extend along the sides of the resin sealing body forming portion, and are formed integrally with the frame body 11. .

複数のリード１３は４つのリード群に分割されており、各リード群のリード１３は対応するタイバー１５と一体に形成されている。各リード群のリード１３は、対応するタイバー１５の延在方向に沿って所定の間隔をおいて配置されている。各リード群のリード１３は、樹脂封止体形成部（モールドライン１８）の内外に亘って延在し、互いに反対側の先端部（１３ｃ）及び末端部のうちの先端部がダイパッド１６と向かい合っている。本実施形態において、リード１３は、例えば、０．５ｍｍ程度の配列ピッチで配列されている。   The plurality of leads 13 are divided into four lead groups, and the leads 13 of each lead group are formed integrally with the corresponding tie bar 15. The leads 13 of each lead group are arranged at a predetermined interval along the extending direction of the corresponding tie bar 15. The leads 13 of each lead group extend inside and outside the resin sealing body forming part (mold line 18), and the tip part (13c) opposite to each other and the tip part of the end part face the die pad 16. ing. In the present embodiment, the leads 13 are arranged with an arrangement pitch of about 0.5 mm, for example.

ここで、タイバー１５を連続した一つの構造体と見なし、タイバー１５のリード１３間における部分をダム部と呼ぶ。タイバー１５のダム部は、トランスファ・モールディング法に基づいて樹脂封止体を形成する際、樹脂がキャビティの外部に漏出するのを防止するためのものである。   Here, the tie bar 15 is regarded as one continuous structure, and a portion between the leads 13 of the tie bar 15 is referred to as a dam portion. The dam portion of the tie bar 15 is for preventing the resin from leaking out of the cavity when the resin sealing body is formed based on the transfer molding method.

ダイパッド１６は、樹脂封止体形成部の中央部に配置され、４つの吊りリード１７を介してフレーム本体１１と一体に形成されている。４つの吊りリード１７は、樹脂封止体形成部の内外に亘って延在し、互いに反対側の一端側及び他端側のうちの一端側がダイパッド１６と一体化され、他端側がフレーム本体１１と一体化されている。４つの吊りリード１７は、ダイパッド１６から樹脂封止体形成部の外周囲（モールドライン１８）に向かって延在する第１部分と、この第１部分からリードフレーム１０の互いに反対側の主面及び裏面のうちの裏面側に折れ曲がる第２部分と、この第２部分から樹脂封止体形成部の内外に亘って延在する第３部分とを有する構成になっている。吊りリード１７の第３部分はリードフレーム１０の厚さ方向においてリード１３とほぼ同じ高さに位置し、吊りリード１７の第１部分及びダイパッド１６はリードフレーム１０の厚さ方向においてリード１３よりもリードフレーム１０の主面側に位置している。なお、リード１３は、樹脂封止工程後の切断工程において、樹脂封止体形成部の外側に設定された切断ライン１９に沿って切断される。   The die pad 16 is disposed at the center of the resin sealing body forming portion, and is formed integrally with the frame body 11 via the four suspension leads 17. The four suspension leads 17 extend inside and outside the resin sealing body forming portion, one end side and the other end side opposite to each other are integrated with the die pad 16, and the other end side is the frame body 11. And integrated. The four suspension leads 17 include a first portion extending from the die pad 16 toward the outer periphery (mold line 18) of the resin sealing body forming portion, and main surfaces on the opposite sides of the lead frame 10 from the first portion. And it has the structure which has the 2nd part bent to the back surface side among back surfaces, and the 3rd part extended over the inside and outside of this resin sealing body formation part from this 2nd part. The third portion of the suspension lead 17 is located at substantially the same height as the lead 13 in the thickness direction of the lead frame 10, and the first portion of the suspension lead 17 and the die pad 16 are more than the lead 13 in the thickness direction of the lead frame 10. It is located on the main surface side of the lead frame 10. The lead 13 is cut along a cutting line 19 set outside the resin sealing body forming portion in the cutting step after the resin sealing step.

図１０乃至図１２に示すように、リード１３は互いに反対側の主面１３Ｘ及び裏面１３Ｙを有し、更に、電極部材として使用される電極部分（第１部分）１３ａと、切断工程において除去される除去部分１３ｂとを有する構成になっている。電極部分１３ａは、樹脂封止体形成部（モールドライン１８）の内外に亘って延在し、除去部分１３ｂは樹脂封止体形成部の外側において電極部分１３ａ及びタイバー１５に連なっている。図２乃至図７に示す電極部材３は、リード３の電極部分１３ａから除去部分１３ｂを切断分離することによって形成される。   As shown in FIGS. 10 to 12, the lead 13 has a main surface 13X and a back surface 13Y opposite to each other, and further, an electrode portion (first portion) 13a used as an electrode member and removed in a cutting step. And a removal portion 13b. The electrode portion 13a extends inside and outside the resin sealing body forming portion (mold line 18), and the removal portion 13b is connected to the electrode portion 13a and the tie bar 15 outside the resin sealing body forming portion. The electrode member 3 shown in FIGS. 2 to 7 is formed by cutting and separating the removed portion 13 b from the electrode portion 13 a of the lead 3.

リード１３において、電極部分１３ａは、全体的に、一主面１３Ｘの幅１３ＸＷ１と裏面１３Ｙの幅１３ＹＷ１とがほぼ同じ寸法（１３ＸＷ１≒１３ＹＷ１）で構成されている。これに対し、除去部分１３ｂは、主面１３Ｘの幅１３ＸＷ２よりも裏面１３Ｙの幅１３ＹＷ２が狭い部分（１３ＸＷ２＞１３ＹＷ２）を有する構成になっている。即ち、電極部分１３ａでは主面３Ｘの面積と裏面１３Ｙの面積とがほぼ同一になっているが、除去部分１３ｂでは主面３Ｘの面積よりも裏面１３Ｙの面積の方が小さくなっている。本実施形態において、電極部分１３ａの主面１３Ｘの幅１３ＸＷ１及び裏面１３Ｙの幅１３ＹＷ１は、例えば０．２ｍｍ程度に設定されている。除去部分１３ｂの主面１３Ｘの幅１３ＸＷ２は全体的に電極部分１３ａの主面１３Ｘの幅１３ＸＷ１と同じ寸法に設定されている。除去部分１３ｂの裏面１３Ｙの一部分における幅１３ＹＷ２は例えば０．１ｍｍ程度に設定され、他の部分における幅は主面１３Ｘの幅１３ＸＷ２と同じ寸法に設定されている。なお、ここで説明しているリード１３の各部分の幅とは、リード１３の配列方向Ｓ１に沿う長さのことである。   In the lead 13, the electrode portion 13 a as a whole is configured such that the width 13XW1 of the one main surface 13X and the width 13YW1 of the back surface 13Y have substantially the same dimension (13XW1≈13YW1). On the other hand, the removed portion 13b has a configuration (13XW2> 13YW2) in which the width 13YW2 of the back surface 13Y is narrower than the width 13XW2 of the main surface 13X. That is, the area of the main surface 3X and the area of the back surface 13Y are substantially the same in the electrode portion 13a, but the area of the back surface 13Y is smaller than the area of the main surface 3X in the removal portion 13b. In the present embodiment, the width 13XW1 of the main surface 13X and the width 13YW1 of the back surface 13Y of the electrode portion 13a are set to about 0.2 mm, for example. The width 13XW2 of the main surface 13X of the removed portion 13b is generally set to the same dimension as the width 13XW1 of the main surface 13X of the electrode portion 13a. The width 13YW2 in a part of the back surface 13Y of the removed portion 13b is set to about 0.1 mm, for example, and the width in the other part is set to the same dimension as the width 13XW2 of the main surface 13X. The width of each part of the lead 13 described here is the length along the arrangement direction S1 of the leads 13.

タイバー１５は、互いに反対側の主面１５Ｘ及び裏面１５Ｙを有する構成になっている。タイバー１５の主面１５Ｘは、全体的にほぼ同一の幅１５ＸＷで構成されている。これに対し、タイバー１５の裏面１５Ｙは、部分的に主面１５Ｘの幅１５ＸＷよりも狭い幅１５ＹＷを有する構成となっている。本実施形態において、タイバー１５のダム部（互いに隣り合う一方のリード３と他方のリード３との間における部分）は、主面１５Ｘの幅１５ＸＷよりも裏面１５Ｙの幅１５ＹＷが狭くなっている（１５ＸＷ＞１５ＹＷ）。即ち、タイバー１５のリード１３間におけるダム部では、主面１５Ｘの面積よりも裏面１５Ｙの面積が小さくなっている。本実施形態において、タイバー１５のダム部は、例えば、主面１５Ｘの幅１５ＸＷが０．４ｍｍ程度、裏面１５Ｙの幅１５ＹＷが０．２ｍｍ程度に設定されている。なお、ここで説明しているタイバー１５の各部分の幅とは、リード１３の配列方向Ｓ１と直行する方向Ｓ２に沿う長さのことである。   The tie bar 15 has a main surface 15X and a back surface 15Y opposite to each other. The main surface 15X of the tie bar 15 is configured with a substantially identical width 15XW as a whole. On the other hand, the back surface 15Y of the tie bar 15 is configured to have a width 15YW that is partially narrower than the width 15XW of the main surface 15X. In the present embodiment, the dam portion of the tie bar 15 (the portion between the one lead 3 and the other lead 3 adjacent to each other) has a width 15YW of the back surface 15Y narrower than a width 15XW of the main surface 15X ( 15XW> 15YW). That is, in the dam portion between the leads 13 of the tie bar 15, the area of the back surface 15Y is smaller than the area of the main surface 15X. In the present embodiment, for example, the dam portion of the tie bar 15 is set such that the width 15XW of the main surface 15X is about 0.4 mm and the width 15YW of the back surface 15Y is about 0.2 mm. The width of each part of the tie bar 15 described here is a length along the direction S2 perpendicular to the arrangement direction S1 of the leads 13.

除去部分１３ｂの一部分は、リード１３の延在方向と直行する断面がＶ字型になっている。この除去部分１３ｂの一部分において、裏面１３Ｙの互いに反対側の２つの辺（１３Ｙ１，１３Ｙ２）のうちの一方の辺１３Ｙ１は、主面１３Ｘの互いに反対側の２つの辺（１３Ｘ１，１３Ｘ２）のうち、リード１３の厚さ方向において一方の辺１３Ｙ１と反対側に位置する一方の辺１３Ｘ１よりも内側に位置し、裏面１３Ｙの他方の辺１３Ｙ２は、リード１３の厚さ方向において他方の辺１３Ｙ２と反対側に位置する他方の辺１３Ｘ２よりも内側に位置している。即ち、除去部分１３ｂの一部分では、主面３Ｘにおけるリード間の間隔Ｗ１よりも裏面３Ｙにおけるリード間の間隔Ｗ２の方が広くなっている。   A portion of the removed portion 13b has a V-shaped cross section perpendicular to the extending direction of the lead 13. In a part of the removed portion 13b, one side 13Y1 of two opposite sides (13Y1, 13Y2) of the back surface 13Y is one of two opposite sides (13X1, 13X2) of the main surface 13X. The other side 13Y2 of the back surface 13Y is located on the inner side of one side 13X1 located on the opposite side of the one side 13Y1 in the thickness direction of the lead 13, and the other side 13Y2 in the thickness direction of the lead 13 It is located inside the other side 13X2 located on the opposite side. That is, in a part of the removed portion 13b, the interval W2 between the leads on the back surface 3Y is wider than the interval W1 between the leads on the main surface 3X.

タイバー１５のダム部において、裏面１５Ｙの互いに反対側の２つの辺（１５Ｙ１，１５Ｙ２）のうちのリード１３側に位置する一方の辺１５Ｙ１とリード１３の先端部１３ｃとの間の距離Ｌ２は、主面１５Ｘの互いに反対側の２つの辺（１５Ｘ１，１５Ｘ２）のうちのリード１３側に位置する一方の辺１５Ｘ１とリード１３の先端部１３ｃとの間の距離Ｌ１よりも広くなっている。即ち、裏面１５Ｙのリード１３側に位置する一方の辺１５Ｙ１は、一主面１５Ｘのリード１３側に位置する一方の辺１５Ｘ１よりも、リード１３の先端部１３ｃとの距離が長い位置に配置されている。   In the dam portion of the tie bar 15, the distance L2 between one side 15Y1 located on the lead 13 side of the two opposite sides (15Y1, 15Y2) of the back surface 15Y and the tip 13c of the lead 13 is: Of the two opposite sides (15X1, 15X2) of the main surface 15X, the distance is larger than the distance L1 between one side 15X1 located on the lead 13 side and the tip 13c of the lead 13. That is, one side 15Y1 located on the lead 13 side of the back surface 15Y is arranged at a position where the distance from the tip end portion 13c of the lead 13 is longer than one side 15X1 located on the lead 13 side of one main surface 15X. ing.

このような構成のリードフレーム１０は、金属板にエッチング加工を施して所定のリードパターンを形成し、その後、吊りリード１７に折り曲げ加工を施すことによって形成される。本実施形態のリードフレーム１０としては、例えば、銅（Ｃｕ）若しくはＣｕ系の合金材からなる金属板にエッチング加工及び折り曲げ加工を施して形成されたリードフレームが用いられている。Ｃｕ及びＣｕ系の合金材は、リードフレームの材料として用いられる鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金材よりも導電性及び熱導電性に優れているが、このＦｅ−Ｎｉ系の合金材よりも機械的強度が低い。おな、リードフレーム１０の厚さｔは、例えば０．２ｍｍ程度に設定されている。   The lead frame 10 having such a configuration is formed by etching a metal plate to form a predetermined lead pattern and then bending the suspension lead 17. As the lead frame 10 of the present embodiment, for example, a lead frame formed by etching and bending a metal plate made of copper (Cu) or a Cu-based alloy material is used. Cu and Cu-based alloy materials are superior in conductivity and thermal conductivity to iron (Fe) -nickel (Ni) -based alloy materials used as lead frame materials. Mechanical strength is lower than the material. The thickness t of the lead frame 10 is set to about 0.2 mm, for example.

ここで、隣り合う２つのリード１３で挟まれたリード間領域において、２つのリード１３の電極部分１３ａで挟まれた領域を第１リード間領域１４ａと呼び、２つのリード１３の除去部分１３ｂで挟まれた領域を第２リード間領域１４ｂと呼ぶ。   Here, in a region between the leads sandwiched between two adjacent leads 13, a region sandwiched between the electrode portions 13 a of the two leads 13 is referred to as a first lead-to-lead region 14 a and a removed portion 13 b of the two leads 13. The sandwiched area is called a second inter-lead area 14b.

次に、ＱＦＮ型半導体装置１Ａの製造に用いられる成形金型について、図１３を用いて説明する。図１３は、成形金型の概略構成を示す模式的断面図である。   Next, a molding die used for manufacturing the QFN type semiconductor device 1A will be described with reference to FIG. FIG. 13 is a schematic cross-sectional view showing a schematic configuration of a molding die.

図１３に示すように、成形金型２０は、これに限定されないが、上下に分割された上型２１及び下型２２を有し、更に、ポット、カル部、ランナー、樹脂注入ゲート、キャビティ２３、エアーベント等を有する構成となっている。上型２１は、合わせ面（第１合わせ面）２１ａと、この合わせ面２１ａに連なるキャビティ２３と、このキャビティ２３に樹脂注入ゲートを介して一端側が連なるランナーと、このランナーの他端側に連なるカル部と、このカル部に連なるポット部と、キャビティ２３に連なるエアーベントとを有し、下型２２は、上型２１の合わせ面２１ａ及びキャビティ２３と向かい合う合わせ面（第２合わせ面）２２ａを有する構成になっている。キャビティ２３は、上型２１の合わせ面２１ａから上型２１の深さ方向に窪んだ構成になっており、その平面形状は方形状になっている。   As shown in FIG. 13, the molding die 20 is not limited to this, but has an upper die 21 and a lower die 22 that are divided into upper and lower parts, and further, a pot, a cull part, a runner, a resin injection gate, and a cavity 23. It has a configuration having an air vent or the like. The upper mold 21 is connected to a mating surface (first mating surface) 21a, a cavity 23 connected to the mating surface 21a, a runner having one end connected to the cavity 23 via a resin injection gate, and connected to the other end of the runner. The lower die 22 has a cull portion, a pot portion connected to the cull portion, and an air vent connected to the cavity 23, and the lower die 22 has a mating surface 21a of the upper die 21 and a mating surface (second mating surface) 22a facing the cavity 23. It has the composition which has. The cavity 23 is configured to be recessed from the mating surface 21a of the upper mold 21 in the depth direction of the upper mold 21, and the planar shape thereof is a square shape.

シートモールド技術による樹脂封止体の形成では、成形金型２０の下型２２とリードフレーム１０との間に樹脂シート（樹脂フィルム）３０が位置するように、成形金型２０の上型２１と下型２２との間にリードフレーム１０を位置決めし、その後、ポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２３の内部に樹脂を加圧注入することによって行われる。シートモールド技術では、一般的に熱硬化性の樹脂が用いられるため、樹脂シート３０としては樹脂封止体形成時の温度に耐える耐熱性の樹脂シートを用いる。また、スタンドオフ・パッケージ構造にするには、成形金型２０のクランプ力（締め付け力）によってリードフレームのリードを樹脂シートに食い込ませる必要があるため、成形金型２０のクランプ力で容易に潰すことが可能な柔軟性のある樹脂シート（可撓性樹脂シート）を用いる。   In the formation of the resin sealing body by the sheet molding technique, the upper mold 21 of the molding die 20 is placed so that the resin sheet (resin film) 30 is positioned between the lower die 22 of the molding die 20 and the lead frame 10. The lead frame 10 is positioned between the lower mold 22 and then the resin is pressurized and injected from the pot into the cavity 23 through the cull part, the runner and the resin injection gate. In the sheet molding technique, since a thermosetting resin is generally used, a heat-resistant resin sheet that can withstand the temperature at which the resin sealing body is formed is used as the resin sheet 30. Further, in order to obtain a stand-off package structure, it is necessary to cause the lead frame lead to bite into the resin sheet by the clamping force (clamping force) of the molding die 20, so that it is easily crushed by the clamping force of the molding die 20. A flexible resin sheet (flexible resin sheet) that can be used is used.

次に、ＱＦＮ型半導体装置１Ａの製造について、図１４乃至図２０を用いて説明する。
図１４は、チップボンディング工程及びワイヤボンディング工程が施された状態を示す模式的断面図、
図１５は、樹脂封止工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図、
図１６は、樹脂封止工程において、成型金型にリードフレームを位置決めした状態を示す模式的平面図、
図１７は、図１６のＦ−Ｆ線に沿う模式的断面図、
図１８は、図１６のＧ−Ｇ線に沿う模式的断面図、
図１９は、樹脂封止工程が施された状態を示す模式的断面図、
図２０は、樹脂封止工程後の切断工程を説明するための模式的断面図である。 Next, the manufacture of the QFN type semiconductor device 1A will be described with reference to FIGS.
FIG. 14 is a schematic cross-sectional view showing a state where the chip bonding process and the wire bonding process have been performed,
FIG. 15 is a schematic cross-sectional view showing a state in which the lead frame is positioned in the molding die in the resin sealing step;
FIG. 16 is a schematic plan view showing a state in which the lead frame is positioned in the molding die in the resin sealing step;
17 is a schematic cross-sectional view taken along line FF in FIG.
18 is a schematic cross-sectional view taken along the line GG in FIG.
FIG. 19 is a schematic cross-sectional view showing a state where the resin sealing step has been performed,
FIG. 20 is a schematic cross-sectional view for explaining the cutting step after the resin sealing step.

まず、図８乃至図１２に示すリードフレーム１０を準備し、その後、チップボンディング装置（チップボンディング工程）にリードフレーム１０を搬送し、図１４に示すように、リードフレーム１０のダイパッド１６の主面１６Ｘ上に接着材を介在して半導体チップ２を接着固定する。半導体チップ２の接着固定は、半導体チップ２の裏面２Ｙがダイパッド１５の主面１５Ｘと向かい合う状態で行う。   First, the lead frame 10 shown in FIGS. 8 to 12 is prepared, and then the lead frame 10 is transported to a chip bonding apparatus (chip bonding process). As shown in FIG. 14, the main surface of the die pad 16 of the lead frame 10 The semiconductor chip 2 is bonded and fixed on the 16X with an adhesive interposed. The semiconductor chip 2 is bonded and fixed in a state where the back surface 2Y of the semiconductor chip 2 faces the main surface 15X of the die pad 15.

次に、チップボンディング装置からワイヤボンディング装置（ワイヤボンディング工程）にリードフレーム１０を搬送し、図１４に示すように、半導体チップ２の複数の電極２ａと、リードフレーム１０の複数のリード１３とを複数のボンディングワイヤ４で夫々電気的に接続する。ボンディングワイヤ４は、一端側が半導体チップ２の電極２ａに接続され、他端側がリード１３の電極部分１３ａにおける主面１３Ｘに接続される。   Next, the lead frame 10 is transferred from the chip bonding apparatus to the wire bonding apparatus (wire bonding process), and as shown in FIG. 14, the plurality of electrodes 2a of the semiconductor chip 2 and the plurality of leads 13 of the lead frame 10 are connected. A plurality of bonding wires 4 are electrically connected to each other. One end of the bonding wire 4 is connected to the electrode 2 a of the semiconductor chip 2, and the other end is connected to the main surface 13 </ b> X of the electrode portion 13 a of the lead 13.

次に、ワイヤボンディング装置からトランスファ・モールディング装置（樹脂封止工程）にリードフレーム１０を搬送し、図１５及び図１６に示すように、成形金型２０の上型２１と下型２２との間にリードフレーム１０を位置決めする。   Next, the lead frame 10 is transported from the wire bonding apparatus to the transfer molding apparatus (resin sealing process), and as shown in FIGS. 15 and 16, between the upper mold 21 and the lower mold 22 of the molding die 20. The lead frame 10 is positioned.

リードフレーム１０の位置決めは、リードフレーム１０の裏面（リード１３の裏面１３Ｙと同一側の面）と下型２２の合わせ面２２ａとの間に樹脂シート３０が介在する状態で行われる。樹脂シート３０としては、例えば４０μｍ程度の厚さの樹脂シートを用いる。
また、リードフレーム１０の位置決めは、キャビティ２３の内部に、半導体チップ２、ボンディングワイヤ４、リード１３、ダイパッド１６及び吊りリード１７等が位置する状態で行われる。
また、リードフレーム１０の位置決めは、キャビティ２３から上型２１の合わせ面２１ａに亘ってリード１３の電極部分１３ａが位置し、リード１３の電極部分１３ａの一部及び除去部分１３ｂ、並びにタイバー１５が上型２１の合わせ面２１ａと下型２２の合わせ面２２ａとの間に位置する状態で行われる。
また、リードフレーム１０の位置決めは、リード１３の電極部分１３ａの一部及び除去部分１３ｂ、タイバー１５、並びに、これらの部分に対応する樹脂シート３０の部分を上型２０の合わせ面２１ａと下型２２の合わせ面２２ｂとで上下方向から締め付ける（押さえる）ことによって行われる。
また、リードフレーム１０の位置決めは、リード１３が樹脂シート３０に食い込むように、上型２１と下型２２との締め付け力（クランプ力，挟み力）によって樹脂シート３０を潰した状態で行われる。本実施形態では、リード１３の食い込み量（樹脂シート３０の潰れ量）は、例えば２０μｍ程度に設定される。 The positioning of the lead frame 10 is performed in a state where the resin sheet 30 is interposed between the back surface of the lead frame 10 (the surface on the same side as the back surface 13Y of the lead 13) and the mating surface 22a of the lower mold 22. As the resin sheet 30, for example, a resin sheet having a thickness of about 40 μm is used.
The lead frame 10 is positioned in a state where the semiconductor chip 2, the bonding wire 4, the lead 13, the die pad 16, the suspension lead 17, and the like are located inside the cavity 23.
The lead frame 10 is positioned such that the electrode portion 13a of the lead 13 is located from the cavity 23 to the mating surface 21a of the upper die 21, and a part of the electrode portion 13a and the removed portion 13b of the lead 13 and the tie bar 15 are This is performed in a state of being positioned between the mating surface 21 a of the upper mold 21 and the mating surface 22 a of the lower mold 22.
Further, the positioning of the lead frame 10 is performed by aligning a part of the electrode portion 13a and the removal portion 13b of the lead 13, the tie bar 15, and the portion of the resin sheet 30 corresponding to these portions with the mating surface 21a of the upper die 20 and the lower die. It is carried out by tightening (pressing) from the up and down direction with the mating surface 22b of 22.
The lead frame 10 is positioned in a state where the resin sheet 30 is crushed by the clamping force (clamping force, clamping force) between the upper mold 21 and the lower mold 22 so that the lead 13 bites into the resin sheet 30. In the present embodiment, the amount of biting of the lead 13 (the amount of crushing of the resin sheet 30) is set to about 20 μm, for example.

この工程において、タイバー１５のダム部（リード１３間における部分）は、図１０乃至図１２に示すように、主面１５Ｘの幅１５ＸＷよりも裏面１５Ｙの幅１５ＹＷが狭くなっている（１５ＸＷ＞１５ＹＷ）ことから、図１６及び図１７に示すように、タイバー１５のダム部と樹脂シート３０との接触面積が小さくなり、タイバー１５のダム部によって潰される樹脂シート３０の範囲が狭くなるため、タイバー１５のダム部によって潰された樹脂シート３０が第２リード間領域（リード１３の除去部分１３ｂ間）１４ｂに逃げる量を減らすことができる。この結果、リード１３の除去部分１３ｂで挟まれた第２リード間領域１４ｂに発生する樹脂シート３０のしわを抑制することができる。
また、第２リード間領域１４ｂに発生する樹脂シート３０のしわを抑制することができるため、第２リード間領域１４ｂからリード１３の電極部分１３ａで挟まれた第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。 In this step, as shown in FIGS. 10 to 12, the dam portion (the portion between the leads 13) of the tie bar 15 has the width 15YW of the back surface 15Y narrower than the width 15XW of the main surface 15X (15XW> 15YW). 16 and 17, the contact area between the dam portion of the tie bar 15 and the resin sheet 30 is reduced, and the range of the resin sheet 30 crushed by the dam portion of the tie bar 15 is reduced. The amount of the resin sheet 30 crushed by the 15 dam portions to escape to the second inter-lead region (between the removed portions 13b of the lead 13) 14b can be reduced. As a result, wrinkles of the resin sheet 30 generated in the second inter-lead region 14b sandwiched between the removed portions 13b of the leads 13 can be suppressed.
Further, since the wrinkle of the resin sheet 30 generated in the second inter-lead region 14b can be suppressed, the resin extending from the second inter-lead region 14b to the first inter-lead region 14a sandwiched between the electrode portions 13a of the leads 13 Wrinkles of the sheet 30 can be suppressed.

また、タイバー１５のダム部（リード１３間における部分）において、裏面１５Ｙのリード側に位置する辺１５Ｙ１は、図１０乃至図１２に示すように、主面１５Ｘのリード側に位置する辺１５Ｘ１よりも、リード１３の先端部１３ｃからの距離が遠くなる位置に配置されていることから、タイバー１５のダム部によって潰される樹脂シート３０の部分が第１リード間領域１４ａから遠ざかるため、たとえ第２リード間領域１４ｂに樹脂シート３０のしわが発生しても、第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。   Further, in the dam portion (the portion between the leads 13) of the tie bar 15, the side 15Y1 located on the lead side of the back surface 15Y is more than the side 15X1 located on the lead side of the main surface 15X, as shown in FIGS. Since the portion of the resin sheet 30 that is crushed by the dam portion of the tie bar 15 moves away from the first inter-lead region 14a because the distance from the tip portion 13c of the lead 13 is far away, Even if wrinkles of the resin sheet 30 occur in the inter-lead region 14b, wrinkles of the resin sheet 30 extending to the first inter-lead region 14a can be suppressed.

また、リード１３の除去部分１３ｂの一部分は、図１０乃至図１２に示すように、主面１３Ｘの幅１３ＸＷよりも裏面１３Ｙの幅１３ＹＷの方が狭くなっていることから、図１６及び図１８に示すように、リード１３の除去部分１３ｂと樹脂シート３０との接触面積が狭くなり、リード１３の除去部分１３ｂによって潰される樹脂シート３０の範囲が狭くなるため、リード１３の除去部分１３ｂで潰された樹脂シート３０が第２リード間領域１４ｂに逃げる量を減らすことができる。この結果、リード１３の除去部分１３ｂで挟まれた第２リード間領域１４ｂに発生する樹脂シート３０のしわを抑制することができる。
また、第２リード間領域１４ｂに発生する樹脂シート３０のしわを抑制することができるため、第２リード間領域１４ｂからリード１３の電極部分１３ａで挟まれた第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。 Further, as shown in FIGS. 10 to 12, a part of the removed portion 13b of the lead 13 has the width 13YW of the back surface 13Y narrower than the width 13XW of the main surface 13X. As shown in FIG. 3, the contact area between the removed portion 13b of the lead 13 and the resin sheet 30 is narrowed, and the range of the resin sheet 30 crushed by the removed portion 13b of the lead 13 is narrowed. The amount of the resin sheet 30 that has escaped to the second inter-lead region 14b can be reduced. As a result, wrinkles of the resin sheet 30 generated in the second inter-lead region 14b sandwiched between the removed portions 13b of the leads 13 can be suppressed.
Further, since the wrinkle of the resin sheet 30 generated in the second inter-lead region 14b can be suppressed, the resin extending from the second inter-lead region 14b to the first inter-lead region 14a sandwiched between the electrode portions 13a of the leads 13 Wrinkles of the sheet 30 can be suppressed.

次に、前述のようにリードフレーム１０を位置決めした状態で、成形金型２０のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２３の内部に例えば熱硬化性の樹脂を加圧注入して、図１９に示すように樹脂封止体５を形成する。半導体チップ２、ボンディングワイヤ４、リード１３、ダイパッド１６、吊りリード１７等は、樹脂封止体５によって封止される。   Next, with the lead frame 10 positioned as described above, for example, thermosetting resin is injected under pressure from the pot of the molding die 20 into the cavity 23 through the cull part, the runner, and the resin injection gate. As shown in FIG. 19, the resin sealing body 5 is formed. The semiconductor chip 2, the bonding wire 4, the lead 13, the die pad 16, the suspension lead 17 and the like are sealed with the resin sealing body 5.

この工程において、樹脂の充填が終了した後、注入時の圧力よりも高い圧力を加えて樹脂中に巻き込まれたボイドを小さくする工程が施される。この工程は、樹脂中に巻き込まれたボイドを温度サイクル試験時においてポップコーン現象を起こさない程度まで小さくするためである。   In this step, after the filling of the resin is completed, a step of applying a pressure higher than the pressure at the time of injection to reduce the voids caught in the resin is performed. This step is for reducing the voids involved in the resin to such an extent that the popcorn phenomenon does not occur during the temperature cycle test.

また、樹脂封止体５の裏面５Ｙからリード１３の裏面１３Ｙが突出する突出高さが２０μｍ程度のスタンドオフ・パッケージがほぼ完成する。   Further, a stand-off package having a protruding height of about 20 μm from which the back surface 13Y of the lead 13 protrudes from the back surface 5Y of the resin sealing body 5 is almost completed.

また、リードフレーム１０の位置決めにおいて、第２リード間領域１４ｂにおける樹脂シート３０のしわが抑制されているため、樹脂シート３０のしわに起因して樹脂封止体に形成される溝等の不具合は発生しない。   Further, in the positioning of the lead frame 10, since the wrinkles of the resin sheet 30 in the second inter-lead region 14b are suppressed, defects such as grooves formed in the resin sealing body due to the wrinkles of the resin sheet 30 are reduced. Does not occur.

次に、リードフレーム１０に貼り付いた樹脂シート３０を剥がして成形金型２０からリードフレーム１０を取り出し、その後、樹脂封止体５の硬化を促進するキュア工程を施した後、切断装置（切断工程）にリードフレーム１０を搬送する。この切断工程では、図２０に示すように、樹脂封止体５の側面から外側に導出したリード１３の電極部分１３ａの一部及びフレーム本体１１を切断金型４０のパンチガイド４１と受け台４２とで上下方向から押さえた後、パンチガイド４１側から受け台４２側に向かってカットパンチ４３を降下し、このカットパンチ４３と受け台４２による剪断動作によって、リード１３の除去部分１３ｂ及びタイバー１５をフレーム本体１１から切断分離する。これにより、リード１３の電極部分１３ａからなる電極部材３が形成される。   Next, the resin sheet 30 attached to the lead frame 10 is peeled off, the lead frame 10 is taken out from the molding die 20, and then a curing process for promoting the hardening of the resin sealing body 5 is performed. The lead frame 10 is transported to the step). In this cutting step, as shown in FIG. 20, a part of the electrode portion 13 a of the lead 13 led out from the side surface of the resin sealing body 5 and the frame body 11 are cut into the punch guide 41 and the receiving base 42 of the cutting die 40. Then, the cut punch 43 is lowered from the punch guide 41 side toward the pedestal 42 side, and by the shearing action by the cut punch 43 and the pedestal 42, the removed portion 13b of the lead 13 and the tie bar 15 are lowered. Is separated from the frame body 11. Thereby, the electrode member 3 including the electrode portion 13a of the lead 13 is formed.

この後、他の切断工程において、リードフレーム１０のフレーム本体１１から吊りリート１７を切断分離することにより、本実施形態のＱＦＮ型半導体装置１Ａがほぼ完成する。   Thereafter, in another cutting process, the suspension sheet 17 is cut and separated from the frame main body 11 of the lead frame 10, whereby the QFN type semiconductor device 1A of the present embodiment is almost completed.

次に、ＱＦＮ型半導体装置１Ａの実装について、図２１及び図２２を用いて説明する。図２１及び図２２は実装工程を説明するための模式的断面図である。   Next, mounting of the QFN type semiconductor device 1A will be described with reference to FIGS. 21 and 22 are schematic cross-sectional views for explaining the mounting process.

ＱＦＮ型半導体装置１Ａの実装はリフローソルダリング法によって行われる。具体的には、図２１に示すように、実装基板５０の実装面の電極５１上に半田ペースト材５２を例えばスクリーン印刷等で施し、その後、実装基板５０の電極５１とＱＦＮ型半導体装置１Ａの電極部材３とが互いに向かい合うように位置決めして、実装基板５０の実装面上にＱＦＮ型半導体装置１Ａを自動搭載機で搭載し、その後、半田ペースト材５２を溶融して実装基板５０の電極５１とＱＦＮ型半導体装置１Ａの電極部材３とを半田付けする。この実装工程において、ＱＦＮ型半導体装置１Ａは自動搭載機によって実装基板５０の実装面上に搭載されるため、この搭載時において実装基板５０の電極５１とＱＦＮ型半導体装置１Ａの電極部材３との間に介在された半田ペースト材５２が押し潰され、図２２に示すように、半田ペースト材５２の一部がＱＦＮ型半導体装置１Ａの電極部材３間（実装基板の電極間）に食み出る（押し出される）。この時、ＱＦＮ半導体装置１Ａは、樹脂封止体５の裏面５Ｙから電極部材３の裏面３Ｙが突出するスタンドオフ・パッケージ構造になっていることから、食み出た半田ペースト材５２は樹脂封止体５の裏面５Ｙと電極部材３の裏面３Ｙとの段差部に溜まるため、食み出た半田ペースト材５２の広がりを抑制することができる。   The QFN type semiconductor device 1A is mounted by a reflow soldering method. Specifically, as shown in FIG. 21, a solder paste material 52 is applied on the mounting surface electrode 51 of the mounting substrate 50 by, for example, screen printing or the like, and then the electrode 51 of the mounting substrate 50 and the QFN type semiconductor device 1A. The electrode member 3 is positioned so as to face each other, and the QFN type semiconductor device 1A is mounted on the mounting surface of the mounting substrate 50 by an automatic mounting machine. Thereafter, the solder paste material 52 is melted and the electrode 51 of the mounting substrate 50 is mounted. And the electrode member 3 of the QFN type semiconductor device 1A are soldered. In this mounting process, since the QFN type semiconductor device 1A is mounted on the mounting surface of the mounting substrate 50 by an automatic mounting machine, the electrode 51 of the mounting substrate 50 and the electrode member 3 of the QFN type semiconductor device 1A are mounted at the time of mounting. The solder paste material 52 interposed therebetween is crushed, and as shown in FIG. 22, a part of the solder paste material 52 protrudes between the electrode members 3 of the QFN type semiconductor device 1A (between the electrodes of the mounting substrate). (Extruded) At this time, since the QFN semiconductor device 1A has a stand-off package structure in which the back surface 3Y of the electrode member 3 protrudes from the back surface 5Y of the resin sealing body 5, the protruding solder paste material 52 is resin-sealed. Since it accumulates in the level | step-difference part of the back surface 5Y of the stationary body 5 and the back surface 3Y of the electrode member 3, the spreading of the solder paste material 52 which protruded can be suppressed.

また、樹脂封止体５の裏面５Ｙは、電極部材３に向かうに従って途中から徐々に電極部材３の裏面３Ｙの縁に近づくようにその高さを変える変化面５Ｙ１となっていることから、この変化面５Ｙ１に沿って半田ペースト材５２が食み出るため、食み出た半田ペースト材５２と樹脂封止体５との間に空気の巻き込みによって発生するボイドを抑制することができる。   Moreover, since the back surface 5Y of the resin sealing body 5 is a change surface 5Y1 that changes its height so that it gradually approaches the edge of the back surface 3Y of the electrode member 3 from the middle as it goes to the electrode member 3, Since the solder paste material 52 protrudes along the change surface 5Y1, voids generated by air entrainment between the protruded solder paste material 52 and the resin sealing body 5 can be suppressed.

以上説明したように本実施形態によれば、以下の効果が得られる。
（１）ＱＦＮ型半導体装置１Ａの製造における樹脂封止工程において、タイバー１５のダム部（リード１３間における部分）は、主面１５Ｘの幅１５ＸＷよりも裏面１５Ｙの幅１５ＹＷが狭くなっている（１５ＸＷ＞１５ＹＷ）。これにより、タイバー１５のダム部と樹脂シート３０との接触面積が小さくなり、タイバー１５のダム部によって潰される樹脂シート３０の範囲が狭くなるため、タイバー１５のダム部によって潰された樹脂シート３０が第２リード間領域（リード１３の除去部分１３ｂ間）１４ｂに逃げる量を減らすことができる。この結果、リード１３の除去部分１３ｂで挟まれた第２リード間領域１４ｂに発生する樹脂シート３０のしわを抑制することができる。 As described above, according to the present embodiment, the following effects can be obtained.
(1) In the resin sealing step in the manufacture of the QFN type semiconductor device 1A, the dam portion (the portion between the leads 13) of the tie bar 15 has the width 15YW of the back surface 15Y narrower than the width 15XW of the main surface 15X ( 15XW> 15YW). As a result, the contact area between the dam portion of the tie bar 15 and the resin sheet 30 is reduced, and the range of the resin sheet 30 crushed by the dam portion of the tie bar 15 is reduced, and therefore the resin sheet 30 crushed by the dam portion of the tie bar 15. However, the amount of escape to the second inter-lead region (between the removed portion 13b of the lead 13) 14b can be reduced. As a result, wrinkles of the resin sheet 30 generated in the second inter-lead region 14b sandwiched between the removed portions 13b of the leads 13 can be suppressed.

また、第２リード間領域１４ｂに発生する樹脂シート３０のしわを抑制することができるため、第２リード間領域１４ｂからリード１３の電極部分１３ａで挟まれた第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。   Further, since the wrinkle of the resin sheet 30 generated in the second inter-lead region 14b can be suppressed, the resin extending from the second inter-lead region 14b to the first inter-lead region 14a sandwiched between the electrode portions 13a of the leads 13 Wrinkles of the sheet 30 can be suppressed.

また、第２リード間領域１４ｂから第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができるため、第１リード間領域１４ａに発生する樹脂シート３０のしわに起因して樹脂封止体５の裏面５Ｙのリード１３間に形成される溝等の不具合を抑制することができる。この結果、溝に起因するリード１３の引き抜き強度の低下を抑制でき、リード１３の切断工程において樹脂封止体５からリード１３、即ち電極部材３が抜けるといった不具合を抑制することができるため、ＱＦＮ型半導体装置１Ａの製造歩留まりの向上を図ることができる。また、実装に対する信頼性の高いＱＦＮ型半導体装置１Ａを提供することができる。
（２）ＱＦＮ型半導体装置１Ａの製造における樹脂封止工程において、タイバー１５のダム部は、裏面１５Ｙのリード側に位置する辺１５Ｙ１が、主面１５Ｘのリード側に位置する辺１５Ｘ１よりも、リード１３の先端部１３ｃから、換言すればリード１３の電極部分１３ａと除去部分１３ｂとの間の切断ライン１９から遠ざかる位置に配置されている。これにより、タイバー１５のダム部によって潰される樹脂シート３０の部分が第１リード間領域１４ａから遠ざかるため、たとえ第２リード間領域１４ｂに樹脂シート３０のしわが発生しても、第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。
（３）ＱＦＮ型半導体装置１Ａの製造における樹脂封止工程において、リード１３の除去部分１３ｂの一部分は、一主面１３Ｘの幅１３ＸＷよりも裏面１３Ｙの幅１３ＹＷの方が狭くなっている。これにより、リード１３の除去部分１３ｂと樹脂シート３０との接触面積が狭くなり、リード１３の除去部分１３ｂによって潰される樹脂シート３０の範囲が狭くなるため、リード１３の除去部分１３ｂで潰された樹脂シート３０が第２リード間領域１４ｂに逃げる量を減らすことができる。この結果、リード１３の除去部分１３ｂで挟まれた第２リード間領域１４ｂに発生する樹脂シート３０のしわを抑制することができる。 Further, since wrinkles of the resin sheet 30 extending from the second inter-lead region 14b to the first inter-lead region 14a can be suppressed, the resin sealing is caused by the wrinkles of the resin sheet 30 generated in the first inter-lead region 14a. Problems such as grooves formed between the leads 13 on the back surface 5Y of the stationary body 5 can be suppressed. As a result, it is possible to suppress a decrease in the pulling strength of the lead 13 due to the groove, and it is possible to suppress a problem that the lead 13, that is, the electrode member 3 is detached from the resin sealing body 5 in the cutting process of the lead 13. The production yield of the type semiconductor device 1A can be improved. Further, it is possible to provide the QFN type semiconductor device 1A having high reliability for mounting.
(2) In the resin sealing step in the manufacture of the QFN type semiconductor device 1A, the dam portion of the tie bar 15 is such that the side 15Y1 located on the lead side of the back surface 15Y is more than the side 15X1 located on the lead side of the main surface 15X. In other words, the lead 13 is disposed at a position away from the cutting line 19 between the electrode portion 13 a and the removal portion 13 b of the lead 13. As a result, the portion of the resin sheet 30 that is crushed by the dam portion of the tie bar 15 moves away from the first inter-lead region 14a, so even if wrinkles of the resin sheet 30 occur in the second inter-lead region 14b, Wrinkles of the resin sheet 30 extending to the region 14a can be suppressed.
(3) In the resin sealing process in the manufacture of the QFN type semiconductor device 1A, the width 13YW of the back surface 13Y is narrower than the width 13XW of the main surface 13X in a part of the removed portion 13b of the lead 13. As a result, the contact area between the removed portion 13b of the lead 13 and the resin sheet 30 is narrowed, and the range of the resin sheet 30 that is crushed by the removed portion 13b of the lead 13 is narrowed. The amount by which the resin sheet 30 escapes to the second inter-lead region 14b can be reduced. As a result, wrinkles of the resin sheet 30 generated in the second inter-lead region 14b sandwiched between the removed portions 13b of the leads 13 can be suppressed.

また、第２リード間領域１４ｂに発生する樹脂シート３０のしわを抑制することができるため、第２リード間領域１４ｂからリード１３の電極部分１３ａで挟まれた第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。   Further, since the wrinkle of the resin sheet 30 generated in the second inter-lead region 14b can be suppressed, the resin extending from the second inter-lead region 14b to the first inter-lead region 14a sandwiched between the electrode portions 13a of the leads 13 Wrinkles of the sheet 30 can be suppressed.

また、第２リード間領域１４ｂから第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができるため、前述のタイバー１５の場合と同様に、樹脂シート３０のしわに起因して樹脂封止体５の裏面５Ｙのリード１３間に形成される溝によって樹脂封止体５からリード１３（電極部材３）が抜けるといった不具合の発生を抑制できる。この結果、ＱＦＮ型半導体装置１Ａの製造歩留まりの向上を図ることができる。また、実装に対する信頼性の高いＱＦＮ型半導体装置１Ａを提供することができる。
（４）ＱＦＮ型半導体装置１Ａの製造における樹脂封止工程において、厚さが４０μｍ程度の薄い樹脂シート３０を使用し、この樹脂シート３０にリード１３を２０μｍ程度食い込ませても、第１リード間領域１４ａに樹脂シート３０のしわを発生させることなく、樹脂封止体５を形成することができるため、厚い樹脂シートを使用した場合と比較して、電極部材３の突出高さＳＨが高い２０μｍ以上のＱＦＮ型半導体装置を低コストで提供することができる。
（５）実装基板５０の実装面上にＱＦＮ型半導体装置１Ａをリフローソルダリング法で半田付け実装する際、実装基板５０の電極５１とＱＦＮ型半導体装置１Ａの電極部材３との間に介在された半田ペースト材５２はＱＦＮ型半導体装置１Ａの自重や搭載機による圧着等によって押し潰され、一部がＱＦＰ型半導体装置１Ａの電極部材３間（実装基板５０の電極５１間）に食み（はみ）出るが、ＱＦＮ型半導体装置１Ａは電極部材３の突出高さＳＨが高い２０μｍ程度のスタンドオフ・パッケージ構造になっていることから、食み出たペースト材５２を電極部材３の側面部に溜め込むマージンが大きいため、食み出た半田ペースト材５２の広がりを抑制することができる。この結果、半田ブリッジや、半田ボール等導電性異物の発生を抑制できるため、ＱＦＮ型半導体装置１Ａの実装不良を低減することができる。
（６）ＱＦＮ型半導体装置１Ａにおいて、樹脂封止体５の裏面５Ｙは、電極部材３に向かうに従って途中から徐々に電極部材３の裏面３Ｙの縁に近づくようにその高さを変える変化面５Ｙ１となっていることから、この変化面５Ｙ１に沿って半田ペースト材５２が食み出るため、食み出た半田ペースト材５２と樹脂封止体５との間に空気の巻き込みによって発生するボイドを抑制することができる。また、半田ペースト材５２をスムーズに潰すことができるため、安定したペースト形状にすることができる。 Further, since the wrinkles of the resin sheet 30 extending from the second inter-lead region 14b to the first inter-lead region 14a can be suppressed, the resin is caused by the wrinkles of the resin sheet 30 as in the case of the tie bar 15 described above. Occurrence of a problem that the lead 13 (electrode member 3) comes off from the resin sealing body 5 due to a groove formed between the leads 13 on the back surface 5Y of the sealing body 5 can be suppressed. As a result, the manufacturing yield of the QFN type semiconductor device 1A can be improved. Further, it is possible to provide the QFN type semiconductor device 1A having high reliability for mounting.
(4) In the resin sealing process in the manufacture of the QFN type semiconductor device 1A, even if a thin resin sheet 30 having a thickness of about 40 μm is used and the lead 13 is bitten by about 20 μm in the resin sheet 30, the distance between the first leads Since the resin sealing body 5 can be formed without generating wrinkles of the resin sheet 30 in the region 14a, the protruding height SH of the electrode member 3 is 20 μm which is higher than when a thick resin sheet is used. The above QFN type semiconductor device can be provided at low cost.
(5) When the QFN type semiconductor device 1A is soldered and mounted on the mounting surface of the mounting substrate 50 by the reflow soldering method, it is interposed between the electrode 51 of the mounting substrate 50 and the electrode member 3 of the QFN type semiconductor device 1A. The solder paste material 52 is crushed by its own weight of the QFN type semiconductor device 1A, crimping by a mounting machine, or the like, and part of the solder paste material 52 bites between the electrode members 3 of the QFP type semiconductor device 1A (between the electrodes 51 of the mounting substrate 50) ( However, since the QFN type semiconductor device 1A has a stand-off package structure of about 20 μm in which the protruding height SH of the electrode member 3 is high, the protruding paste material 52 is used as the side surface of the electrode member 3. Since the margin stored in the portion is large, the spread of the solder paste material 52 that protrudes can be suppressed. As a result, it is possible to suppress the occurrence of conductive foreign matters such as solder bridges and solder balls, so that mounting defects of the QFN type semiconductor device 1A can be reduced.
(6) In the QFN type semiconductor device 1A, the back surface 5Y of the resin sealing body 5 changes its height so that it gradually approaches the edge of the back surface 3Y of the electrode member 3 from the middle as it goes to the electrode member 3. Therefore, since the solder paste material 52 digs out along the changing surface 5Y1, voids generated by air entrainment between the baked-out solder paste material 52 and the resin sealing body 5 are generated. Can be suppressed. Further, since the solder paste material 52 can be crushed smoothly, a stable paste shape can be obtained.

ところで、第２リード間領域１４ｂから第１リード間領域１４ａに伸びる樹脂シート３０のしわは、リード１３の除去部分１３ｂの長さを長くして第１リード間領域１４ａからタイバー１５を遠ざけることでも抑制することができる。しかしながら、この場合、成形金型２０を変更する必要があり、更に、１枚のリードフレーム１０から取得できる製品の数が減ってしまうため、製造コストの増加を招いてしまう。これに対し、本実施形態では、成形金型２０を変更する必要が無く、しかも一枚のリードフレーム２０から取得できる製品の数を減らすことなく、第２リード間領域１４ｂから第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。   By the way, the wrinkle of the resin sheet 30 extending from the second inter-lead region 14b to the first inter-lead region 14a can be achieved by increasing the length of the removed portion 13b of the lead 13 and moving the tie bar 15 away from the first inter-lead region 14a. Can be suppressed. However, in this case, it is necessary to change the molding die 20, and the number of products that can be obtained from one lead frame 10 is reduced, resulting in an increase in manufacturing cost. On the other hand, in the present embodiment, it is not necessary to change the molding die 20, and without reducing the number of products that can be obtained from one lead frame 20, the second inter-lead region 14b to the first inter-lead region. Wrinkles of the resin sheet 30 extending to 14a can be suppressed.

また、第２リード間領域１４ｂから第１リード間領域１４ａに伸びる樹脂シート３０のしわは、タイバー１５の主面及び裏面の幅を両方とも狭くして全体的に細くすることによっても抑制することができる。しかしながら、この場合、タイバー１５のダム部の幅方向（リード１３の配列方向Ｓ１と直行する方向Ｓ２）の機械的極度（剛性）が低下してしまうため、キャビティ２３の内部に樹脂を加圧注入する時の圧力や、樹脂中に巻き込まれたボイドを小さくするために注入時の圧力よりも高い圧力を加えた時に、タイバー１５のダム部がキャビティ２３の外側に曲がり易くなるため、タイバー１５のダム部から樹脂が漏れるといった不具合が発生し易くなる。これに対し、本実施形態では、ダムバー１５を全体的に細くするのではなく、タイバー１５のダム部における裏面１５Ｙの幅１５ＹＷだけを狭くしているため、タイバー１５のダム部の幅方向の機械的強度をほぼ維持したまま、第２リード間領域１４ｂから第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。特に、Ｃｕ及びＣｕ系の合金材は、Ｆｅ−Ｎｉ系の合金材よりも機械的強度が低いため、ＣｕやＣｕ系の合金材からなるリードフレームを用いる場合には有用である。   Further, the wrinkles of the resin sheet 30 extending from the second inter-lead region 14b to the first inter-lead region 14a can be suppressed by narrowing both the main surface and the back surface of the tie bar 15 and making them thin overall. Can do. However, in this case, since the mechanical extreme (rigidity) in the width direction of the dam portion of the tie bar 15 (direction S2 perpendicular to the arrangement direction S1 of the leads 13) is reduced, resin is injected into the cavity 23 under pressure. The dam portion of the tie bar 15 is easily bent outside the cavity 23 when a pressure higher than the pressure at the time of injection is applied in order to reduce the voids entrained in the resin and the voids involved in the resin. Problems such as resin leaking from the dam are likely to occur. On the other hand, in this embodiment, the dam bar 15 is not made thin overall, but only the width 15YW of the back surface 15Y in the dam part of the tie bar 15 is narrowed. The wrinkle of the resin sheet 30 extending from the second inter-lead region 14b to the first inter-lead region 14a can be suppressed while maintaining the desired strength. In particular, since Cu and Cu-based alloy materials have lower mechanical strength than Fe-Ni-based alloy materials, they are useful when using lead frames made of Cu or Cu-based alloy materials.

また、第２リード間領域１４ｂから第１リード間領域１４ａに伸びる樹脂シート３０のしわは、リード１３の切断部分１３ｂの一部分における主面及び裏面の幅を両方とも狭くして全体的に細くすることによっても抑制することができる。しかしながら、この場合、リード１３の切断部分１３ｂの幅方向（リード１３の配列方向Ｓ１）の機械的強度が低下してしまうため、リード１３が根本部分から曲がりやすくなる。これに対し、本実施形態では、リード１３の除去部分１３ｂの一部分における幅を全体的に細くするのではなく、リード１３の除去部分１３ｂの一部分における幅だけを狭くしているため、リード１３の除去部分１３ｂの幅方向の機械的強度をほぼ維持したまま、第２リード間領域１４ｂから第１リード間領域１４ａに伸びる樹脂シート３０のしわを抑制することができる。   Further, the wrinkles of the resin sheet 30 extending from the second inter-lead region 14b to the first inter-lead region 14a are narrowed as a whole by narrowing both the main surface and the back surface of a part of the cut portion 13b of the lead 13. Can also be suppressed. However, in this case, since the mechanical strength in the width direction of the cut portion 13b of the lead 13 (arrangement direction S1 of the lead 13) is reduced, the lead 13 is easily bent from the root portion. On the other hand, in the present embodiment, the width of a part of the removed portion 13b of the lead 13 is not reduced overall, but only the width of the part of the removed portion 13b of the lead 13 is reduced. The wrinkles of the resin sheet 30 extending from the second inter-lead region 14b to the first inter-lead region 14a can be suppressed while maintaining the mechanical strength in the width direction of the removed portion 13b.

なお、本実施形態では、リード１３の除去部分１３ｂの一部分において裏面１３Ｙの幅を狭くした例について説明したが、除去部分１３ｂの全体に亘って裏面１３Ｙの幅を狭くしてもよい。   In this embodiment, the example in which the width of the back surface 13Y is narrowed in a part of the removed portion 13b of the lead 13 has been described. However, the width of the back surface 13Y may be narrowed over the entire removed portion 13b.

また、本実施形態では、全てのリード１３において除去部分１３ｂの裏面３Ｙの幅を狭くした例について説明したが、互いに隣り合う２つのリード１３において、少なくとも何れか一方のリード１３の除去部分１３ｂにおける裏面１３Ｙの幅を狭くしてもよい。即ち、リード１３の除去部分１３ｂにおける裏面１３Ｙの幅を狭くする構成は、１本毎に行っても良い。但し、この場合、リード１３の除去部分１３ｂで潰された樹脂シート３０が第２リード間領域１４ｂに逃げる量を減らせるのは何れか一方のリード側だけとなるため、樹脂シート３０のしわを抑制する効果は半減する。   In the present embodiment, the example in which the width of the back surface 3Y of the removal portion 13b is narrowed in all the leads 13 has been described. However, in the two leads 13 adjacent to each other, in the removal portion 13b of at least one of the leads 13 The width of the back surface 13Y may be narrowed. That is, the configuration in which the width of the back surface 13Y in the removed portion 13b of the lead 13 is narrowed may be performed for each one. However, in this case, the amount of escape of the resin sheet 30 crushed by the removed portion 13b of the lead 13 to the second inter-lead region 14b can be reduced only on one of the lead sides. The suppression effect is halved.

また、本実施形態では、タイバー１５のダム部全体において、主面１５Ｘの幅１５ＸＷよりも裏面１５Ｙの幅１５ＹＷを狭くした構成について説明したが、ダム部全体ではなく、図２３（半導体装置の製造に用いられる他のリードフレームの概略構成を示す模式的平面図）に示すように、ダム部の一部分において裏面１５Ｙの幅を狭くする構成にしてもよい。この場合、プレス加工によってリードフレーム１０Ａを形成することができるため、ＱＦＮ型半導体装置の低コスト化を図ることができる。   Further, in the present embodiment, the configuration in which the width 15YW of the back surface 15Y is narrower than the width 15XW of the main surface 15X in the entire dam portion of the tie bar 15 has been described. As shown in a schematic plan view showing a schematic configuration of another lead frame used in (1), the width of the back surface 15Y may be narrowed in a part of the dam portion. In this case, since the lead frame 10A can be formed by pressing, the cost of the QFN type semiconductor device can be reduced.

（実施形態２）
図２４は本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図、
図２５は図２４のＨ−Ｈ線に沿う模式的断面図、
図２６は図２５の一部を拡大した模式的断面図である。 (Embodiment 2)
FIG. 24 is a schematic plan view showing a state where the upper part of the resin sealing body of the semiconductor device according to the second embodiment of the present invention is removed;
25 is a schematic cross-sectional view taken along the line HH in FIG.
FIG. 26 is an enlarged schematic cross-sectional view of a part of FIG.

図２４乃至図２６に示すように、本実施形態のＱＦＮ型半導体装置１Ｂは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。   As shown in FIGS. 24 to 26, the QFN type semiconductor device 1B of the present embodiment has basically the same configuration as that of the first embodiment described above, and the following configurations are different.

すなわち、本実施形態のＱＦＮ型半導体装置１Ｂは、実装基板に実装した時のスタンドオフ高さを大きくするため、電極部材３の裏面３Ｙに導電層３１が設けられている。この導電層３１は、例えば電解メッキ法によって形成される。   That is, in the QFN type semiconductor device 1B of the present embodiment, the conductive layer 31 is provided on the back surface 3Y of the electrode member 3 in order to increase the standoff height when mounted on the mounting substrate. The conductive layer 31 is formed by, for example, an electrolytic plating method.

電解メッキ法による導電層３１の形成は、前述の半導体装置の製造において、樹脂封止体５を形成した後に行われる。   The formation of the conductive layer 31 by the electrolytic plating method is performed after the resin sealing body 5 is formed in the manufacture of the semiconductor device described above.

このように、シートモールド技術で樹脂封止体５の裏面５Ｙからリード１３電極部分１３ａの裏面を突出させたスタンドオフ・パッケージ構造を形成し、その後、電極部材３の裏面に導電層３１を例えば電解メッキ法で形成することにより、実装基板にＱＦＮ型半導体装置１Ｂを実装した時のスタンドオフ高さを大きくすることができる。   Thus, a stand-off package structure is formed by projecting the back surface of the lead 13 electrode portion 13a from the back surface 5Y of the resin sealing body 5 by sheet molding technology, and then the conductive layer 31 is formed on the back surface of the electrode member 3, for example. By forming by the electrolytic plating method, the standoff height when the QFN type semiconductor device 1B is mounted on the mounting substrate can be increased.

（実施形態３）
図２７は、本発明の実施形態３であるＱＦＮ型半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図、
図２８は、図２７のＩ−Ｉ線に沿う模式的断面図、
図２９は、図２８の一部を拡大した模式的断面図、
図３０は、本実施形態の半導体装置の製造に用いられるリードフレームの一部を示す模式的平面図、
図３１は、図３０の各切断線に沿う模式的断面図であり、（ａ）はＪ−Ｊ線に沿う模式的断面図、（ｂ）はＫ−Ｋ線に沿う模式的断面図である。 (Embodiment 3)
FIG. 27 is a schematic plan view showing a state in which the upper part of the resin sealing body of the QFN type semiconductor device according to the third embodiment of the present invention is removed;
28 is a schematic cross-sectional view taken along the line II of FIG.
29 is a schematic cross-sectional view enlarging a part of FIG. 28,
FIG. 30 is a schematic plan view showing a part of a lead frame used for manufacturing the semiconductor device of this embodiment.
31 is a schematic cross-sectional view taken along each cutting line of FIG. 30, (a) is a schematic cross-sectional view taken along the line JJ, and (b) is a schematic cross-sectional view taken along the line KK. .

図２７乃至図２９に示すように、本実施形態のＱＦＮ型半導体装置１Ｃは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。   As shown in FIGS. 27 to 29, the QFN type semiconductor device 1C of the present embodiment has basically the same configuration as that of the first embodiment described above, and the following configurations are different.

即ち、電極部材３は、一主面３Ｘの幅よりも裏面３Ｙの幅の方が狭い楔（くさび）型の断面形状（電極部材３の延在方向と直行する方向の面で切った断面形状）になっている。更に、電極部材３の断面において、樹脂封止体５の裏面５Ｙと同一の平面に位置する部分での幅３ＱＷよりも裏面３Ｙの幅の方が狭くなっている。   That is, the electrode member 3 has a wedge-shaped cross-sectional shape in which the width of the back surface 3Y is narrower than the width of the main surface 3X (a cross-sectional shape cut by a surface perpendicular to the extending direction of the electrode member 3). )It has become. Furthermore, in the cross section of the electrode member 3, the width of the back surface 3Y is narrower than the width 3QW in the portion located on the same plane as the back surface 5Y of the resin sealing body 5.

このような電極部材３が樹脂封止体５の裏面５Ｙに配置されたパッケージ構造は、例えば図３０及び図３１に示すリードフレーム１０Ｂを用いることで容易に形成することができる。   Such a package structure in which the electrode member 3 is disposed on the back surface 5Y of the resin sealing body 5 can be easily formed by using, for example, a lead frame 10B shown in FIGS.

リードフレーム１０Ｂにおいて、リード１３の電極部分１３ａは、全体的に、主面１３Ｘの幅１３ＸＷ１よりも裏面１３Ｙの幅１３ＹＷ１の方が狭い楔型の断面形状になっている。リード１３の電極部分１３ｂも同様に、全体的に、主面１３Ｘの幅１３ＸＷ２よりも裏面１３Ｙの幅１３ＹＷ２の方が狭い楔型の断面形状になっている。   In the lead frame 10B, the electrode portion 13a of the lead 13 generally has a wedge-shaped cross-sectional shape in which the width 13YW1 of the back surface 13Y is narrower than the width 13XW1 of the main surface 13X. Similarly, the electrode portion 13b of the lead 13 has a wedge-shaped cross-sectional shape as a whole in which the width 13YW2 of the back surface 13Y is narrower than the width 13XW2 of the main surface 13X.

このように、電極部材３は、樹脂封止体５の裏面５Ｙと同一の平面に位置する部分での幅３ＱＷよりも裏面３Ｙの幅の方が狭い楔型の断面形状になっていることから、ボンディングエリアを確保したうえで、しわの発生を抑制することができる。また、上下面の寸法が同一の時と比較し、リードの剛性がほとんど変わらないため、成形金型でクランプした時にリードの先端部（パッケージ中央方向）が浮き上がらず、フラッシュバリを抑制できる。   As described above, the electrode member 3 has a wedge-shaped cross-sectional shape in which the width of the back surface 3Y is narrower than the width 3QW in the portion located on the same plane as the back surface 5Y of the resin sealing body 5. In addition, the generation of wrinkles can be suppressed after securing the bonding area. In addition, since the rigidity of the lead hardly changes compared to the case where the upper and lower surface dimensions are the same, the lead tip (in the center of the package) does not float when clamped with a molding die, and flash burrs can be suppressed.

（実施形態４）
図３２は、本発明の実施形態４であるＱＦＮ型半導体装置の模式的底面図、
図３３は、図３２のＬ−Ｌ線に沿う模式的断面図、
図３４は、図３３の一部を拡大した模式的断面図、
図３５は、本実施形態の半導体装置の製造における樹脂封止工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図、
図３６は、本実施形態の半導体装置を実装基板に実装した状態を示す模式的断面図である。 (Embodiment 4)
FIG. 32 is a schematic bottom view of a QFN type semiconductor device that is Embodiment 4 of the present invention;
33 is a schematic cross-sectional view taken along line LL of FIG.
34 is a schematic cross-sectional view enlarging a part of FIG.
FIG. 35 is a schematic cross-sectional view showing a state in which the lead frame is positioned in the molding die in the resin sealing step in the manufacture of the semiconductor device of the present embodiment.
FIG. 36 is a schematic cross-sectional view showing a state where the semiconductor device of this embodiment is mounted on a mounting substrate.

図３２乃至図３４に示すように、本実施形態のＱＦＮ型半導体装置１Ｄは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。   As shown in FIGS. 32 to 34, the QFN type semiconductor device 1D of the present embodiment has basically the same configuration as that of the first embodiment described above, and the following configurations are different.

即ち、本実施形態のＱＦＮ型半導体装置１Ｄは、樹脂封止体５の裏面５Ｙにこの裏面５Ｙから主面５Ｘ側に窪む凹部６を有する構成になっており、更に、凹部６の底面からダイパッド１６の裏面１６Ｙが露出する構成になっている。   That is, the QFN type semiconductor device 1D of the present embodiment has a configuration in which a recess 6 that is recessed from the back surface 5Y to the main surface 5X side is formed on the back surface 5Y of the resin sealing body 5, and further from the bottom surface of the recess 6 The back surface 16Y of the die pad 16 is exposed.

複数の電極部材３は樹脂封止体５の外周囲に沿って配置され、複数の電極部材３の夫々の裏面３Ｙは樹脂封止体５の裏面５Ｙよりも突出している。凹部６は複数の電極部材５で囲まれた領域内に複数の電極部材３から離間して設けられている。即ち、本実施形態の半導体装置１Ｄは、樹脂封止体５の裏面５Ｙ側において、複数のリード３で囲まれた領域に、電極部材３の裏面３Ｙから凹部６の底面までの段差であって、電極部材３の裏面３Ｙから樹脂封止体５の裏面５Ｙまでの段差ＳＨ１よりも大きい段差ＳＨ２を有する構成になっている。   The plurality of electrode members 3 are arranged along the outer periphery of the resin sealing body 5, and the back surfaces 3 </ b> Y of the plurality of electrode members 3 protrude from the back surface 5 </ b> Y of the resin sealing body 5. The recess 6 is provided in a region surrounded by the plurality of electrode members 5 so as to be separated from the plurality of electrode members 3. That is, the semiconductor device 1D of the present embodiment has a step from the back surface 3Y of the electrode member 3 to the bottom surface of the recess 6 in the region surrounded by the plurality of leads 3 on the back surface 5Y side of the resin sealing body 5. The step SH2 is larger than the step SH1 from the back surface 3Y of the electrode member 3 to the back surface 5Y of the resin sealing body 5.

このように、樹脂封止体５の裏面５Ｙ側に、電極部材３の裏面３Ｙから樹脂封止体５の裏面５Ｙまでの段差ＳＨ１よりも大きい段差ＳＨ２を有するパッケージ構造にすることにより、実装基板の実装面上にＱＦＮ型半導体装置１Ｄを実装する時、実装基板と樹脂封止体５との間に介在された異物に対するマージンがあがるため、異物による電極部材３の浮き不良を低減することができる。この結果、ＱＦＮ型半導体装置１Ｄの実装性を向上することができる。   As described above, the packaging substrate has a stepped structure SH2 larger than the stepped SH1 from the back surface 3Y of the electrode member 3 to the back surface 5Y of the resin sealing body 5 on the back surface 5Y side of the resin sealing body 5. When the QFN type semiconductor device 1D is mounted on the mounting surface, a margin for foreign matter interposed between the mounting substrate and the resin sealing body 5 is increased, so that the floating defect of the electrode member 3 due to foreign matter can be reduced. it can. As a result, the mountability of the QFN type semiconductor device 1D can be improved.

半導体チップ２の厚さ方向の中心２Ｆが樹脂封止体５の厚さ方向の中心５Ｆよりも樹脂封止体５の裏面５Ｙ側に位置するパッケージ構造や、樹脂封止体５の裏面５Ｙ側からダイパッド１６が露出するパッケージ構造の場合、半導体チップ２の主面２Ｘより上部にある樹脂の体積よりも半導体チップ２の裏面２Ｙより下部にある樹脂の体積が小さくなり、樹脂の効果収縮に伴う内部応力のバランスがパッケージの上下で崩れて、樹脂封止体５の裏面５Ｙが凸となる方向に樹脂封止体５が反る。このような反りが発生したＱＦＮ型半導体装置においては、実装基板の実装面と樹脂封止体の裏面の中央部との間隔が最も狭くなるため、例えば実装基板上に形成された凹凸や不意なパーティカルの存在などによって、電極部材３の浮き不良が発生し易くなる。しかしながら、本実施形態のように、電極部材３で囲まれた領域に、電極部材３の裏面３Ｙから樹脂封止体５の裏面５Ｙまでの段差ＳＨ１よりも大きい段差ＳＨ２を有するパッケージ構造にすることにより、樹脂封止体５の反りに起因して最も狭くなる実装基板の実装面と樹脂封止体の裏面の中央部との間隔を確保することができるため、樹脂封止体５の反りによる電極部材３の浮き不良を低減することができる。この結果、ＱＦＮ型半導体装置１Ｄの実装性を向上することができる。   A package structure in which the center 2F in the thickness direction of the semiconductor chip 2 is located closer to the back surface 5Y side of the resin sealing body 5 than the center 5F in the thickness direction of the resin sealing body 5, or the back surface 5Y side of the resin sealing body 5 In the case of the package structure in which the die pad 16 is exposed, the volume of the resin below the back surface 2Y of the semiconductor chip 2 is smaller than the volume of the resin above the main surface 2X of the semiconductor chip 2, which is accompanied by the effective shrinkage of the resin. The balance of internal stress is broken at the top and bottom of the package, and the resin sealing body 5 warps in a direction in which the back surface 5Y of the resin sealing body 5 becomes convex. In the QFN type semiconductor device in which such a warp has occurred, the interval between the mounting surface of the mounting substrate and the central portion of the back surface of the resin sealing body is the narrowest. Due to the presence of the particulates, the floating failure of the electrode member 3 is likely to occur. However, as in this embodiment, a package structure having a step SH2 larger than the step SH1 from the back surface 3Y of the electrode member 3 to the back surface 5Y of the resin sealing body 5 in the region surrounded by the electrode member 3 is used. Thus, the space between the mounting surface of the mounting substrate that becomes the narrowest due to the warpage of the resin sealing body 5 and the central portion of the back surface of the resin sealing body can be secured. The floating defect of the electrode member 3 can be reduced. As a result, the mountability of the QFN type semiconductor device 1D can be improved.

図３６に示すように、実装基板５０の実装面には配線５３と、この配線５３の一部からなる電極５１が設けられ、更に、配線５３を覆うようにして絶縁膜５４が設けられている。ＱＦＮ型半導体装置１Ｄの電極部材３は、半田材５５によって実装基板５０の電極５１に固着されている。配線５３が絶縁膜５４で覆われた部分では、配線５３の厚さ分、絶縁膜５３が突出する。このような突出部分が樹脂封止体５の裏面５Ｙ下に存在し、しかも突出量が段差ＳＨ１よりも大きい場合、電極部材３の浮き不良が発生し易くなる。しかしながら、本実施形態のように、電極部材３で囲まれた領域に、電極部材３の裏面３Ｙから樹脂封止体５の裏面５Ｙまでの段差ＳＨ１よりも大きい段差ＳＨ２を有するパッケージ構造にすることにより、配線５３及び絶縁膜５４からなる突出部分の高さを段差ＳＨ２で吸収できるため、配線５３及び絶縁膜５４からなる突出部分に起因する電極部材３の浮き不良を低減することができる。この結果、ＱＦＮ型半導体装置１Ｄの実装性を向上することができる。   As shown in FIG. 36, the mounting surface of the mounting substrate 50 is provided with a wiring 53 and an electrode 51 made of a part of the wiring 53, and further, an insulating film 54 is provided so as to cover the wiring 53. . The electrode member 3 of the QFN type semiconductor device 1D is fixed to the electrode 51 of the mounting substrate 50 by a solder material 55. In the portion where the wiring 53 is covered with the insulating film 54, the insulating film 53 protrudes by the thickness of the wiring 53. When such a protruding portion exists under the back surface 5Y of the resin sealing body 5 and the protruding amount is larger than the step SH1, the floating failure of the electrode member 3 is likely to occur. However, as in this embodiment, a package structure having a step SH2 larger than the step SH1 from the back surface 3Y of the electrode member 3 to the back surface 5Y of the resin sealing body 5 in the region surrounded by the electrode member 3 is used. As a result, the height of the protruding portion made of the wiring 53 and the insulating film 54 can be absorbed by the step SH2, so that the defective floating of the electrode member 3 caused by the protruding portion made of the wiring 53 and the insulating film 54 can be reduced. As a result, the mountability of the QFN type semiconductor device 1D can be improved.

このようなＱＦＮ型半導体装置１Ｄは、樹脂封止工程において、図３５に示す成形金型２０Ａを用いることによって容易に形成することができる。成形金型２０Ａは、基本的に前述の実施形態１の成形金型２０と同様の構成になっているが、以下の構成が異なっている。即ち、本実施形態の成形金型２０Ａは、キャビティ２３と向かい合う位置に配置され、かつ下型２２の合わせ面２２ａからキャビティ２３側に突出する凸部２４を有する構成になっている。   Such a QFN type semiconductor device 1D can be easily formed by using a molding die 20A shown in FIG. 35 in the resin sealing step. The molding die 20A has basically the same configuration as the molding die 20 of the first embodiment described above, but the following configuration is different. That is, the molding die 20 </ b> A of the present embodiment is configured to have a convex portion 24 that is disposed at a position facing the cavity 23 and protrudes from the mating surface 22 a of the lower mold 22 toward the cavity 23.

この成形金型２０Ａを用いた樹脂封止体５の形成は、まず、ワイヤーボンディング装置からトランスファ・モールディング装置にリードフレーム１０を搬送し、図３５に示すように、成形金型２０Ａの上型２１と下型２２との間にリードフレーム１０を位置決めする。リードフレーム１０の位置決めは、前述の実施形態１と同様の条件で行われる。次に、このままの状態で、成形金型２０Ａのポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ２３の内部に例えば熱硬化性の樹脂を加圧注入し、その後、樹脂を硬化させることによって行われる。   In forming the resin sealing body 5 using the molding die 20A, first, the lead frame 10 is conveyed from the wire bonding device to the transfer molding device, and as shown in FIG. 35, the upper die 21 of the molding die 20A is formed. The lead frame 10 is positioned between the lower die 22 and the lower die 22. The positioning of the lead frame 10 is performed under the same conditions as in the first embodiment. Next, in this state, for example, thermosetting resin is injected under pressure from the pot of the molding die 20A into the cavity 23 through the cull part, the runner and the resin injection gate, and then the resin is cured. Is called.

この樹脂封止工程において、下型２２の凸部２４上に位置する樹脂シート３０にダイパッド１６の裏面１６Ｙを接触させた状態で行うことにより、樹脂封止体５の凹部６の底面からダイパッド１６の裏面１６Ｙが露出するパッケージ構造が得られる。また、下型２２の凸部２４上に位置する樹脂シート３０からダイパッド１６の裏面１６Ｙを離間させた状態で行うことにより、樹脂封止体５の凹部６の底面からダイパッド１６の裏面１６Ｙが露出しないパッケージ構造が得られる。   In this resin sealing step, the die pad 16 is formed from the bottom surface of the concave portion 6 of the resin sealing body 5 by performing the resin sheet 30 positioned on the convex portion 24 of the lower mold 22 in contact with the back surface 16Y of the die pad 16. A package structure in which the back surface 16Y is exposed is obtained. Further, the back surface 16Y of the die pad 16 is exposed from the bottom surface of the concave portion 6 of the resin sealing body 5 by performing the state in which the back surface 16Y of the die pad 16 is separated from the resin sheet 30 positioned on the convex portion 24 of the lower mold 22. Package structure is obtained.

段差ＳＨ１は、樹脂シート３０にリード１３が食い込む食い込み量によって調整できる。段差ＳＨ２は、下型２２の凸部２４の突出量によって調整できる。   The level difference SH1 can be adjusted by the amount of biting of the lead 13 into the resin sheet 30. The level difference SH <b> 2 can be adjusted by the protruding amount of the convex portion 24 of the lower mold 22.

以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Of course.

本発明の実施形態１である半導体装置の模式的平面図である。1 is a schematic plan view of a semiconductor device that is Embodiment 1 of the present invention; 本発明の実施形態１である半導体装置の模式的底面図である。It is a typical bottom view of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図である。It is a typical top view which shows the state which removed the upper part of the resin sealing body of the semiconductor device which is Embodiment 1 of this invention. 図３のＡ−Ａ線に沿う模式的断面図である。It is typical sectional drawing which follows the AA line of FIG. 図４の一部を拡大した模式的断面図である。FIG. 5 is a schematic cross-sectional view in which a part of FIG. 4 is enlarged. 図３のＢ−Ｂ線に沿う模式的断面図である。It is typical sectional drawing which follows the BB line of FIG. 図６の一部を拡大した模式的断面図である。It is typical sectional drawing to which a part of FIG. 6 was expanded. 本発明の実施形態１である半導体装置の製造に用いられるリードフレームの一部を示す模式的平面図である。1 is a schematic plan view showing a part of a lead frame used for manufacturing a semiconductor device according to a first embodiment of the present invention. 図８の一部を拡大した模式的平面図である。It is the typical top view which expanded a part of FIG. 図９の一部を拡大した模式的平面図である。FIG. 10 is a schematic plan view enlarging a part of FIG. 9. 図１０に示すリードフレームの一部の模式的底面図である。FIG. 11 is a schematic bottom view of a part of the lead frame shown in FIG. 10. 図１０の各切断線に沿う模式的断面図であり、（ａ）はＣ−Ｃ線に沿う模式的断面図、（ｂ）はＤ−Ｄ線に沿う模式的断面図、（ｃ）はＥ−Ｅ線に沿う模式的断面図である。It is typical sectional drawing in alignment with each cutting line of FIG. 10, (a) is typical sectional drawing in alignment with CC line, (b) is typical sectional drawing in alignment with DD line, (c) is E It is typical sectional drawing which follows the -E line. 本発明の実施形態１である半導体装置の製造に用いられる成形金型の概略構成を示す模式的断面図である。It is typical sectional drawing which shows schematic structure of the shaping die used for manufacture of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施形態１である半導体装置の製造において、チップボンディング工程及びワイヤボンディング工程が施された状態を示す模式的断面図である。FIG. 5 is a schematic cross-sectional view showing a state where a chip bonding step and a wire bonding step are performed in the manufacture of the semiconductor device according to the first embodiment of the present invention. 本発明の実施形態１である半導体装置の製造における樹脂封止工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図である。It is typical sectional drawing which shows the state which positioned the lead frame in the shaping die in the resin sealing process in manufacture of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施形態１である半導体装置の製造における樹脂封止工程において、成型金型にリードフレームを位置決めした状態を示す模式的平面図である。FIG. 3 is a schematic plan view showing a state in which a lead frame is positioned in a molding die in a resin sealing step in manufacturing a semiconductor device that is Embodiment 1 of the present invention. 図１６のＦ−Ｆ線に沿う模式的断面図である。It is typical sectional drawing which follows the FF line | wire of FIG. 図１６のＧ−Ｇ線に沿う模式的断面図である。It is typical sectional drawing which follows the GG line of FIG. 本発明の実施形態１である半導体装置の製造において、樹脂封止工程が施された状態を示す模式的断面図である。It is typical sectional drawing which shows the state in which the resin sealing process was performed in manufacture of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施形態１である半導体装置の製造において、樹脂封止工程後の切断工程を説明するための模式的断面図である。FIG. 5 is a schematic cross-sectional view for explaining a cutting step after a resin sealing step in the manufacture of the semiconductor device according to the first embodiment of the present invention. 本発明の実施形態１である半導体装置の実装工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the mounting process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施形態１である半導体装置の実装工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the mounting process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施形態１である半導体装置の製造に用いられる他のリードフレームの概略構成を示す模式的平面図である。FIG. 5 is a schematic plan view showing a schematic configuration of another lead frame used for manufacturing the semiconductor device according to the first embodiment of the present invention. 本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図である。It is a typical top view which shows the state which removed the upper part of the resin sealing body of the semiconductor device which is Embodiment 2 of this invention. 図２４のＨ−Ｈ線に沿う模式的断面図である。It is typical sectional drawing which follows the HH line | wire of FIG. 図２５の一部を拡大した模式的断面図である。It is typical sectional drawing to which a part of FIG. 25 was expanded. 本発明の実施形態３である半導体装置の樹脂封止体の上部を除去した状態を示す模式的平面図である。It is a typical top view which shows the state which removed the upper part of the resin sealing body of the semiconductor device which is Embodiment 3 of this invention. 図２７のＩ−Ｉ線に沿う模式的断面図である。It is typical sectional drawing which follows the II line | wire of FIG. 図２８の一部を拡大した模式的断面図である。It is typical sectional drawing to which a part of FIG. 28 was expanded. 本発明の実施形態３である半導体装置の製造に用いられるリードフレームの一部を示す模式的平面図である。FIG. 9 is a schematic plan view showing a part of a lead frame used for manufacturing a semiconductor device according to a third embodiment of the present invention. 図３０の各切断線に沿う模式的断面図であり、（ａ）はＪ−Ｊ線に沿う模式的断面図、（ｂ）はＫ−Ｋ線に沿う模式的断面図である。It is a typical sectional view which meets each cutting line of Drawing 30, (a) is a typical sectional view which meets a JJ line, and (b) is a typical sectional view which meets a KK line. 本発明の実施形態４である半導体装置の模式的底面図である。It is a typical bottom view of the semiconductor device which is Embodiment 4 of this invention. 図３２のＬ−Ｌ線に沿う模式的断面図である。It is typical sectional drawing which follows the LL line | wire of FIG. 図３３の一部を拡大した模式的断面図である。It is typical sectional drawing to which a part of FIG. 33 was expanded. 本発明の実施形態４である半導体装置の製造における樹脂封止工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図である。It is typical sectional drawing which shows the state which positioned the lead frame in the molding die in the resin sealing process in manufacture of the semiconductor device which is Embodiment 4 of this invention. 本発明の実施形態４である半導体装置を実装基板に実装した状態を示す模式的断面図である。It is typical sectional drawing which shows the state which mounted the semiconductor device which is Embodiment 4 of this invention on the mounting board | substrate. 従来のＱＦＮ型半導体装置の製造における樹脂封止工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図である。It is typical sectional drawing which shows the state which positioned the lead frame in the molding die in the resin sealing process in manufacture of the conventional QFN type semiconductor device. 従来のＱＦＮ型半導体装置の製造における樹脂封止工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図である。It is typical sectional drawing which shows the state which positioned the lead frame in the molding die in the resin sealing process in manufacture of the conventional QFN type semiconductor device. 図３７及び図３８の樹脂封止工程において、成型金型にリードフレームを位置決めした状態を示す模式的平面図である。FIG. 39 is a schematic plan view showing a state in which the lead frame is positioned in the molding die in the resin sealing step of FIGS. 37 and 38. 図３９のＭ−Ｍ線に沿う模式的断面図である。It is typical sectional drawing in alignment with the MM line | wire of FIG.

符号の説明Explanation of symbols

１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ…半導体装置
２…半導体チップ
２ａ…電極
３…電極部材（リードの第１部分）
４…ボンディングワイヤ
５…樹脂封止体
６…凹部
１０…リードフレーム
１１…フレーム本体
１２…製品形成領域
１３…リード
１３ａ…リードの電極部分
１３ｂ…リードの除去部分
１４ａ…第１リード間領域
１４ｂ…第２リード間領域
１５…タイバー
１６…ダイパッド
１７…吊りリード
１８…モールドライン
１９…切断ライン
２０…成形金型
２１…上型
２２…下型
２１ａ，２２ａ…合わせ面
２３…キャビティ
２４…凸部
３０…樹脂シート（樹脂フィルム）
３１…導電層
1A, 1B, 1C, 1D, 1E ... Semiconductor device 2 ... Semiconductor chip 2a ... Electrode 3 ... Electrode member (first part of lead)
DESCRIPTION OF SYMBOLS 4 ... Bonding wire 5 ... Resin sealing body 6 ... Concave part 10 ... Lead frame 11 ... Frame main body 12 ... Product formation area 13 ... Lead 13a ... Lead electrode part 13b ... Lead removal part 14a ... 1st inter-lead area | region 14b ... Second lead area 15 ... Tie bar 16 ... Die pad 17 ... Suspension lead 18 ... Mold line 19 ... Cutting line 20 ... Molding die 21 ... Upper mold 22 ... Lower mold 21a, 22a ... Mating surface 23 ... Cavity 24 ... Projection 30 ... Resin sheet (resin film)
31 ... Conductive layer

Claims (4)

一主面を有する半導体チップと、
互いに反対側の主面及び裏面を有する電極部材と、
前記半導体チップの電極と前記電極部材の主面とを電気的に接続する接続手段と、
互いに反対側の主面及び裏面を有し、前記半導体チップ、前記電極部材及び前記接続手段を封止する樹脂封止体と、
前記樹脂封止体の裏面から前記樹脂封止体の主面側に向かって窪む凹部とを有し、
前記電極部材の裏面は、前記樹脂封止体の裏面から突出し、
前記凹部の底面から前記電極部材の裏面までの段差は、前記樹脂封止体の裏面から前記電極部材の裏面までの段差よりも大きいことを特徴とする半導体装置。 A semiconductor chip having one main surface;
An electrode member having a main surface and a back surface opposite to each other;
Connection means for electrically connecting the electrode of the semiconductor chip and the main surface of the electrode member;
A resin sealing body having a main surface and a back surface opposite to each other, and sealing the semiconductor chip, the electrode member, and the connection means;
Having a recess recessed from the back surface of the resin sealant toward the main surface of the resin sealant,
The back surface of the electrode member protrudes from the back surface of the resin sealing body,
The semiconductor device according to claim 1, wherein a step from the bottom surface of the recess to the back surface of the electrode member is larger than a step from the back surface of the resin sealing body to the back surface of the electrode member. 請求項１に記載の半導体装置において、
前記樹脂封止体は、前記樹脂封止体の裏面が凸面となる方向に反っていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device is characterized in that the resin sealing body is warped in a direction in which the back surface of the resin sealing body becomes a convex surface. 請求項１に記載の半導体装置において、
前記半導体チップは、前記樹脂封止体の主面側に位置する主面と、前記樹脂封止体の裏面側に位置する裏面とを有し、
前記半導体チップの厚さ方向の中心は、前記樹脂封止体の厚さ方向の中心よりも前記樹脂封止体の裏面側に位置していることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor chip has a main surface located on the main surface side of the resin sealing body, and a back surface located on the back surface side of the resin sealing body,
The center of the semiconductor chip in the thickness direction is located closer to the back surface side of the resin sealing body than the center of the resin sealing body in the thickness direction. 請求項１に記載の半導体装置において、
前記半導体チップが接着固定されたダイパッドを更に有し、
前記ダイパッドは、前記凹部の底面から露出していることを特徴とする半導体装置。 The semiconductor device according to claim 1,
A die pad to which the semiconductor chip is bonded and fixed;
The semiconductor device, wherein the die pad is exposed from the bottom surface of the recess.
JP2006085030A 2006-03-27 2006-03-27 Semiconductor device Pending JP2006210941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085030A JP2006210941A (en) 2006-03-27 2006-03-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085030A JP2006210941A (en) 2006-03-27 2006-03-27 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001360534A Division JP3798303B2 (en) 2001-11-27 2001-11-27 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006210941A true JP2006210941A (en) 2006-08-10

Family

ID=36967343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085030A Pending JP2006210941A (en) 2006-03-27 2006-03-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2006210941A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016105524A (en) * 2016-03-10 2016-06-09 大日本印刷株式会社 Lead frame and method of manufacturing lead frame
JP2017085049A (en) * 2015-10-30 2017-05-18 新光電気工業株式会社 Semiconductor device and method of manufacturing the same, lead frame and method of manufacturing the same
JP2017123479A (en) * 2017-03-07 2017-07-13 大日本印刷株式会社 Lead frame and method of manufacturing lead frame
WO2022153501A1 (en) * 2021-01-15 2022-07-21 三菱電機株式会社 Semiconductor device, method for producing same and semiconductor package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369248U (en) * 1989-11-10 1991-07-09
JPH0778921A (en) * 1993-09-09 1995-03-20 Shinko Electric Ind Co Ltd Semiconductor device
JPH113953A (en) * 1997-06-10 1999-01-06 Fujitsu Ltd Semiconductor device and manufacture thereof
JP2000150723A (en) * 1998-11-16 2000-05-30 Hitachi Ltd Semiconductor device and its manufacture
JP2001035961A (en) * 1999-07-21 2001-02-09 Sony Corp Semiconductor and manufacture thereof
JP2001077266A (en) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp Manufacture of resin sealed semiconductor device
JP2001185567A (en) * 1999-12-22 2001-07-06 Hitachi Ltd Semiconductor device and manufacturing method therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369248U (en) * 1989-11-10 1991-07-09
JPH0778921A (en) * 1993-09-09 1995-03-20 Shinko Electric Ind Co Ltd Semiconductor device
JPH113953A (en) * 1997-06-10 1999-01-06 Fujitsu Ltd Semiconductor device and manufacture thereof
JP2000150723A (en) * 1998-11-16 2000-05-30 Hitachi Ltd Semiconductor device and its manufacture
JP2001035961A (en) * 1999-07-21 2001-02-09 Sony Corp Semiconductor and manufacture thereof
JP2001077266A (en) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp Manufacture of resin sealed semiconductor device
JP2001185567A (en) * 1999-12-22 2001-07-06 Hitachi Ltd Semiconductor device and manufacturing method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085049A (en) * 2015-10-30 2017-05-18 新光電気工業株式会社 Semiconductor device and method of manufacturing the same, lead frame and method of manufacturing the same
JP2016105524A (en) * 2016-03-10 2016-06-09 大日本印刷株式会社 Lead frame and method of manufacturing lead frame
JP2017123479A (en) * 2017-03-07 2017-07-13 大日本印刷株式会社 Lead frame and method of manufacturing lead frame
WO2022153501A1 (en) * 2021-01-15 2022-07-21 三菱電機株式会社 Semiconductor device, method for producing same and semiconductor package

Similar Documents

Publication Publication Date Title
US7514293B2 (en) Method of manufacturing a semiconductor device
US7638879B2 (en) Semiconductor package and fabrication method thereof
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5122835B2 (en) Semiconductor device, lead frame, and manufacturing method of semiconductor device
US8133759B2 (en) Leadframe
JP2005191240A (en) Semiconductor device and method for manufacturing the same
JP2014007363A (en) Method of manufacturing semiconductor device and semiconductor device
JP6357371B2 (en) Lead frame, semiconductor device, and lead frame manufacturing method
KR20000048011A (en) A semiconductor device
JP2000307045A (en) Lead frame and manufacture of resin sealed semiconductor device using it
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2005244035A (en) Mounting method of semiconductor device, and semiconductor device
JP2006210941A (en) Semiconductor device
JP2006140208A (en) Resin sealed semiconductor device, lead frame with die pad and manufacturing method of lead frame with die pad
JP2008071927A (en) Manufacturing method of semiconductor device, and semiconductor device
JP3798303B2 (en) Semiconductor device and manufacturing method thereof
JP2006279088A (en) Method for manufacturing semiconductor device
JP5569097B2 (en) Semiconductor device and lead frame
JP2007134585A (en) Semiconductor device and its manufacturing method
JP4840305B2 (en) Manufacturing method of semiconductor device
KR20070103591A (en) Semiconductor package having insulator interposed between leads and method of fabricating semiconductor device having the same
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP4695672B2 (en) Semiconductor device
JP2017108191A (en) Semiconductor device
JP2002164496A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310