JP2006210622A - 多層配線基板および半導体装置 - Google Patents
多層配線基板および半導体装置 Download PDFInfo
- Publication number
- JP2006210622A JP2006210622A JP2005020313A JP2005020313A JP2006210622A JP 2006210622 A JP2006210622 A JP 2006210622A JP 2005020313 A JP2005020313 A JP 2005020313A JP 2005020313 A JP2005020313 A JP 2005020313A JP 2006210622 A JP2006210622 A JP 2006210622A
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- wiring board
- multilayer wiring
- conductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 絶縁層は、一定の方向に制御された空孔22、23を有する多孔質材料20、21で形成され、回路配線層は、一部分が多孔質材料内部に配置されており、多孔質材料20、21の回路配線が配置されていない領域には、熱膨張係数の小さい絶縁性材料が配置される。これにより可撓性に優れた接続信頼性の高い多層配線基板及び半導体装置を容易に実現できる。
【選択図】 図2
Description
本発明に係る多層配線基板の一実施の形態について図1を用いて説明する。図1において、少なくとも複数層の回路配線層11と絶縁層12がコア基板13上に積層されたビルドアップ多層配線基板10において、絶縁層12は一定の方向制御された空孔を有する多孔質材料で構成されている。このビルドアップ配線層17を構成する回路配線層11は、その配線層を形成する導体の主要な部分が絶縁層12の表面に積層され、この回路配線層11の導体の少なくとも一部分が絶縁層12を構成する多孔質材料内部に配置されており、多孔質材料内部の回路配線層11が配置されていない領域には、多孔質材料とは異なる絶縁材料が配置されている。
なお上述の実施の形態においては、多層配線層17の最外層18として、x方向、y方向に長径をもつ空孔22を有する多孔質材料20を用いる場合について述べたが、これに代えて、ビルトアップ配線層17の絶縁層全体を多孔質材料20によって構成してもよい。
2、9 液晶ポリマーフィルム
3 導体
4 部分ビアホール
5 スルーホール
7 両面金属箔積層体
8 金属箔
10 ビルドアップ多層配線基板
13 コア基板
11 回路配線層
12 絶縁層
14 コア基板内部のスルホール
15 ビルドアップ配線層を構成するビア
16 ソルダーレジスト層
17 ビルドアップ配線層
20、21、30 多孔質材料
22、23 空孔
31 リソグラフィー光
32 ガラスマスク
33 露光部
34 露光反応領域
35 めっき核配置領域
36 導電性物質
40 半導体チップ
41 はんだバンプ電極
50 半導体装置
Claims (10)
- 導体の主要な部分またはこの主要な部分に連続する前記導体の一部分が配置される面に沿った方向の寸法が、この面に垂直な方向の寸法よりも大きな空孔を複数有する絶縁体と、
前記絶縁体部分に設けられる前記導体と、
を備えることを特徴とする多層配線基板。 - 前記絶縁体の内部に前記導体が設けられる領域では、前記空孔の内部に前記導体が配置され、前記絶縁体の内部に前記導体が設けられない領域では、前記空孔の内部に前記絶縁体とは異なる絶縁材料が充填されることを特徴とする請求項1に記載の多層配線基板。
- 前記絶縁材料は、前記絶縁体に比べて、ヤング率が高く、熱膨張係数が低いことを特徴とする請求項2に記載の多層配線基板。
- 前記絶縁体は、多孔質材料であり、前記導体の一部が多孔質材料内部にも一体的に配置されることを特徴とする請求項1に記載の多層配線基板。
- 前記絶縁体は、コア基板をなす第1の絶縁体層と、この第1の絶縁体層の上部に積層される第2の絶縁体層と、この第2の絶縁体層の上部に積層される最外層をなす第3の絶縁体層とを形成し、前記第1の絶縁体層および前記第3の絶縁体層は、前記絶縁体の積層方向に長径が揃えられた前記複数の空孔を有し、前記第2の絶縁体層は、前記積層方向に短径が揃えられた前記複数の空孔を有することを特徴とする請求項4に記載の多層配線基板。
- 前記絶縁体は、コア基板をなす第1の絶縁体層と、この第1の絶縁体層の上部に積層される第2の絶縁体層とを形成し、前記第1の絶縁体層は、前記絶縁体の積層方向に長径が揃えられた前記複数の空孔を有し、前記第2の絶縁体層は、前記積層方向に短径が揃えられた前記複数の空孔を有することを特徴とする請求項4に記載の多層配線基板。
- 導体の主要な部分またはこの主要な部分に連続する前記導体の一部分が配置される面に沿った方向の寸法が、この面に垂直な方向の寸法よりも大きな空孔を複数有する絶縁体と、
前記絶縁体部分に設けられる前記導体と、
前記導体に接続される電極と、
前記電極に接続される半導体チップと、
を備えることを特徴とする半導体装置。 - 前記絶縁体の内部に前記導体が設けられる領域では、前記空孔の内部に前記導体が配置され、前記絶縁体の内部に前記導体が設けられない領域では、前記空孔の内部に前記絶縁体とは異なる絶縁材料が充填されることを特徴とする請求項7に記載の半導体装置。
- 前記絶縁材料は、前記絶縁体に比べて、ヤング率が高く、熱膨張係数が低いことを特徴とする請求項8に記載の半導体装置。
- 前記導体と前記絶縁体とが複数積層されていることを特徴とする請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020313A JP2006210622A (ja) | 2005-01-27 | 2005-01-27 | 多層配線基板および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020313A JP2006210622A (ja) | 2005-01-27 | 2005-01-27 | 多層配線基板および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006210622A true JP2006210622A (ja) | 2006-08-10 |
Family
ID=36967125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005020313A Pending JP2006210622A (ja) | 2005-01-27 | 2005-01-27 | 多層配線基板および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006210622A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532924A (ja) * | 2007-07-12 | 2010-10-14 | 巨擘科技股▲ふん▼有限公司 | 多層基板及びその製造方法 |
-
2005
- 2005-01-27 JP JP2005020313A patent/JP2006210622A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532924A (ja) * | 2007-07-12 | 2010-10-14 | 巨擘科技股▲ふん▼有限公司 | 多層基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
US6591491B2 (en) | Method for producing multilayer circuit board | |
US8256112B2 (en) | Method of manufacturing high density printed circuit board | |
US10056322B2 (en) | Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices | |
US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
US20100163290A1 (en) | Printed wiring board and method for manufacturing the same | |
US9894764B2 (en) | Printed circuit board and method of manufacturing the same | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
TWI806865B (zh) | 印刷電路板 | |
JP2001111218A (ja) | 多層プリント回路基板および電子装置 | |
US10779414B2 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
US11882648B2 (en) | Dielectric layer for component carrier with varying material properties | |
US8863377B2 (en) | Method for manufacturing circuit board and method for manufacturing structure using the same | |
JP2005340686A (ja) | 積層基板及びその製造方法、かかる積層基板を有する電子機器 | |
US20130025839A1 (en) | Thermal substrate | |
JP2013131642A (ja) | 平面コイル、平面コイルの製造方法 | |
JP2006210622A (ja) | 多層配線基板および半導体装置 | |
JP2004221618A (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
JP2002252436A (ja) | 両面積層板およびその製造方法 | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
TWI793139B (zh) | 印刷電路板 | |
JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
JP2009267055A (ja) | 実装構造体、配線基板、および配線基板の製造方法 | |
JP2004087991A (ja) | 多層配線基板の製造方法 | |
JP2001068824A (ja) | 配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |