JP2006210469A - 高周波回路モジュールおよび高周波電力増幅器モジュール - Google Patents

高周波回路モジュールおよび高周波電力増幅器モジュール Download PDF

Info

Publication number
JP2006210469A
JP2006210469A JP2005017812A JP2005017812A JP2006210469A JP 2006210469 A JP2006210469 A JP 2006210469A JP 2005017812 A JP2005017812 A JP 2005017812A JP 2005017812 A JP2005017812 A JP 2005017812A JP 2006210469 A JP2006210469 A JP 2006210469A
Authority
JP
Japan
Prior art keywords
high frequency
semiconductor chip
circuit module
frequency circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005017812A
Other languages
English (en)
Inventor
Makoto Shibamiya
宮 信 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005017812A priority Critical patent/JP2006210469A/ja
Publication of JP2006210469A publication Critical patent/JP2006210469A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】 サイズが大きくなるのを可及的に防止することのできる高周波回路モジュールおよび高周波電力増幅器モジュールを提供する。
【解決手段】 受動回路素子および発熱量の少ない能動素子が搭載された半導体チップ４を、表面に配線６が形成された多層配線基板２の配線の前記配線上に実装した。
【選択図】 図１

Description

本発明は、高周波回路モジュールおよび高周波電力増幅器モジュールに関する。
従来、回路基板に半導体チップを実装する際、回路基板の接着面には金属パターンによるベッドが形成されている（例えば、特許文献１参照）。この金属パターンは多くの場合、回路基板表面と裏面を貫通するめっきスルーホールを介して接地されている。このため、半導体チップ直下の回路基板表面および内層への配線可能な領域が非常に限定される。このため、モジュールサイズの小型化を進めていく上で大きな障害となっている。
特開２００３−２６４４３８号公報
本発明は、サイズが大きくなるのを可及的に防止することのできる高周波回路モジュールおよび高周波電力増幅器モジュールを提供することを目的とする。
本発明の一態様による高周波回路モジュールは、受動回路素子および発熱量の少ない能動素子が搭載された半導体チップを、表面に配線が形成された多層配線基板の前記配線上に実装したことを特徴とする。
本発明によれば、サイズが大きくなるのを可及的に防止することができる。
以下、本発明の実施形態を図面を参照して詳細に説明する。
（第１実施形態）
本発明の第１実施形態による高周波回路モジュールの構成を図１に示す。本実施形態の高周波回路モジュール１は、多層配線基板２の表面に渦巻き状に設けられたインダクタ６と、このインダクタ６上に絶縁性の接着材９を介して設けられた半導体チップ４とを備えている。
多層配線基板２は、ガラスエポキシ樹脂製のコア材２ａと、このコア材２ａを挟むように設けられたガラスエポキシ樹脂製のビルドアップ層２ｂ、２ｃとを有している。半導体チップ４は、例えばＧａＡｓ基板上に図示しない窒化膜を介してＭＩＭキャパシタ（図示せず）が設けられており、半導体チップ４と多層配線基板２は絶縁性の接着材９により絶縁される。
半導体チップ４上の図示しないパッドは、ボンディングワイヤ８を介して多層配線基板２上のパッド１０ｂに接続され、半導体チップ４上に設けられたＭＩＭキャパシタの一端はボンディングワイヤ８を介して多層配線基板２上のパッド１０ｂに接続される。なお、ＭＩＭキャパシタの他端は半導体チップ４内の図示しない配線に接続される。
多層配線基板２上のパッド１０ａはビルドアップ層２ｂに設けられたビア１２を介してコア材２ａの表面に設けられたパッド１４に接続され、パッド１４はコア材２ａを貫通するスルーホール１６によってコア材２ａの裏面に設けられたパッド１８に接続される。パッド１８はビルドアップ層２ｃに設けられたビア２０を介して多層配線基板２の裏面に設けられた電源用電極２２に接続される。
また、多層配線基板２上のパッド１０ｂは多層配線基板２を貫通するスルーホール２４を介して多層配線基板２の裏面に設けられた接地電源用の電極２６に接続される。
インダクタ６の一端は半導体チップ４と電気的に接続され、他端はビルドアップ層２ｂに設けられたビア１３を介してコア材２ａの表面に設けられたパッド１５に接続される。パッド１５は図示しない配線に接続される。
このように構成された本実施形態の高周波回路モジュールの斜視図を図２に示す。
以上説明したように、本実施形態の高周波回路モジュール１は、多層配線基板２の表面に設けられたインダクタ６上に半導体チップ４が設けられているので、高周波回路部品を搭載するのに必要な多層配線基板の面積を削減すること可能となり、モジュール全体の面積を削減することができ、サイズが大きくなるのを可及的に防止することができる。
なお、本実施形態の高周波回路モジュール１は高出力増幅器の出力整合回路として用いることができる。この出力整合回路は、インダクタ６およびＭＩＭキャパシタによるＬＣ１段から構成される。
（第２実施形態）
次に、本発明の第２実施形態による高周波電力増幅器モジュールを図３および図４を参照して説明する。図３は本実施形態の高周波電力増幅器モジュール６０の構成を示す断面図であり、図４は本実施形態の高周波電力増幅器モジュール６０の構成を示す回路図である。
本実施形態の高周波電力増幅器モジュール６０は、多層配線基板２上に設けられた出力整合回路３０と、多層配線基板２上に設けられたＨＢＴチップ４０とを備えている。出力整合回路３０は、図１に示す第１実施形態の高周波回路モジュール１である。なお、図３においては、半導体チップ４上に形成されたＭＩＭキャパシタの一端に接続されたボンディングワイヤは図示していない。
ＨＢＴチップ４０は、絶縁性の接着材５２を介して配線５３上に設けられ、配線５３は多層配線基板２の表面に設けられている。また、ＨＢＴチップ４０は例えばＧａＡｓ基板上に、図４に示すように、入力整合回路４１と、バイアス回路４２と、バイポーラトランジスタ４３と、段間整合回路４４と、バイアス回路４５と、バイポーラトランジスタ４６とが設けられた構成となっている。そして、これらの回路の接地用端子は図３に示すように、ボンディングワイヤ５１を介して配線５３に接続される。配線５３は多層配線基板２を貫通するスルーホール５４を介して多層配線基板２の裏面に設けられた接地用電極２６に接続される。
一方、ＨＢＴチップ４０の図示しない電源用パッドは、ボンディングワイヤ５１を介してビルドアップ層２ｂの表面に設けられたパッド１１に接続され、このパッド１１は、ビルドアップ層２ｂに設けられたビア５５を介してコア材２ａの表面に設けられたパッド５６に接続される。パッド５６は図示しない配線を介して電源用電極２２に接続される。
本実施形態においては、半導体チップ４、ＨＢＴチップ４０は、多層配線基板２の表面に設けられたインダクタ６、配線５３上にそれぞれ設けられているので、高周波回路部品を搭載するのに必要な多層配線基板の面積を削減すること可能となり、モジュール全体の面積を削減することができ、サイズが大きくなるのを可及的に防止することができる。
また、ＭＩＭキャパシタを出力整合回路の一部として用いる際、受動素子であるＭＩＭキャパシタが搭載された半導体チップ４からの放熱は、ＨＢＴチップ４０の放熱と比較すると非常に少なく、サーマル用ビアを設置する必要性は少ない。このため、絶縁性の接着材９をＭＩＭキャパシタ搭載の半導体チップと多層配線基板２の接着材として用いることによる放熱の悪化はあまり問題にならない。この結果、放熱による影響の少ない回路素子から構成される半導体チップと多層配線基板との接続が可能となる。
なお、従来は半導体チップと多層配線基板の接続には多層配線基板側に半導体チップよりも大きな接着面積を必要としていたが、絶縁性の接着剤を用いることにより回路配線上に半導体チップを配置することが可能となる。このため、従来必要としていた接着用面積が削減でき、モジュール全体の面積削減効果が見込まれる。
また、上記実施形態においてはインダクタ上に半導体チップを接着しており、接着面が溝が掘られている構造となっている。このため、半導体チップの接着時に接着材が拡がること、および半導体チップへの接着材の盛り上がりを抑制することができる。
なお、上記実施形態において、多層配線基板２を構成するガラスエポキシ樹脂材料より高い誘電率を持つＧａＡｓ基板を備えた半導体チップをインダクタの直上に配置することにより、インダクタ周辺の電気力線は高誘電率のＧａＡｓ基板中に分布が集中し、低誘電率のガラスエポキシ樹脂基板内の配線間の結合を抑制することができる。
本発明の第１実施形態による高周波回路モジュールの構成を示す断面図。 第１実施形態の高周波回路モジュールの斜視図。 本発明の第２実施形態による高周波電力増幅器の構成を示す断面図。 第２実施形態による高周波電力増幅器の回路図。
符号の説明
１ 高周波回路モジュール
２ 多層配線基板
２ａ コア材
２ｂ ビルドアップ層
２ｃ ビルドアップ層
４ 半導体チップ
６ インダクタ
９ 絶縁性の接着材

Claims (5)

  1. 受動回路素子および発熱量の少ない能動素子が搭載された半導体チップを、表面に配線が形成された多層配線基板の前記配線上に実装したことを特徴とする高周波回路モジュール。
  2. 前記半導体チップは前記多層配線基板よりも誘電率が高い絶縁性の半導体基板を備えていることを特徴とする請求項１記載の高周波回路モジュール。
  3. 前記配線は渦巻き状に設けられたインダクタであることを特徴とする請求項１または２記載の高周波回路モジュール。
  4. 前記半導体チップはＭＩＭキャパシタを備えていることを特徴とする請求項３記載の高周波回路モジュール。
  5. 請求項４記載の高周波回路モジュールを出力整合回路として備えていることを特徴とする高周波電力増幅器モジュール。
JP2005017812A 2005-01-26 2005-01-26 高周波回路モジュールおよび高周波電力増幅器モジュール Pending JP2006210469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005017812A JP2006210469A (ja) 2005-01-26 2005-01-26 高周波回路モジュールおよび高周波電力増幅器モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005017812A JP2006210469A (ja) 2005-01-26 2005-01-26 高周波回路モジュールおよび高周波電力増幅器モジュール

Publications (1)

Publication Number Publication Date
JP2006210469A true JP2006210469A (ja) 2006-08-10

Family

ID=36966996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017812A Pending JP2006210469A (ja) 2005-01-26 2005-01-26 高周波回路モジュールおよび高周波電力増幅器モジュール

Country Status (1)

Country Link
JP (1) JP2006210469A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020010386A (ja) * 2015-08-28 2020-01-16 株式会社東芝 高周波低雑音増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020010386A (ja) * 2015-08-28 2020-01-16 株式会社東芝 高周波低雑音増幅器

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
US5717249A (en) RF power amplifying circuit device
US7872876B2 (en) Multi-layered printed circuit board
US20020064029A1 (en) Stacked power amplifier module
KR101948383B1 (ko) 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
US8913401B2 (en) Multilayer wiring board
JP5577694B2 (ja) 部品内蔵モジュール
JP2005158792A (ja) 高周波モジュール
JP2005026263A (ja) 混成集積回路
JP2008010552A (ja) パワーアンプモジュール
US5889319A (en) RF power package with a dual ground
JP2005136360A (ja) 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
JP2006237967A (ja) 多層高周波回路
JP2006120996A (ja) 回路モジュール
JP2008124072A (ja) 半導体装置
JP2006210469A (ja) 高周波回路モジュールおよび高周波電力増幅器モジュール
WO2020203506A1 (ja) 電力増幅装置
JP2004214460A (ja) 半導体装置
US7091608B2 (en) Chip package
US6624703B1 (en) Terminal arrangement for an electrical device
JP2005340713A (ja) マルチチップモジュール
JP2005191411A (ja) 高周波集積回路装置
US11257734B2 (en) Thermal management package and method
TWI770923B (zh) 放大模組
JP7371340B2 (ja) 電力増幅装置及び電磁波放射装置