JP2006208137A - マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置 - Google Patents
マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置 Download PDFInfo
- Publication number
- JP2006208137A JP2006208137A JP2005019372A JP2005019372A JP2006208137A JP 2006208137 A JP2006208137 A JP 2006208137A JP 2005019372 A JP2005019372 A JP 2005019372A JP 2005019372 A JP2005019372 A JP 2005019372A JP 2006208137 A JP2006208137 A JP 2006208137A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- matrix structure
- defect
- short
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
Abstract
【課題】 マトリクス構造における点状の欠陥を容易に検出可能にするマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を提供する。
【解決手段】 X軸方向に配置された複数のゲート線4a,4b,4c,4dとY軸方向に配置された複数のデータ線3a,3bとが格子状に交差している構造と、ゲート線4a,4b,4c,4dに印加される信号及びデータ線3a,3bに印加される信号で駆動制御される液晶画素1とを有してなるマトリクス構造について、交差部位の少なくとも1つの近傍で短絡欠陥11があった場合に、その短絡欠陥11によって交差部位近傍のデータ線3aの状態が変化したことを検出することを特徴とする。
【選択図】 図4
【解決手段】 X軸方向に配置された複数のゲート線4a,4b,4c,4dとY軸方向に配置された複数のデータ線3a,3bとが格子状に交差している構造と、ゲート線4a,4b,4c,4dに印加される信号及びデータ線3a,3bに印加される信号で駆動制御される液晶画素1とを有してなるマトリクス構造について、交差部位の少なくとも1つの近傍で短絡欠陥11があった場合に、その短絡欠陥11によって交差部位近傍のデータ線3aの状態が変化したことを検出することを特徴とする。
【選択図】 図4
Description
本発明は、マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置に関するものである。
従来、液晶表示装置の各画素領域を薄膜トランジスタ(Thin Film Transistor,TFT)を用いて表示制御するTFT液晶表示装置は、薄型テレビ、パソコンのモニタ、PDA(Personal Digital Assistants)、携帯電話などへの応用により、急速に市場が拡大している。また、TFT液晶表示装置などの表示装置の製造工程では、目視によって画素欠陥及び輝度ムラなどの表示欠陥を検査していた。この目視による検査は、1個の画素欠陥の検出が困難であり、手間も掛かるために、液晶表示装置の低コスト化及び高品質化を阻害している。また、近年においては、液晶表示装置の表示欠陥について機械的に検出する方法が提案されている。例えば、液晶表示装置の表示領域をカメラで撮像して、その液晶表示装置の輝度ムラを判定する手法が考え出されている(例えば、特許文献1参照)。
また、液晶表示装置の各画素ドットを構成する各色ドット毎に、画素ドットのピッチの1/n(n=30)のピクセルピッチのラインセンサで撮像し、その撮像した画像を解析する対象となる表示欠陥の種類に応じて画像の解像度を選択し、選択した解像度の画像から対象となる種類の表示欠陥を検出する手法も考え出されている(例えば、特許文献2参照)。
特開平6−325905号公報
特開2004−279239号公報
ところで、液晶表示装置の各画素は、液晶が画素電極と対向電極とで挟持された構造を有している。そして、画素電極と対向電極との間に導電性異物が存在する場合がある。ここで、導電性異物の大きさが画素電極と対向電極との間隔(セルギャップ)よりも大きい場合は、常に導電性異物により画素電極と対向電極とが短絡される。したがって、導電性異物がセルギャップよりも大きい場合はその画素は常に異常(不良)表示となり、画素欠陥となる。
しかしながら、特に高精細なTFT液晶表示装置などにおいて、上記のような表示領域全体中の点状の画素欠陥(点状欠陥)は、目立ち難く、目視検査などでは見逃す確率が高くなってしまう。また、上記の特許文献1,2に記載の手法のように、カメラなどを使って自動検出する手法においても、点状欠陥の検出は困難である。したがって、高精度に画素欠陥を検出するためには、その自動検出装置が高価となり、液晶表示装置の製造コストが上昇してしまう。
また、導電性異物がセルギャップよりも小さい場合は、マトリクス構造におけるかかる画素に圧力(外力)を加えて、セルギャップが小さくなった場合に短絡欠陥となる。したがって、導電性異物がセルギャップよりも大きい場合はその画素は常に異常表示となるが、導電性異物がセルギャップよりも小さい場合は、その画素は圧力を加えたときのみ異常表示となり、さらにその検出が困難となる。ここで、画素に圧力を加えるために加圧部材などで表示画面(画素)を押す手法が考えられるが、検査対象の画素が加圧部材の影になる場合もあり、検査の困難性を増大させている。
本発明は、上記事情に鑑みてなされたもので、マトリクス構造における点状の欠陥を容易に検出可能にするマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の提供を目的とする。
また、本発明は、マトリクス構造に圧力などを及ぼしたときに生じる点状の欠陥を、線状の欠陥にすることができ、低コストで容易に且つ高精度にその欠陥を検出することができるマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の提供を目的とする。
また、本発明は、マトリクス構造に圧力などを及ぼしたときに生じる点状の欠陥を、線状の欠陥にすることができ、低コストで容易に且つ高精度にその欠陥を検出することができるマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の提供を目的とする。
上記目的を達成するために、本発明のマトリクス構造の欠陥検出方法は、X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが格子状に交差している構造と、該ゲート線に印加される信号及び該データ線に印加される信号で駆動制御される駆動素子とを有してなるマトリクス構造について、前記交差部位の少なくとも1つの近傍で短絡欠陥があった場合に、該短絡欠陥によって該交差部位近傍のデータ線の状態が変化したことを検出することを特徴とする。
本発明によれば、マトリクス構造における1つの交差部位についての点状の欠陥がある場合、その交差部位に繋がっている1本のデータ線又はゲート線についての欠陥状態(線状欠陥)に変換することができる。例えば、1つの駆動素子(例えば画素)が短絡した場合、その短絡によって1本のデータ線の状態(電位又は電流値など)が変化したことを検出する。この状態変化の検出により、前記点状の欠陥(短絡)があることを認識することができる。したがって、本発明は、点状の欠陥をデータ線の状態変化として検出するので、かかる点状の欠陥を容易に検出可能な状態にすることができる。
本発明によれば、マトリクス構造における1つの交差部位についての点状の欠陥がある場合、その交差部位に繋がっている1本のデータ線又はゲート線についての欠陥状態(線状欠陥)に変換することができる。例えば、1つの駆動素子(例えば画素)が短絡した場合、その短絡によって1本のデータ線の状態(電位又は電流値など)が変化したことを検出する。この状態変化の検出により、前記点状の欠陥(短絡)があることを認識することができる。したがって、本発明は、点状の欠陥をデータ線の状態変化として検出するので、かかる点状の欠陥を容易に検出可能な状態にすることができる。
上記目的を達成するために、本発明のマトリクス構造の欠陥検出方法は、X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動される駆動素子とを有してなるマトリクス構造について、前記駆動素子の少なくとも1つの短絡欠陥があった場合に、該短絡欠陥によってデータ線の状態が変化したことに関して生じる現象を検出することを特徴とする。
本発明によれば、例えば、1つの駆動素子(例えば画素)が短絡した場合、その短絡によって1本のデータ線の状態(電位又は電流値など)が変化する場合がある。すなわち、駆動素子の短絡により短絡電流が流れる状態となり、その短絡電流を供給するデータ線の電位又は電流値などが変化する場合がある。このデータ線の状態変化を検出することにより、1つの短絡欠陥(点状の欠陥)を簡便に検出することができる。したがって、本発明は、1つの短絡欠陥について、容易に検出可能な状態にすることができ、低コストで容易に且つ高精度に検出することができる。
本発明によれば、例えば、1つの駆動素子(例えば画素)が短絡した場合、その短絡によって1本のデータ線の状態(電位又は電流値など)が変化する場合がある。すなわち、駆動素子の短絡により短絡電流が流れる状態となり、その短絡電流を供給するデータ線の電位又は電流値などが変化する場合がある。このデータ線の状態変化を検出することにより、1つの短絡欠陥(点状の欠陥)を簡便に検出することができる。したがって、本発明は、1つの短絡欠陥について、容易に検出可能な状態にすることができ、低コストで容易に且つ高精度に検出することができる。
また、本発明のマトリクス構造の欠陥検出方法は、前記スイッチング素子が、該スイッチング素子に接続されている前記ゲート線に印加される信号によって開閉制御されるとともに、閉状態においては該スイッチング素子に接続されている前記データ線に印加される信号を通すものであり、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全て、について、前記スイッチング素子を閉にする信号を印加し、前記複数のデータ線の全て、又はマトリクス構造の一部領域にあるデータ線の全て、について、前記駆動素子を動作状態にさせる駆動信号を印加することが好ましい。
本発明によれば、例えば、全てのゲート線に所定信号を印加することにより、全てのスイッチング素子について閉(導通)状態にする。この状態において、例えば、全てのデータ線について所定信号を印加することにより、全ての駆動素子(画素など)を動作状態(ON状態)にさせることができる。ここで、1つの駆動素子が短絡欠陥となっている場合、その短絡により、1本のデータ線が導通状態のスイッチング素子を介してアースなどに短絡された状態となる。これにより、短絡電流が流れてその1本のデータ線の状態(電位又は電流値)が変化する。このデータ線の状態変化を検出することにより、1つの短絡欠陥(点状の欠陥)を簡便に検出することができる。
本発明によれば、例えば、全てのゲート線に所定信号を印加することにより、全てのスイッチング素子について閉(導通)状態にする。この状態において、例えば、全てのデータ線について所定信号を印加することにより、全ての駆動素子(画素など)を動作状態(ON状態)にさせることができる。ここで、1つの駆動素子が短絡欠陥となっている場合、その短絡により、1本のデータ線が導通状態のスイッチング素子を介してアースなどに短絡された状態となる。これにより、短絡電流が流れてその1本のデータ線の状態(電位又は電流値)が変化する。このデータ線の状態変化を検出することにより、1つの短絡欠陥(点状の欠陥)を簡便に検出することができる。
また、本発明のマトリクス構造の欠陥検出方法は、前記駆動信号が、前記駆動素子を動作状態にする信号の範囲と、該駆動素子を非動作状態にする信号の範囲と、を区分けする閾値に近い値を示す信号であり、且つ該動作状態にする信号(例えばやっとON程度の電圧)であることが好ましい。
本発明によれば、1つの駆動素子に短絡欠陥があった場合、短絡欠陥の短絡電流などにより、データ線の状態変化が生じる。これにより、そのデータ線に印加されている駆動信号は、駆動素子を動作状態にする信号から非動作状態にする信号に、容易に変わる。すなわち、短絡欠陥がない場合は、駆動信号は駆動素子をやっとONする程度の信号(例えば電位)となっている。短絡欠陥がある場合、その駆動信号が変化(電位低下など)し、その変化により、駆動信号が閾値を超えることとなる。これにより、そのデータ線で駆動制御される駆動素子の全てが非動作状態となる。一方、短絡欠陥がない場合は、全ての駆動素子が動作状態となっている。これらにより、本発明は、短絡欠陥を高感度に検出することができる。
本発明によれば、1つの駆動素子に短絡欠陥があった場合、短絡欠陥の短絡電流などにより、データ線の状態変化が生じる。これにより、そのデータ線に印加されている駆動信号は、駆動素子を動作状態にする信号から非動作状態にする信号に、容易に変わる。すなわち、短絡欠陥がない場合は、駆動信号は駆動素子をやっとONする程度の信号(例えば電位)となっている。短絡欠陥がある場合、その駆動信号が変化(電位低下など)し、その変化により、駆動信号が閾値を超えることとなる。これにより、そのデータ線で駆動制御される駆動素子の全てが非動作状態となる。一方、短絡欠陥がない場合は、全ての駆動素子が動作状態となっている。これらにより、本発明は、短絡欠陥を高感度に検出することができる。
また、本発明のマトリクス構造の欠陥検出方法は、前記駆動信号が、前記短絡欠陥を流れる電流によって、少なくとも前記データ線上での状態が変化するものであり、前記データ線における駆動信号の状態変化により、該データ線の駆動信号で駆動制御される全ての前記駆動素子の動作状態が変わることを検出して、前記短絡欠陥を検出することが好ましい。
本発明によれば、1つの短絡欠陥を、1本のデータ線に係わる駆動素子の動作状態に変換することができる。したがって、本発明は、短絡欠陥を目立たせることができ、容易且つ簡便に検出することができる。
本発明によれば、1つの短絡欠陥を、1本のデータ線に係わる駆動素子の動作状態に変換することができる。したがって、本発明は、短絡欠陥を目立たせることができ、容易且つ簡便に検出することができる。
また、本発明のマトリクス構造の欠陥検出方法は、前記スイッチング素子を閉にする信号が、少なくとも単位時間において、前記スイッチング素子が閉になる期間を有することとする信号であることが好ましい。
本発明によれば、ゲート線に印加する信号として、一定電位の直流信号に限らず、所定のデューティ比の矩形波信号、脈流信号又は交流信号などを用いることもできる。
本発明によれば、ゲート線に印加する信号として、一定電位の直流信号に限らず、所定のデューティ比の矩形波信号、脈流信号又は交流信号などを用いることもできる。
また、本発明のマトリクス構造の欠陥検出方法は、前記駆動素子が、画素電極と対向電極とで挟持された液晶を有してなり、前記短絡欠陥は、前記画素電極と対向電極との間にある導電性異物によって、非定常的に生じるものであるとともに、マトリクス構造に対する圧力によって該画素電極と対向電極との間隔が小さくなったときに生じるものであることが好ましい。
本発明によれば、画素電極と対向電極との間に、その間隔よりも小さい導電性異物がある場合、その導電性異物により非定常的な短絡欠陥を、簡易且つ精密に検出することができる。すなわち、マトリクス構造について外部より圧力を加えると、画素電極と対向電極との間隔が狭まる。ここで、画素電極と対向電極との間に前記小さい導電性異物が存在した場合、その導電性異物によって画素電極と対向電極間が短絡してしまう。この短絡によって、データ線の状態変化が生じる。これにより、そのデータ線に印加されている駆動信号は、駆動素子を動作状態にする信号から非動作状態にする信号に変わる。そして、そのデータ線で駆動制御される駆動素子の全てが非動作状態となる。一方、短絡欠陥がない場合は、全ての駆動素子が動作状態となっている。これらにより、本発明は、加圧時に生じる導電性異物による短絡欠陥を、簡易且つ精密に検出することができる。
本発明によれば、画素電極と対向電極との間に、その間隔よりも小さい導電性異物がある場合、その導電性異物により非定常的な短絡欠陥を、簡易且つ精密に検出することができる。すなわち、マトリクス構造について外部より圧力を加えると、画素電極と対向電極との間隔が狭まる。ここで、画素電極と対向電極との間に前記小さい導電性異物が存在した場合、その導電性異物によって画素電極と対向電極間が短絡してしまう。この短絡によって、データ線の状態変化が生じる。これにより、そのデータ線に印加されている駆動信号は、駆動素子を動作状態にする信号から非動作状態にする信号に変わる。そして、そのデータ線で駆動制御される駆動素子の全てが非動作状態となる。一方、短絡欠陥がない場合は、全ての駆動素子が動作状態となっている。これらにより、本発明は、加圧時に生じる導電性異物による短絡欠陥を、簡易且つ精密に検出することができる。
また、本発明のマトリクス構造の欠陥検出方法は、前記スイッチング素子が、薄膜トランジスタであり、前記薄膜トランジスタのゲートは、前記ゲート線に接続されており、前記薄膜トランジスタは、前記データ線から前記画素電極に流れる信号の導通/非導通を制御するものであることが好ましい。
本発明によれば、例えば、1つの画素について短絡欠陥がある場合、その短絡により画素電極と対向電極とがほぼ同一電位となる。これにより、その画素を駆動制御するデータ線の電位は、対向電極の電位(例えばアース電位)に近づくように変動する。すると、そのデータ線(非正常データ線)で駆動制御される全ての駆動素子が非動作状態となる。一方、短絡欠陥の画素を駆動制御しない正常データ線は、その正常データ線で駆動制御される全ての駆動素子を動作状態にする。したがって、本発明は、1つの駆動素子に関しての点状の短絡欠陥を、線状に連なる複数の駆動素子(又はスイッチング素子)に関しての欠陥状態に変換することができ、その点状欠陥を容易に検出可能な状態にすることができる。
本発明によれば、例えば、1つの画素について短絡欠陥がある場合、その短絡により画素電極と対向電極とがほぼ同一電位となる。これにより、その画素を駆動制御するデータ線の電位は、対向電極の電位(例えばアース電位)に近づくように変動する。すると、そのデータ線(非正常データ線)で駆動制御される全ての駆動素子が非動作状態となる。一方、短絡欠陥の画素を駆動制御しない正常データ線は、その正常データ線で駆動制御される全ての駆動素子を動作状態にする。したがって、本発明は、1つの駆動素子に関しての点状の短絡欠陥を、線状に連なる複数の駆動素子(又はスイッチング素子)に関しての欠陥状態に変換することができ、その点状欠陥を容易に検出可能な状態にすることができる。
また、本発明のマトリクス構造の欠陥検出方法は、前記駆動信号が、前記液晶からなる駆動素子を辛うじて(やっと)ON状態にする信号であることが好ましい。
本発明によれば、液晶素子からなる1つの画素などに短絡欠陥があった場合、短絡欠陥の短絡電流などにより、データ線の状態変化が生じる。これにより、そのデータ線に印加されている駆動信号は、ON状態からOFF状態(例えば「明」状態)に容易に変わる。したがって、そのデータ線で駆動制御される駆動素子の全てが非動作状態となる。一方、短絡欠陥がない画素を駆動制御するデータ線についての全ての画素は、ON状態(例えば「暗」状態)となっている。これらにより、本発明は、1つの短絡欠陥を、線パターンを有する画像に変換でき、簡便に且つ高感度にかかる短絡欠陥を検出することができる。
本発明によれば、液晶素子からなる1つの画素などに短絡欠陥があった場合、短絡欠陥の短絡電流などにより、データ線の状態変化が生じる。これにより、そのデータ線に印加されている駆動信号は、ON状態からOFF状態(例えば「明」状態)に容易に変わる。したがって、そのデータ線で駆動制御される駆動素子の全てが非動作状態となる。一方、短絡欠陥がない画素を駆動制御するデータ線についての全ての画素は、ON状態(例えば「暗」状態)となっている。これらにより、本発明は、1つの短絡欠陥を、線パターンを有する画像に変換でき、簡便に且つ高感度にかかる短絡欠陥を検出することができる。
上記目的を達成するために、本発明のマトリクス構造の欠陥検出装置は、X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動制御される駆動素子とを有してなるマトリクス構造の欠陥を検出するときに用いられる装置であって、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全て、に対して、前記スイッチング素子を閉にする信号を印加するゲート信号印加手段と、前記複数のデータ線の全て、又はマトリクス構造の一部領域にあるデータ線の全て、について、前記駆動素子を動作・非動作状態における閾値状態に近い状態(やっとON状態)であり且つ動作状態にさせる駆動信号を印加するデータ信号印加手段とを有することを特徴とする。
本発明によれば、例えば、ゲート信号印加手段が全てのゲート線に所定信号を印加することにより、全てのスイッチング素子について閉(導通)状態にする。この状態において例えば、データ信号印加手段が全てのデータ線について所定信号を印加することにより、全ての駆動素子(画素など)を動作状態(ON状態)にさせることができる。ここで、1つの駆動素子が短絡欠陥となっている場合、その短絡により、1本のデータ線が導通状態のスイッチング素子を介して短絡状態の駆動素子(アースなど)に短絡された状態となる。これにより、短絡電流が流れてその1本のデータ線の状態(電位又は電流値)が変化する。このデータ線の状態変化により、そのデータ線で駆動制御される全ての駆動素子が非動作状態となる。一方、状態変化のないデータ線で駆動制御される全ての駆動素子は、動作状態となっている。これらの状態を検出することにより、1つの短絡欠陥(点状の欠陥)を簡便に且つ高精度に検出することができる。
本発明によれば、例えば、ゲート信号印加手段が全てのゲート線に所定信号を印加することにより、全てのスイッチング素子について閉(導通)状態にする。この状態において例えば、データ信号印加手段が全てのデータ線について所定信号を印加することにより、全ての駆動素子(画素など)を動作状態(ON状態)にさせることができる。ここで、1つの駆動素子が短絡欠陥となっている場合、その短絡により、1本のデータ線が導通状態のスイッチング素子を介して短絡状態の駆動素子(アースなど)に短絡された状態となる。これにより、短絡電流が流れてその1本のデータ線の状態(電位又は電流値)が変化する。このデータ線の状態変化により、そのデータ線で駆動制御される全ての駆動素子が非動作状態となる。一方、状態変化のないデータ線で駆動制御される全ての駆動素子は、動作状態となっている。これらの状態を検出することにより、1つの短絡欠陥(点状の欠陥)を簡便に且つ高精度に検出することができる。
また、本発明のマトリクス構造の欠陥検出装置は、前記マトリクス構造を加圧する加圧部材と、前記加圧部材の加圧によって生じる短絡により、前記データ線の状態(電位等)が変化することによって生じる現象を検出する検出手段(カメラ等)とを有することが好ましい。
本発明によれば、加圧部材によってマトリクス構造を加圧することにより、無加圧では生じない導電性異物による短絡欠陥などを生じさせることができる。さらに、短絡欠陥が生じた場合、その1つの短絡欠陥を1本のデータ線についての欠陥(線状欠陥)に変換して、その線状欠陥を検出手段で検出することができる。ここで、検出手段は、駆動素子が画素である場合は撮像手段を適用することができる。また、検出手段は、各データ線の状態(電位又は電流値)変化を検出するものであってもよい。したがって、本発明は、無加圧では生じない導電性異物による短絡欠陥などを、簡便に且つ高精度に検出することができる。
本発明によれば、加圧部材によってマトリクス構造を加圧することにより、無加圧では生じない導電性異物による短絡欠陥などを生じさせることができる。さらに、短絡欠陥が生じた場合、その1つの短絡欠陥を1本のデータ線についての欠陥(線状欠陥)に変換して、その線状欠陥を検出手段で検出することができる。ここで、検出手段は、駆動素子が画素である場合は撮像手段を適用することができる。また、検出手段は、各データ線の状態(電位又は電流値)変化を検出するものであってもよい。したがって、本発明は、無加圧では生じない導電性異物による短絡欠陥などを、簡便に且つ高精度に検出することができる。
また、本発明のマトリクス構造の欠陥検出装置は、前記データ線信号印加手段が、前記駆動信号を印加したデータ線であって、前記短絡の部位に流れる短絡電流を供給するデータ線において、該駆動信号の電位又は電流値が該短絡電流により変動するように、該駆動信号を出力するものであり、前記短絡電流による駆動信号の電位又は電流値の変動量は、前記駆動素子の動作状態を閾値の一方状態から他方状態に変える量であることが好ましい。
本発明によれば、駆動信号の閾値をまたぐ変化に基づいて、導電性異物による短絡欠陥などを、簡便に且つ高感度に検出することができる。
本発明によれば、駆動信号の閾値をまたぐ変化に基づいて、導電性異物による短絡欠陥などを、簡便に且つ高感度に検出することができる。
また、本発明のマトリクス構造の欠陥検出装置は、前記加圧部材が透明な部材を有してなることが好ましい。
本発明によれば、駆動素子が画素などの光学素子である場合、その光学素子の状態が加圧部材の影になって検出できなくなることを回避できる。すなわち、透明な加圧部材を検査対象の画素などを加圧しながら、その画素などの明暗状態を検出手段で検出することができる。
本発明によれば、駆動素子が画素などの光学素子である場合、その光学素子の状態が加圧部材の影になって検出できなくなることを回避できる。すなわち、透明な加圧部材を検査対象の画素などを加圧しながら、その画素などの明暗状態を検出手段で検出することができる。
また、本発明のマトリクス構造の欠陥検出装置は、駆動素子が画素であり、前記検出手段は、前記マトリクス構造における複数の前記画素の明暗状態がなす画像を検出する撮像手段を有してなることが好ましい。
本発明によれば、短絡欠陥がある場合、その1つの短絡欠陥を1本のデータ線で駆動制御される画素の明暗状態として示すことができる。ここで、1本のデータ線で駆動制御される画素は、通常、線状に配置されている。したがって、1つの短絡欠陥は、線状の画像パターンとして表示される。そこで、本発明は、撮像手段を介して線状の画像パターンを検出することにより、導電性異物による短絡欠陥などを、簡便に且つ高精度に検出することができる。なお、目視などで、上記線状の画像パターンを検出して、導電性異物による短絡欠陥などを検出することとしてもよい。
本発明によれば、短絡欠陥がある場合、その1つの短絡欠陥を1本のデータ線で駆動制御される画素の明暗状態として示すことができる。ここで、1本のデータ線で駆動制御される画素は、通常、線状に配置されている。したがって、1つの短絡欠陥は、線状の画像パターンとして表示される。そこで、本発明は、撮像手段を介して線状の画像パターンを検出することにより、導電性異物による短絡欠陥などを、簡便に且つ高精度に検出することができる。なお、目視などで、上記線状の画像パターンを検出して、導電性異物による短絡欠陥などを検出することとしてもよい。
また、本発明のマトリクス構造の欠陥検出装置は、前記ゲート信号印加手段の動作と、前記データ信号印加手段の動作と、前記検出手段の動作とのうちの少なくとも2つを同期させる同期化手段を有することが好ましい。
本発明によれば、同期化手段による同期タイミングなどに非同期な外乱光などのノイズを除去することが可能となり、点状の短絡欠陥を示す線状パターンなどをより高精度に検出することができる。
本発明によれば、同期化手段による同期タイミングなどに非同期な外乱光などのノイズを除去することが可能となり、点状の短絡欠陥を示す線状パターンなどをより高精度に検出することができる。
以下、本発明の実施形態に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置について、図面を参照して説明する。
図1は、本発明の実施形態に係るマトリクス構造とそのマトリクス構造の欠陥検出装置の概要を示す回路図である。本実施形態のマトリクス構造は、TFT駆動によるアクティブマトリクス方式の液晶表示装置に用いられるものである。
図1は、本発明の実施形態に係るマトリクス構造とそのマトリクス構造の欠陥検出装置の概要を示す回路図である。本実施形態のマトリクス構造は、TFT駆動によるアクティブマトリクス方式の液晶表示装置に用いられるものである。
本実施形態のマトリクス構造100は、Y軸方向に配置された複数のデータ線3a,3bと、X軸方向に配置された複数のゲート線4a,4b,4c,4d,4eとが格子状に交差している構造を有してなる。そして、マトリクス構造100におけるデータ線3a,3bとゲート線4a,4b,4c,4d,4eとの交差部位毎にTFT(スイッチング素子)2が配置されている。このTFT2は、例えばnチャネルTFTとする。データ線3a,3bには、そのデータ線3a,3bの近傍に配置されているTFT2のソースが電気的に接続されている。ゲート線4a,4b,4c,4d,4eには、そのゲート線4a,4b,4c,4d,4eの近傍に配置されているTFT2のゲートが電気的に接続されている。
また、マトリクス構造100におけるデータ線3a,3bとゲート線4a,4b,4c,4d,4eとの交差部位毎に、液晶画素1が配置されている。液晶画素1は、液晶を画素電極1aと対向電極1bとで挟持する構成を有してなる。画素電極1aは、TFT2のドレインに電気的に接続されている。対向電極1bには基準電位(例えば0ボルト)が印加されている構成となっている。また、各TFT2のドレインには、補助容量5が電気的に接続されている。
このような構成のマトリクス構造100は、TFT2によって明暗などが駆動制御される複数の液晶画素1が碁盤の目のように配置されており、所望形状の画像を表示することができる。画像表示においては、データ線3a,3bに画像信号が供給され、ゲート線4a,4b,4c,4d,4eには走査線信号が供給されることとなる。例えば、ゲート線4a,4b,4c,4d,4eに順次印加されるパルス状の走査線信号によって、各TFT2が一定期間だけON(導通状態)となる。この一定期間に、データ線3a,3bに印加されている画像信号がTFT2を通って画素電極1aに印加される。画素電極1aに印加されされた画像信号(電位)は、補助容量5によって一定期間保持される。画素電極1aと対向電極1bで挟持されている液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化して、光の透過率を変調し、階調表示を可能にする。これにより、その液晶画素1は、一定期間、画像信号に応じたほぼ一定の明度になる。なお、図1においては、画像信号供給部及び走査線信号供給部は示していない。また、各液晶画素1にカラーフィルタを重ねることにより、カラー画像を表示する構成ともなる。
また、図1では本発明の実施形態に係るマトリクス構造の欠陥検出装置も示している。本マトリクス構造の欠陥検出装置は、データ信号印加手段20と、ゲート信号印加手段30とを有して構成されている。データ信号印加手段20は、データ線3a,3bの全てに対して、駆動信号を印加することができるものである。ここで、駆動信号は、前記画像信号の一つであり、液晶画素1(駆動素子)をやっとON状態(動作状態)にする信号である。換言すれば、駆動信号は、液晶画素1の動作・非動作(暗・明)状態における閾値状態に近い状態であって、且つ動作状態にさせる信号である。
データ信号印加手段20は、各データ線3a,3b毎に、電流制限手段21a,21bを有する構成としてもよい。電流制限手段21a,21bは、例えば、電流リミッタをなし、データ信号印加手段20側から各データ線3a,3bに流出(又は流入)する電流値を制限する。また、各電流制限手段21a,21bは、抵抗器で構成してもよい。
ゲート信号印加手段30は、ゲート線4a,4b,4c,4d,4eの全てに、TFT2をON(導通状態)させる信号(走査線信号)を印加することができるものである。したがって、ゲート信号印加手段30は、ゲート線4a,4b,4c,4d,4eに電気的に接続する端子と、その端子に上記ONさせる信号を出力する手段とを有している。また、図1に示すマトリクス構造100においては、データ線3aとゲート線4dとの交差部位の近傍に、1つの短絡欠陥11がある。
図2は、短絡欠陥11の一例を示す模式断面図である。短絡欠陥11は、導電性の部材からなる導電性異物11aより構成されている。短絡欠陥11は、例えばマトリクス構造100の製造工程において形成されたものであり、配線などをなす金属パターンの残渣などからなる。また、製造工程におけいて微小な導電性異物11aが混入することにより短絡欠陥11をなす場合もある。
また、図2に示すように、短絡欠陥11をなす導電性異物11aは、画素電極1aと対向電極1bとの間に存在している。導電性異物11aの大きさ(高さ)d2は、画素電極1aと対向電極1bとの間隔であるセルギャップd1よりも小さい。セルギャップd1は例えば4μm、導電性異物11aの大きさd2は例えば2μm〜3μmとする。したがって、マトリクス構造100が何ら圧力を受けていない状態では、導電性異物11aは画素電極1aと対向電極1b間を短絡しない。そこで、短絡欠陥11による画素不良などは生じず、マトリクス構造100全体が正常に表示動作する。
一方、マトリクス構造100に外力が及ぼされた場合、画素電極1a及び対向電極1bが圧力Fを受けることがある。この圧力Fにより、セルギャップd1が小さくなる。そして、セルギャップd1が導電性異物11aの大きさd2よりも小さくなると、導電性異物11aは画素電極1aと対向電極1b間を短絡する。これにより、短絡した画素電極1a及び対向電極1bなどがなす液晶画素1は、画素不良(画素欠陥)となる。
ところで、本実施形態のマトリクス構造100は、ゲート線4a,4b,4c,4d,4eに信号を印加していない通常状態(すなわち画素電極1aと対向電極1bの電位が同一の場合)において、液晶画素1が明(白)状態となるノーマリホワイト型の表示装置をなすものとする。したがって、ゲート線4a,4b,4c,4d,4e及びデータ線3a,3bに信号を印加している非通常状態においては、液晶画素1が暗(黒)状態となる。そこで、液晶画素1が短絡欠陥11によって画素不良になると、その液晶画素1は「白」のみ表示することとなる。
図3は、図1に示すマトリクス構造100における短絡欠陥11の周辺を示す拡大図である。
図4は、本実施形態において短絡欠陥11を線状の欠陥として表示している状態の一例を示す図である。図1から図4を参照して、本実施形態に係るマトリクス構造の欠陥検出装置を用いたマトリクス構造の欠陥検出方法について説明する。
図4は、本実施形態において短絡欠陥11を線状の欠陥として表示している状態の一例を示す図である。図1から図4を参照して、本実施形態に係るマトリクス構造の欠陥検出装置を用いたマトリクス構造の欠陥検出方法について説明する。
本マトリクス構造の欠陥検出方法は、1つの短絡欠陥11を線状の欠陥にして検出するものである。例えば、図4に示すように、マトリクス構造100において、データ線4dとデータ線3aとの交差部位に関しての欠陥である1つの短絡欠陥11を、データ線3aについての欠陥である線状の欠陥にして検出する。ここで、データ線3aについての欠陥とは、データ線3aに接続されているTFT2で駆動制御される複数の液晶画素1によって表示される状態をいう。すなわち、正常であれば「黒」表示であるべき画素が「白」表示となっており、その誤表示の画素がデータ線3aにそって線状に連なっていることである。具体的には、次のようにして1つの短絡欠陥11を線状の欠陥に変換する。
先ず、ゲート信号印加手段30により、全てのゲート線4a,4b,4c,4d,4eに、所定の走査線信号を印加する。この走査線信号は、ゲート線4a,4b,4c,4d,4eに接続されている全てのTFTをON(導通状態)にする信号である。
次いで、データ信号印加手段20により、全てのデータ線3a,3bそれぞれに駆動信号を印加する。駆動信号は、上記のように、液晶画素1をやっとON状態(黒)にする信号である。例えば、液晶画素1は、画素電極1aと対向電極1bとの電位差が2.9ボルト以上ある場合はON状態(黒)となり、その電位差が2.9ボルト未満の場合はOFF(白)となるものとする。この場合、液晶画素1のON・OFFの閾値は2.9ボルトである。そこで、駆動信号は、例えば3ボルトの直流とする。
このように、全てのゲート線4a,4b,4c,4d,4eに走査線信号を印加し、さらに、全てのデータ線3a,3bに駆動信号を印加する。ここで、マトリクス構造100に短絡欠陥11が全くない正常状態の場合は、全ての液晶画素1がON状態の「黒」となる。
一方、本実施形態のマトリクス構造100は、短絡欠陥11を有する。そして、上記のように、全てのゲート線4a,4b,4c,4d,4eに走査線信号を印加し、さらに、全てのデータ線3a,3bに駆動信号を印加しながら、図2に示すように、マトリクス構造100の短絡欠陥11近傍に圧力Fを加える。この圧力Fは、人の指などで加えてもよく、棒状部材などで加えてもよい。すると、圧力Fにより、セルギャップd1が小さくなり、画素電極1aと対向電極1b間を導電性異物11aが短絡して短絡欠陥11となる。
すると、図3に示すように、対向電極1bがアースに接続されておりゼロボルトが印加されているので、短絡欠陥11に係る画素電極1aもほぼゼロボルトとなる。これにより短絡欠陥11に係る液晶画素1がOFF状態の「白」となる。
ここで、短絡欠陥11に係る液晶画素1を駆動制御するTFT2aは、ゲート線4dの走査線信号により導通状態となっており、且つ、ソース端子にデータ線3aの駆動信号が印加されている。したがって、TFT2aはソースからドレイン(さらにアース)に向けて大電流(短絡電流)を流す。これにより、TFT2aのソースに接続されているデータ線3aの電位は対向電極1bの電位であるゼロボルトに近づく。この電位変化は、データ信号印加手段20における電流制限部21aの電流制限機能によって生じていると考えることもできる。
データ線3aの電位がゼロボルトに近づくと、データ線3aに接続されているTFT2の全て(例えば図3におけるTFT2b)のソース電位がゼロボルトに近づく。これにより、データ線3aに接続されているTFT2によって駆動制御される全ての液晶画素1がOFF状態の「白」となる。すなわち図3及び図4に示すように、データ線3aの近傍に配置されている画素電極1の全てが「白」表示となり、他の電極画素1の全てが「黒」表示となる。この状態は、補助容量5により一定期間保持される。
これらにより、本実施形態のマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置によれば、1つの短絡欠陥11がある場合、その短絡欠陥11近傍のデータ線3aに駆動制御される全ての液晶画素1を「白」表示として、同時に、データ線3a以外の全てのデータ線3bに駆動制御される全ての液晶画素1を「黒」表示にすることができる。ここで「白」表示とされる液晶画素1は、図4に示すように全てデータ線3aに沿って直線状に配置されている。そこで本実施形態は1つの短絡欠陥11を「白の線状欠陥」として画像表示することができる。したがって、本実施形態によれば、微小な短絡欠陥11を「白の線状欠陥」として目立たせることができるので、その短絡欠陥11について、目視又は撮像手段などを用いて容易に検出可能な状態にすることができる。
なお、従来のノーマリホワイト型の液晶表示装置において、短絡欠陥11に相当する欠陥がある場合、液晶表示領域に圧力がかかった一瞬のみ、その短絡欠陥11により短絡された1つの液晶画素1のみが「白の点欠陥」となり、他の全ての液晶画素1は「黒」となる。したがって、従来の液晶表示装置において、加圧によって生じる短絡欠陥11の検出は困難であった。
上記実施形態においては、ゲート信号印加手段30が全てのゲート線4a,4b,4c,4d,4eに、所定の走査信号を印加することとしたが、例えば、マトリクス構造100の一部領域(例えばマトリクス構造100の表示領域の半分)にあるゲート線(4a,4bなど)の全てについて所定の走査信号を印加することとしてもよい。そして、この一部領域について上記手法により短絡欠陥11の有無を検出し、次いで、他の領域について上記手法により短絡欠陥11の有無を検出する。これらによっても、マトリクス構造100の全体について短絡欠陥11の有無を検出することができる。
また、上記実施形態においては、データ信号印加手段20が全てのデータ線3a,3bに、所定の駆動信号を印加することとしたが、例えば、マトリクス構造100の一部領域(例えばマトリクス構造100の表示領域の半分)にあるデータ線(3aなど)の全てについて所定の駆動信号を印加することとしてもよい。そして、この一部領域について上記手法により短絡欠陥11の有無を検出し、次いで、他の領域について上記手法により短絡欠陥11の有無を検出する。これらによっても、マトリクス構造100の全体について短絡欠陥11の有無を検出することができる。
また、上記実施形態では、1つの短絡欠陥11を、直線上に連なる複数の液晶画素1の表示がなす「白の線状欠陥」として、検出することとしているが、他の検出方法を用いることもできる。例えば、短絡欠陥11によって、データ線3aの電位が変化したことを検出することにより、その短絡欠陥11を検出することとしてもよい。また、短絡欠陥11によって、データ線3aを流れる電流値が変化したことを検出することにより、その短絡欠陥11を検出することとしてもよい。これらの電位変化又は電流値変化(データ線の状態が変化したこと)を検出する機能について、データ信号印加手段20の電流制限手段21a,21bそれぞれが有する構成としてもよい。このようにしても、短絡欠陥11について、容易に検出することができる。
図5及び図6は、本実施形態においてマトリクス構造100の全てのTFT2をON状態にする走査線信号の例を示す波形図である。換言すれば、この走査線信号は、本実施形態に係るマトリクス構造の欠陥検出装置におけるゲート信号印加手段30の出力信号である。そして、図5及び図6の波形図では、縦軸が時間を示し、横軸が電圧を示している。
図5(a)に示す走査線信号は、8ボルトの直流電圧である。この直流電圧は、8ボルトに限らず、TFT2が導通状態になる電圧であればよい。したがって、この走査線信号がゲートに印加されたTFT2は、定常的にずっと導通状態となっている。また、ここでいう「導通状態」とは、抵抗(又はインピーダンス)がほぼ0Ωである必要はなく、液晶画素1を駆動制御する電流を少なくとも流す状態であればよい。
図5(b),(c)に示す走査線信号は、矩形波電圧である。この矩形波電圧は、単位時間毎に、TFT2を導通状態にする期間を有する信号となっている。すなわち、8ボルトとなっている期間はTFT2を導通状態にするが、0ボルトとなっている期間はTFT2を非導通状態にする。そして、図5(c)に示す走査線信号の方が、図5(b)に示すものよりも、単位時間当たり導通状態にする期間が短くなっている。このように、TFT2が非導通状態とする期間が単位時間毎にあっても、導通状態の期間において補助電極5に充電される電荷などによって液晶画素1の状態を維持することができる。したがって、図5(b),(c)に示す走査線信号は、図5(a)に示す走査線信号と同じ作用を及ぼすことができる。
ここで、図5(c)に示す走査線信号における単位時間当たり導通状態にする期間の最小値は、該走査線信号の波高値及び周期、TFT2のON抵抗特性、補助電極5の容量、画素電極1の駆動電圧及び漏れ電流、1本のデータ線3a,3bに接続されているTFT2の数、データ信号印加手段20によりデータ線3a,3bに出力される駆動信号の波形など、で規定される。
図6に示す走査線信号は、矩形波の交流電圧である。このような交流電圧であっても、単位時間毎にTFT2を導通状態にすることができるので、図5に示す走査線信号と同じ作用を及ぼすことができる。
図7及び図8は、本実施形態においてマトリクス構造100におけるデータ線3a,3bに印加される駆動信号の例を示す波形図である。換言すればこの駆動信号は、本実施形態に係るマトリクス構造の欠陥検出装置におけるデータ信号印加手段20の出力信号である。そして、図7及び図8の波形図では、縦軸が時間を示し、横軸が電圧を示している。
図7(a)では、実線が示す駆動信号が直流3ボルトとなっている。そして、点線は液晶画素1の明・暗状態を分ける閾値となる電位の一例である2.9ボルトを示している。すなわち、データ線3a,3bの電位を2.9ボルト以上にすると、そのデータ線3a,3bで駆動制御される液晶画素1が「黒」表示となる。一方、データ線3a,3bの電位を2.9ボルト未満にすると、そのデータ線3a,3bで駆動制御される液晶画素1が「白」表示となる。なお、画素電極1aと対向電極1b間の電位差は、図5及び図6に示す走査線信号により、データ線3a,3bの電位とほぼ等しい値になる。したがって、図7(a)に示す駆動信号は、液晶画素1をやっとON状態(黒)にする信号である。
図7(b)は、駆動信号の電位が短絡欠陥11によって低下した状態を示している。すなわち、短絡欠陥11により、データ線3aの電位が対向電極1bの電位(0ボルト)に近づいて2.8ボルトとなった例を示している。これにより、データ線3aにより駆動制御されるTFT2の全てが図4に示すように「白」表示となる。
これらにより、図7に示す駆動信号は、閾値に近い電位であるので、短絡電流による僅かのその駆動信号の電位変化が閾値を超えた変化となる。この閾値を超えた変化により、そのデータ線で駆動制御される全ての液晶画素1が辛うじてのON状態(黒)からOFF状態(白)になる。そこで、図7に示す駆動信号を用いることにより、短絡欠陥11を高感度に検出することができる。
図8(a)は、駆動信号の他の例を示している。図8(a)の駆動信号はパルス波である。図8(b)は、図8(a)の駆動信号が印加されたデータ線3a,3bの電位を示している。パルス波のON期間により、液晶画素1及び補助容量5に電荷が充電される。その充電された電荷は、パルス波のOFF期間において放電される。これにより、パルス波のOFF期間ではデータ線3a,3bの電位が徐々に低下する。ここで、データ線3a,3bの電位の最低値が閾値(2.9ボルト)以上になるように、パルス波の波高値及びデューティ比などを設定することとしてもよい。
図8(c)は、駆動信号の電位が短絡欠陥11によって低下した状態を示している。すなわち、短絡欠陥11により、パルス波のOFF期間においてデータ線3aの電位低下率が増えている。そして、パルス波のOFF期間では、データ線3aの電位が閾値(2.9ボルト)以下になる期間が生じている。この閾値以下の期間では、データ線3aにより駆動制御されるTFT2の全てが図4に示すように「白」表示となる。
これらにより、図8に示す駆動信号は、データ線上で閾値に近い電位をなす信号となり、短絡電流による僅かのその電位変化が閾値を超えた変化となる。この閾値を超えた変化により、そのデータ線で駆動制御される全ての液晶画素1が辛うじてのON状態(黒)からOFF状態(白)になる。そこで、図8に示す駆動信号を用いることにより、短絡欠陥11を高感度に検出することができる。
図8に示す駆動信号において、パルス波形のON期間の最小値は、そのパルス波形の波高値、周期、走査線信号の態様、TFT2のON抵抗特性、補助電極5の容量、画素電極1の駆動電圧及び漏れ電流、1本のデータ線3a,3bに接続されているTFT2の数など、で規定される。例えば、パルス波形の1周期に流れる短絡電流の積分値が、その1周期当たりの図8(b)の波形の積分値と図8(c)の波形の積分値との差となる。これらを考慮して駆動信号の波形を決定することとしてもよい。
(応用例)
図9は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係るマトリクス構造の欠陥検出方法およびマトリク構造の欠陥検出装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図10において、図1に示す構成要素と同一のものには同一符号を付けている。
図9は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係るマトリクス構造の欠陥検出方法およびマトリク構造の欠陥検出装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図10において、図1に示す構成要素と同一のものには同一符号を付けている。
本液晶表示装置の要部は、マトリクス構造100に相当する構成をなすTFTアレイ基板7を有する。そして、図9に示すように、TFTアレイ基板7上に、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる複数の画素電極1a(輪郭を破線で示す)がマトリクス状に配置されており、画素電極1aの紙面縦方向に延びる辺に沿ってデータ線3(輪郭を2点鎖線で示す)が設けられ、紙面横方向に延びる辺に沿ってゲート線(走査線)4および容量線6(ともに輪郭を実線で示す)が設けられている。
本液晶表示装置の要部において、ゲート線4は、複数のデータ線3に交差する主ゲート線4Aと、該主ゲート線4Aから分岐して延びた分岐ゲート線4Bとを備え、ポリシリコン膜からなる半導体層(第1の容量電極)8(輪郭を1点鎖線で示す)には、分岐ゲート線4Bおよび主ゲート線4Aに交差するL字状部8aが形成されている。すなわち、このL字状部8aは、主ゲート線4Aおよび分岐ゲート線4Bと交差して、2つのチャネル領域を形成している。
半導体層8のL字状部8aの両端にコンタクトホール9,10が形成され、一方のコンタクトホール9はデータ線3と半導体層8のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール10はドレイン電極11(輪郭を2点鎖線で示す)と半導体層8のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール9とドレインコンタクトホール10とは、ゲート線4を挟んで互いに反対側に配設されている。また、ドレイン電極11上のドレインコンタクトホール10が設けられた側と反対側の端部には、ドレイン電極11と画素電極1aとを電気的に接続するための画素コンタクトホール12が形成されている。
本液晶表示装置の要部におけるTFT2は、半導体層8のL字状部8aで主ゲート線4Aおよび分岐ゲート線4Bに交差しており、半導体層8とゲート線4が2回交差していることになるため、1つの半導体層上に2つのゲートを有するTFT、いわゆるデュアルゲート型TFTを構成する。また、容量線6はゲート線4に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部6aがデータ線3に沿って紙面縦方向に延びている。そこで、ともにデータ線3に沿った半導体層8と容量線6とによって蓄積容量5が形成されている。なお、本実施形態では、分岐ゲート線4Bの半分を、データ線3の幅を拡げた幅広部3Aで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。
図10は、TFTアレイ基板7の断面構造を示す図である。図10に示すように、TFTアレイ基板7はガラス基板41を支持基板として内面上に下地絶縁膜42を介してTFT2が形成されている。該TFT2は、ゲート線4、該ゲート線4からの電界によりチャネルが形成される半導体層8のチャネル領域50、ゲート線4と半導体層8とを絶縁する絶縁薄膜であるゲート絶縁膜44、データ線3、半導体層8のソース領域49及びドレイン領域51を備えている。
また、ゲート線4及びゲート絶縁膜44上を含むガラス基板41上には、ソース領域49へ通じるソースコンタクトホール9及びドレイン領域51へ通じるドレインコンタクトホール10がそれぞれ形成された第1層間絶縁層52が形成されている。つまり、データ線3は、第1層間絶縁層52を貫通するソースコンタクトホール9を介してソース領域49に電気的に接続されている。さらに、データ線3及び第1層間絶縁層51上には、ドレイン領域51へ通じるドレインコンタクトホール10が形成された第2層間絶縁層53が形成されている。つまり、ドレイン領域51は、第1層間絶縁層52及び第2層間絶縁層53を貫通するドレインコンタクトホール10を介してドレイン電極11及び画素電極1aに電気的に接続されている。また、第2層間絶縁層53及び画素電極1a上には、ラビング処理により一定のラビング方向Yに配向処理が施された配向膜54が設けられている。この配向膜54は、ポリイミド系の高分子樹脂からなる水平配向膜である。
なお、上記幅広部(遮光層)3A及び容量線(遮光層)6は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部3A及び容量線6は、ディスクリネーション部を隠す機能に加え、対向基板15の側からの入射光がTFT2の半導体層8におけるチャネル領域50、ソース領域49及びドレイン領域51等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。
本液晶表示装置の要部では、幅広部3A及び容量線6と画素電極1aとの重なり部(図9中のハッチング部分)が、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分(ディスクリネーションが大きい領域)と重なる領域がラビング方向Yの順方向側の周縁部分(ディスクリネーションが小さい領域)よりも広く形成されている。すなわち、重なり部aより重なり部bの幅が広いとともに、重なり部dより重なり部cの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部a,b,c,dの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。
図11はTFTアレイ基板7を有してなる液晶表示装置40の全体構成を示す平面図である。すなわち、図11は本実施形態の応用例に係る液晶表示装置40の全体構成を示している。図12は図11に示す液晶表示装置40の断面図である。
図11および図12において、TFTアレイ基板7の上には、シール材28がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜29が設けられている。シール材28の外側の領域には、データ線駆動回路130および外部回路接続端子31がTFTアレイ基板7の一辺に沿って設けられており、ゲート線駆動回路32がこの一辺に隣接する2辺に沿って設けられている。ゲート線4に供給される走査信号遅延が問題にならないのならば、ゲート線駆動回路32は片側だけでも良いことは言うまでもない。また、データ線駆動回路130を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線3は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線3は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線3を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、TFTアレイ基板7の残る一辺には、画像表示領域の両側に設けられたゲート線駆動回路32間をつなぐための複数の配線33が設けられている。また、内側に対向電極が形成された対向基板15のコーナー部の少なくとも1箇所には、TFTアレイ基板7と対向基板15との間で電気的導通をとるための導通材34が設けられている。そして、シール材28とほぼ同じ輪郭を持つ対向基板15が該シール材28によりTFTアレイ基板7に固着されている。
本液晶表示装置40では、幅広部3A及び容量線6と画素電極1aとの重なり部において、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分と重なる領域がラビング方向Yの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス(重なり部)が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。
なお、上記液晶表示装置40では、遮光層としてデータ線3の一部である幅広部3A及び容量線6を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板15の内側にブラックマトリクスを形成してもよい。但し、本液晶表示装置40のようにデータ線3の幅広部3A及び容量線6をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板15等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
さらに、液晶表示装置40の構成要素であるTFTアレイ基板7の製造工程では、本発明の実施形態に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を用いている。これにより、TFTアレイ基板7などの加圧及び導電性異物で生じる画素電極1aと対向基板15の対向電極(1b)との短絡欠陥を線状欠陥として簡易且つ高精度に検出することができる。したがって、本応用例によれば、高品位且つ低価格の液晶表示装置40を提供することができる。
(電子機器)
次に上記応用例の液晶表示装置40を構成要素とする他の電子機器について説明する。
図13(a)は、携帯電話の一例を示した斜視図である。図13(a)において、符号500は携帯電話本体を示し、符号501は上記応用例の液晶表示装置40を有してなる表示部を示している。図13(b)は、腕時計型電子機器の一例を示した斜視図である。図13(b)において、符号600は時計本体を示し、符号601は上記応用例の液晶表示装置40を有してなる表示部を示している。図13(c)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図13(c)において、符号700は情報処理装置、符号701はキーボードなどの入力部、符号702は上記応用例の液晶表示装置40を有してなる表示部、符号703は情報処理装置本体を示している。
次に上記応用例の液晶表示装置40を構成要素とする他の電子機器について説明する。
図13(a)は、携帯電話の一例を示した斜視図である。図13(a)において、符号500は携帯電話本体を示し、符号501は上記応用例の液晶表示装置40を有してなる表示部を示している。図13(b)は、腕時計型電子機器の一例を示した斜視図である。図13(b)において、符号600は時計本体を示し、符号601は上記応用例の液晶表示装置40を有してなる表示部を示している。図13(c)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図13(c)において、符号700は情報処理装置、符号701はキーボードなどの入力部、符号702は上記応用例の液晶表示装置40を有してなる表示部、符号703は情報処理装置本体を示している。
図13に示す電子機器は、上記応用例の液晶表示装置40を有しているので、信頼性が高く、高性能であり、かつ製造コストを低減できる電子機器となることができる。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。
例えば、上記実施形態では、マトリクス構造の一例として液晶表示装置に用いられるものを挙げて説明したが、本発明はこれに限定されるものではなく、マトリクス構造を有する各種装置に適用することができる。すなわち、本発明に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の適用対象は、有機エレクトロルミネッセンス表示装置、CMOS(Complementary Metal Oxide Semiconductor)などからなるメモリ集積回路又は撮像素子集積回路など、のマトリクス構造が挙げられる。
また、上記実施形態では、ノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック側の表示装置にも本発明を適用することができる。
また、上記実施形態では、データ信号印加手段20により、データ線3a,3bに液晶画素1をやっとON状態にする駆動信号を印加しているが、この駆動信号は対向電極1bに加えることとしてもよい。すなわち、全ての画素電極1aの電位を一定として、全ての対向電極1bに対して液晶画素1がやっとON状態になる駆動信号を印加する。このようにしても、上記実施形態と同様の作用・効果を奏することができる。
1…液晶画素、1a…画素電極、1b…対向電極、2…TFT、3a,3b…データ線、4a,4b,4c,4d…ゲート線(走査線)、5…補助容量、11…短絡欠陥、11a…導電性異物、20…データ信号印加手段、21a,21b…電流制限手段、30…ゲート信号印加手段、100…マトリクス構造
Claims (14)
- X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが格子状に交差している構造と、該ゲート線に印加される信号及び該データ線に印加される信号で駆動制御される駆動素子とを有してなるマトリクス構造について、
前記交差部位の少なくとも1つの近傍で短絡欠陥があった場合に、該短絡欠陥によって該交差部位近傍のデータ線の状態が変化したことを検出することを特徴とするマトリクス構造の欠陥検出方法。 - X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動される駆動素子とを有してなるマトリクス構造について、
前記駆動素子の少なくとも1つの短絡欠陥があった場合に、該短絡欠陥によってデータ線の状態が変化したことに関して生じる現象を検出することを特徴とするマトリクス構造の欠陥検出方法。 - 前記スイッチング素子は、該スイッチング素子に接続されている前記ゲート線に印加される信号によって開閉制御されるとともに、閉状態においては該スイッチング素子に接続されている前記データ線に印加される信号を通すものであり、
前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全て、について、前記スイッチング素子を閉にする信号を印加し、
前記複数のデータ線の全て、又はマトリクス構造の一部領域にあるデータ線の全て、について、前記駆動素子を動作状態にさせる駆動信号を印加することを特徴とする請求項2に記載のマトリクス構造の欠陥検出方法。 - 前記駆動信号は、前記駆動素子を動作状態にする信号の範囲と、該駆動素子を非動作状態にする信号の範囲と、を区分けする閾値に近い値を示す信号であり、且つ該動作状態にする信号であることを特徴とする請求項3に記載のマトリクス構造の欠陥検出方法。
- 前記駆動信号は、前記短絡欠陥を流れる電流によって、少なくとも前記データ線上での状態が変化するものであり、
前記データ線における駆動信号の状態変化により、該データ線の駆動信号で駆動制御される全ての前記駆動素子の動作状態が変わることを検出して、前記短絡欠陥を検出することを特徴とする請求項3又は4に記載のマトリクス構造の欠陥検出方法。 - 前記スイッチング素子を閉にする信号は、少なくとも単位時間において、前記スイッチング素子が閉になる期間を有することとする信号であることを特徴とする請求項3から5のいずれか一項に記載のマトリクス構造の欠陥検出方法。
- 前記駆動素子は、画素電極と対向電極とで挟持された液晶を有してなり、
前記短絡欠陥は、前記画素電極と対向電極との間にある導電性異物によって、非定常的に生じるものであるとともに、マトリクス構造に対する圧力によって該画素電極と対向電極との間隔が小さくなったときに生じるものであることを特徴とする請求項1から6のいずれか一項に記載のマトリクス構造の欠陥検出方法。 - 前記スイッチング素子は、薄膜トランジスタであり、
前記薄膜トランジスタのゲートは、前記ゲート線に接続されており、
前記薄膜トランジスタは、前記データ線から前記画素電極に流れる信号の導通/非導通を制御するものであることを特徴とする請求項2から7のいずれか一項に記載のマトリクス構造の欠陥検出方法。 - 前記駆動信号は、前記液晶からなる駆動素子を辛うじてON状態にする信号であることを特徴とする請求項7又は8のいずれか一項に記載のマトリクス構造の欠陥検出方法。
- X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動制御される駆動素子とを有してなるマトリクス構造の欠陥を検出するときに用いられる装置であって、
前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全て、に対して、前記スイッチング素子を閉にする信号を印加するゲート信号印加手段と、
前記複数のデータ線の全て、又はマトリクス構造の一部領域にあるデータ線の全て、について、前記駆動素子を動作・非動作状態における閾値状態に近い状態であり且つ動作状態にさせる駆動信号を印加するデータ信号印加手段とを有することを特徴とするマトリクス構造の欠陥検出装置。 - 前記マトリクス構造を加圧する加圧部材と、
前記加圧部材の加圧によって生じる短絡により、前記データ線の状態が変化することによって生じる現象を検出する検出手段とを有することを特徴とする請求項10に記載のマトリクス構造の欠陥検出装置。 - 前記データ線信号印加手段は、前記駆動信号を印加したデータ線であって、前記短絡の部位に流れる短絡電流を供給するデータ線において、該駆動信号の電位又は電流値が該短絡電流により変動するように、該駆動信号を出力するものであり、
前記短絡電流による駆動信号の電位又は電流値の変動量は、前記駆動素子の動作状態を閾値の一方状態から他方状態に変える量であることを特徴とする請求項10又は11に記載のマトリクス構造の欠陥検出装置。 - 前記加圧部材は、透明な部材を有してなることを特徴とする請求項11又は12に記載のマトリクス構造の欠陥検出装置。
- 駆動素子は、画素であり、
前記検出手段は、前記マトリクス構造における複数の前記画素の明暗状態がなす画像を検出する撮像手段を有してなることを特徴とする請求項11から13のいずれか一項に記載のマトリクス構造の欠陥検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019372A JP2006208137A (ja) | 2005-01-27 | 2005-01-27 | マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019372A JP2006208137A (ja) | 2005-01-27 | 2005-01-27 | マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006208137A true JP2006208137A (ja) | 2006-08-10 |
Family
ID=36965168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005019372A Withdrawn JP2006208137A (ja) | 2005-01-27 | 2005-01-27 | マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006208137A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009198485A (ja) * | 2008-01-21 | 2009-09-03 | Toppan Printing Co Ltd | カラーフィルタの製造方法 |
CN105388375A (zh) * | 2015-10-31 | 2016-03-09 | 芜湖迈特电子科技有限公司 | 一种远程在线电子产品检测方法 |
WO2016078230A1 (zh) * | 2014-11-20 | 2016-05-26 | 深圳市华星光电技术有限公司 | 提升不良检出率的像素结构及检测方法 |
WO2017118201A1 (en) * | 2016-01-04 | 2017-07-13 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method for forming the same, and display device containing the same |
CN109490933A (zh) * | 2018-10-22 | 2019-03-19 | 京东方科技集团股份有限公司 | 平板探测器、其检测方法及x射线探测装置 |
CN112956186A (zh) * | 2018-11-07 | 2021-06-11 | 索尼半导体解决方案公司 | 摄像装置和电子设备 |
-
2005
- 2005-01-27 JP JP2005019372A patent/JP2006208137A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009198485A (ja) * | 2008-01-21 | 2009-09-03 | Toppan Printing Co Ltd | カラーフィルタの製造方法 |
WO2016078230A1 (zh) * | 2014-11-20 | 2016-05-26 | 深圳市华星光电技术有限公司 | 提升不良检出率的像素结构及检测方法 |
CN105388375A (zh) * | 2015-10-31 | 2016-03-09 | 芜湖迈特电子科技有限公司 | 一种远程在线电子产品检测方法 |
WO2017118201A1 (en) * | 2016-01-04 | 2017-07-13 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method for forming the same, and display device containing the same |
US10157938B2 (en) | 2016-01-04 | 2018-12-18 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method for forming the same, and display device containing the same |
CN109490933A (zh) * | 2018-10-22 | 2019-03-19 | 京东方科技集团股份有限公司 | 平板探测器、其检测方法及x射线探测装置 |
CN112956186A (zh) * | 2018-11-07 | 2021-06-11 | 索尼半导体解决方案公司 | 摄像装置和电子设备 |
CN112956186B (zh) * | 2018-11-07 | 2023-08-18 | 索尼半导体解决方案公司 | 摄像装置和电子设备 |
US11832011B2 (en) | 2018-11-07 | 2023-11-28 | Sony Semiconductor Solutions Corporation | Imaging device and electronic equipment |
US12088945B2 (en) | 2018-11-07 | 2024-09-10 | Sony Semiconductor Solutions Corporation | Imaging device and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10970510B2 (en) | Sensor and sensor-equipped display device | |
JP5329668B2 (ja) | 表示装置 | |
US20080117345A1 (en) | Liquid crystal display comprising electrostatic protection circuit and test circuit | |
KR100666903B1 (ko) | 광센서 회로, 광센서 회로의 출력 신호 처리 방법 및 전자기기 | |
US20100097838A1 (en) | Optical sensor element, imaging device, electronic equipment and memory element | |
WO2016202077A1 (zh) | 一种内嵌式触摸屏及显示装置 | |
JP2008026905A (ja) | 表示基板とその製造方法及びこれを有する表示装置 | |
JP4211856B2 (ja) | 電気光学装置および電子機器 | |
US7477332B2 (en) | Liquid crystal display device and method for removing residual charge | |
JP2006208137A (ja) | マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置 | |
US11488558B2 (en) | Display device | |
WO2010137215A1 (ja) | 表示装置 | |
EP3648086A1 (en) | Embedded touch screen testing circuit | |
JP2006275547A (ja) | マトリクス構造の欠陥検出装置およびマトリクス構造の欠陥検出方法 | |
KR100612991B1 (ko) | 액정 표시 장치 | |
JP4661293B2 (ja) | 表示装置の欠陥検出方法および表示装置の欠陥検出装置 | |
JP2006267545A (ja) | 電気光学装置および電子機器 | |
JP2006208034A (ja) | マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置 | |
JP5104023B2 (ja) | 電気光学装置及び電子機器 | |
JP2006258712A (ja) | マトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法 | |
KR100855484B1 (ko) | 액정표시장치의 검사시스템 | |
JP2006259486A (ja) | マトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法 | |
KR100635941B1 (ko) | 액정 표시 장치 | |
JP5121358B2 (ja) | 受光装置、および受光装置を備えた電気光学装置 | |
JP2012128070A (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |