JP2006207027A - 希土類元素がドープされたシリコン／二酸化ケイ素格子構造とその製造方法 - Google Patents

希土類元素がドープされたシリコン／二酸化ケイ素格子構造とその製造方法 Download PDF

Info

Publication number
JP2006207027A
JP2006207027A JP2005360973A JP2005360973A JP2006207027A JP 2006207027 A JP2006207027 A JP 2006207027A JP 2005360973 A JP2005360973 A JP 2005360973A JP 2005360973 A JP2005360973 A JP 2005360973A JP 2006207027 A JP2006207027 A JP 2006207027A
Authority
JP
Japan
Prior art keywords
rare earth
sputtering
layer
earth element
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005360973A
Other languages
English (en)
Inventor
Tingkai Li
リー ティンカイ
Wei Gao
ガオ ウェイ
Ono Yoshi
オノ ヨシ
Ten Suu Shien
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2006207027A publication Critical patent/JP2006207027A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/323—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one amorphous metallic material layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C23C28/3455—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer with a refractory ceramic layer, e.g. refractory metal oxide, ZrO2, rare earth oxides or a thermal barrier system comprising at least one refractory oxide layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/42—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by the composition of the alternating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】電界発光（ＥＬ）素子および、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造の形成方法の提供。
【解決手段】基板を被うＳｉ層のＤＣスパッタリングする工程１００４と、該Ｓｉ層へドープするための希土類元素のＤＣスパッタリングする工程１００６と、希土類元素がドープされたＳｉ層を被うＳｉＯ２層のＤＣスパッタリングする工程１０１０と、格子構造を形成する工程１０１２と、希土類元素がドープされたＳｉ層においてナノ結晶を形成するためのアニール工程１０１４とを含む。一形態において、希土類元素およびＳｉは、同時ＤＣスパッタされる。格子構造において、ＳｉＯ２層と希土類元素がドープされたＳｉ層が交互に複数積層されるように、ＳｉのＤＣスパッタリング、希土類元素のＤＣスパッタリング、およびＳｉＯ２のＤＣスパッタリングする工程は５〜６０回繰り返される。
【選択図】図１０

Description

本発明は、一般に集積回路（ＩＣ）の製造に関連し、より具体的には、希土類元素がドープされたシリコン／二酸化ケイ素格子構造と、電界発光素子に使用可能な関連製造工程とに関する。
多孔性のシリコン（Ｓｉ）から発せられる、常温における可視発光の観察により、ナノサイズのＳｉを使用してＳｉを基にした光源を開発するための莫大な量の研究が行われることとなった。広く使用されているナノクラスターＳｉ（ｎｃ−Ｓｉ）の製造方法の一つに、しばしばシリコンリッチシリコン酸化物（ＳＲＳＯ）と呼ばれる、ＳｉＯｘ（ｘ＜２）からｎｃ−Ｓｉを凝結させ、化学気相堆積（ＣＶＤ）、高周波（ＲＦ）スパッタリング、およびＳｉ注入を使用して膜を作る方法がある。Ｅｒがドープされたナノ結晶Ｓｉ（Ｅｒ−ｄｏｐｅｄ ｎａｎｏｃｒｙｓｔａｌ Ｓｉ）を形成するＥｒ注入もまた、Ｓｉを基にした光源に使用される。しかしながら、最先端の注入方法では、ドーパントを均一にすることはできず、発光効率が低減し、コストが高くなる。同時に、そのようなドーパントの使用を支持するに足りるインターフェース工学もいまだ存在しない。素子（デバイス；device）の効率がきわめて低く、かつ加工温度がきわめて高いため、装置の用途が限定されてしまう。素子の効率を上げるためには、ナノ結晶ＳｉとＳｉＯ２との間に大きな界面領域を形成しなければならない。
従来、シリコンは、そのエネルギーバンドギャップという間接性のため、光電子的用途には適さないと考えられてきた。バルクシリコンは実際、きわめて効率の悪い発光体である。この問題を解決するために発展した、異なるアプローチの中で、Ｓｉナノ構造の量子閉じ込め、および、結晶シリコンへの希土類のドーピングは、きわめて強い注目を浴びた。特に、ＳｉＯ２に埋め込まれたＳｉナノクラスター（ＮＣ）は、Ｓｉを基にした可視光源を製造することが期待できる新しい物質として、近年科学界の関心を惹いている。あるいは、Ｅｒがドープされた結晶Ｓｉは、４ｆ殻内Ｅｒ放射遷移（ｒａｄｉａｔｉｖｅ ｉｎｔｒａ−４ｆ ｓｈｅｌｌ Ｅｒ ｔｒａｎｓｉｔｉｏｎ）を活用するために広く研究されてきた。室温で作動し、約０.０５％の効率を有する素子が実現されたが、上述したとおり、素子の効率がきわめて低く、かつ加工温度がきわめて高く、通常１１００℃を超えてしまう。
近年、パスクァレロ（Ｐａｓｑｕａｒｅｌｌｏ）博士は、Ｓｉ‐ＳｉＯ２界面の光電子放出理論を提案した。上記理論に基づくと、Ｓｉ（００１）‐ＳｉＯ２界面におけるＳｉ ２Ｐ内殻レベルのシフトは、もっとも近傍にある酸素原子に直線的に依存する。二番目に近傍にある酸素原子の影響は取るに足りないほど小さいことがわかった。従って、光電子放出スペクトルは、酸化状態にあるすべてのＳｉが界面に存在することを要求する。つまり、Ｓｉ‐ＳｉＯ２界面の大きな領域を設けることは、ＥＬ素子応用にとって重要な課題なのである。
希土類がドープされたＳｉＥＬ素子を、効率的に、低い加工温度において製造することができれば、好都合であると考えられる。
希土類元素を、より効率的にＳｉ薄膜において均一化することができれば、ナノ結晶の形成が促進されるため、好都合であると考えられる。
概括すると、本発明は、ＥＬおよび発光ダイオード（ＬＥＤ）素子の工程ならびに製造に関する。また、本発明は、ＥＬおよびＬＥＤ素子応用を目的とした、ＳｉＯ２とともに多層構造または超格子構造を形成する、希土類元素のドーパントを有するナノ結晶性Ｓｉの製造方法に関連する。このような工程は、熱アニール工程、または、プラズマ酸化および熱アニール処理の両方を含む工程とともに、ＤＣスパッタリングを使用する。イオン注入工程を排除し、同時スパッタリングにより希土類のドーピングが行われる。上記同時スパッタリング工程は経費を低減し、薄膜構造におけるドーピング密度およびドーピングプロファイルに関して、よりよく制御することができる。このような工程を用いることによって、上記加工温度は、ガラス基板（温度感受性または感温性）上のＥＬおよびＬＥＤ素子の製造に対応できるくらい充分に低下させることができる。
したがって、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を製造する方法を提供する。上記方法は、基板を設ける工程、該基板を被うアモルファスＳｉ層をＤＣスパッタリングする工程、希土類元素をＤＣスパッタリングする工程、該ＤＣスパッタリングに応じて希土類元素をＳｉ層にドーピングする工程、該希土類元素がドープされたＳｉを被うＳｉＯ２層をＤＣスパッタリングする工程、格子構造を形成する工程、アニールする工程、および該アニールに応じて、該希土類元素がドープされたＳｉ内に１〜５ナノメートル（ｎｍ）の粒径を有するナノ結晶を形成する工程を含む。一形態において、上記希土類元素およびＳｉは、同時ＤＣスパッタされる。
代表的な形態では、上記格子構造が、複数（５〜６０）のＳｉＯ２層および希土類元素がドープされたＳｉ層を交互に含むように、ＳｉをＤＣスパッタリングする上記工程、希土類元素をＤＣスパッタリングする上記工程、およびＳｉＯ２をＤＣスパッタリングする上記工程は、５〜６０回繰り返される。上記Ｓｉは、１〜５ｎｍの厚さを有するＳｉ層を堆積させるようＤＣスパッタされる。上記ＳｉＯ２は、２〜３ｎｍの厚さを有するＳｉＯ２層を堆積させるようＤＣスパッタしている。上記アニールは、酸素ないかつＡｒまたはＮ２のようなガスを有する雰囲気において、８５０〜１２５０℃の温度で１０〜６０分間行われる。上記希土類元素は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、またはテルビウム（Ｔｂ）であってもよい。
他の形態においては、上記基板が底部電極として機能するか、または、該基板と上記格子構造との間に底部電極が形成されてもよい。そして、上記方法は、上記格子構造を被う上部電極を形成する工程をさらに含む。この方法により、ＥＬ素子は製造される。
本発明の製造方法は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する方法であって、基板を被うアモルファスＳｉ層をスパッタリングする工程と、アモルファスＳｉ層に希土類元素をスパッタリングし、該アモルファスＳｉ層に希土類元素をドーピングする工程と、を含んでいることを特徴としてもよい。
これにより、上記アモルファスＳｉ層において、ドーパントとしての希土類元素を均一に拡散することができ、発光効率を向上させることができる。
本発明の製造方法は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する方法であって、基板を被うアモルファスＳｉ層および希土類元素を同時スパッタリングする工程と、アモルファスＳｉ層に希土類元素をスパッタリングし、該アモルファスＳｉ層に希土類元素をドーピングする工程と、を含んでいることを特徴としてもよい。
これにより、薄膜構造におけるドーピング密度およびドーピングプロファイルについて、制御が容易となる。さらに、加工温度の低下が可能となるため、ガラス、プラスチック、および石英基板（温度感受性または感温性）上のＥＬおよびＬＥＤ素子の製造にも対応が可能となる。
本発明の製造方法は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する方法であって、ＳｉをＤＣスパッタリングする工程、希土類元素をＤＣスパッタリングする工程、およびＳｉＯ２をＤＣスパッタリングする工程を複数（５〜６０）サイクル繰り返す工程を含み、該希土類元素がドープされたＳｉ層および該ＳｉＯ２層が、１〜５ナノメートルの厚さを有することを特徴としてもよい。
これにより、希土類元素をドープしたＳｉ層およびＳｉＯ２層は交互に積層され、超格子構造（格子構造）を形成することができる。超格子構造を形成している層には単結晶とは異なる性質が付与される。例えば、電子の移動速度が大きくなる、共鳴トンネル効果によりトンネル電流が流れやすくなる、電子と正孔の結合による発光効率が高くなる、という効果が付与される。
二つ以上の組成の異なる、厚さ５ナノメートル以下の薄膜を複数積層させた構造を、超格子構造（格子構造）と呼ぶ。
上述した方法、対応する格子構造、およびＥＬ素子について、さらに以下に詳細に述べる。
図１は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造の部分断面図である。構造１００は、基板１０２と、基板１０２を被う格子構造１０４とを含む。上記基板１０２は、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはＡｌ２Ｏ３（サファイア）のような物質であってもよい。上記格子構造１０４は、希土類元素がドープされたＳｉ層１０６およびＳｉＯ２層１０８を含む。なお、ドープされたＳｉ層１０６は、上記基板１０２と上記ＳｉＯ２層１０８との間に挟まれて示されているが、該ＳｉＯ２層１０８が該基板１０２を直接被うよう、層の順番は逆であってもよい。
図２は、図１の格子構造の第一の変形例を示す部分断面図である。図１は、交互になっている層を１組だけ有する格子構造を示しているが、上記格子構造１０４は多数の組２００の交互になっている層からなるのが代表的であり、各組２００は希土類元素がドープされたＳｉ層１０６とＳｉＯ２層１０８とを含む。一形態において、組２００の数は、５〜６０の範囲である。
図１に戻ると、上記希土類元素がドープされたＳｉ層１０６は、１〜５ナノメートルの厚さ１１０を有する。上記希土類元素がドープされたＳｉ層１０６は、１〜５ナノメートルの粒径１１４を有するナノ結晶１１２のようなＳｉナノ結晶を含む。上記ＳｉＯ２層１０８は２〜３ナノメートルの厚さ１１６を有する。上記ドープされたＳｉ層１０６のドーピングに使用される上記希土類元素は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、またはテルビウム（Ｔｂ）であってもよい。しかしながら、本発明はまた、周期表に記されている上記元素の近傍にあり、類似した特性を有することが知られている他の元素を用いて実施されてもよい。
図３は、電界発光（ＥＬ）素子を示し、図１の上記格子構造の変形例の部分断面図である。ここで、上記基板１０２は基板底部電極であり、構造１００は、上記格子構造１０４を被う上部電極３００をさらに含む。上記上部電極３００は、何例か名前を挙げると、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、またはクロム（Ｃｒ）のような物質であってもよい。技術的にこの技術分野では、他の電極材もよく知られている。図のように、ＳｉＯ２の初期層１０８が、基板底部電極１０２を直接被っている。つまり、ＳｉＯ２の初期層１０８は、上記上部電極３００および上記底部電極１０２の両方に直接隣接している。トンネル素子を形成する場合には、そのような構成が有効である。しかしながら、他の応用においては、ＳｉＯ２層がどちらか一方、または両方の電極に直接隣接していることは必ずしも重要ではない。
図４は、図３に示すＥＬ素子の変形例の部分断面図である。上記基板１０２は、ガラス、プラスチック、または石英のような温度感受性物質である。そのような物質は、たとえばディスプレイの製造に使用されてもよい。上記構造１００はさらに、上記基板１０２と上記格子構造１０４との間に挟まれた底部電極４００を含む。上部電極３００は上記格子構造１０４を被っている。トンネル素子を所望する場合には、図のように、ＳｉＯ２の初期層１０８が上記底部電極４００を直接被うように形成されるのであってもよい。あるいは、図示されていないが、上記ＳｉＯ２の初期層１０８は必ずしもどちらか一方、または両方の上記電極に直接隣接している必要はない。
[機能的説明]
図５は、図３の上記構造と類似のＥＬ素子構造を示す別の図である。本発明は、ＥＬおよびＬＥＤ素子に応用するために、希土類をドーパントとしたナノ結晶Ｓｉ（Ｎｃ−Ｓｉ）／ＳｉＯ２多重層および超格子構造を利用する。本発明を説明するために、上記希土類元素Ｅｒを例として使用する。以下に述べるように、本発明の製造工程には同時ＤＣスパッタリング工程、熱アニール工程、またはプラズマ酸化工程を使用する。１〜５ｎｍの厚さを有するきわめて薄いアモルファスシリコン層を堆積させるために上記ＤＣスパッタリング工程を用いる。それから厚さ１〜５ｎｍの二酸化ケイ素層を堆積させるために、電力レベルおよびと酸素分圧を調節する。上記ＤＣスパッタリング工程が繰り返され、Ｓｉ‐ＳｉＯ２の超格子構造を形成している。上記Ｓｉ層の堆積中に、Ｅｒのような希土類元素を同時スパッタリングし、ＥｒがドープされたＳｉ層を形成するのであってもよい。Ｓｉ、ＳｉＯ２、およびＥｒを材料とする上記ＤＣスパッタリング工程を表１、表２、および表３に示す。
Figure 2006207027
Figure 2006207027
Figure 2006207027
 図６は、上記Ｓｉ層の厚さと堆積時間との関係を示すグラフである。Ｓｉ層を形成する堆積条件は以下の通りである：電力１５０Ｗ、堆積温度２５０℃、堆積圧力１０００ミリパスカル（ｍＰａ）（７.５ｍＴｏｒｒ）、そして雰囲気Ａｒ。約１分の堆積時間で、厚さ２〜３ｎｍのＳｉ層を得ることができる。
Ｙを上記Ｓｉ層の厚さ、ｘを堆積時間とすると、Ｙ＝１５．３１３ｘ＋９．４２０５となる。
図７は、上記ＳｉＯ２層の厚さと堆積時間との関係を示すグラフである。ＳｉＯ２層の堆積条件は以下の通りである：電力１５０Ｗ、堆積温度２５０℃、堆積圧力１０００ミリパスカル（ｍＰａ）（７.５ｍＴｏｒｒ）、そして雰囲気１５％Ｏ２／Ａｒ（Ａｒに対して１５％の酸素）。約１分の堆積時間で、厚さ２〜３ｎｍのＳｉＯ２層を形成することができる。
Ｙを上記ＳｉＯ２層の厚さ、ｘを堆積時間とすると、Ｙ＝３０．９０５ｘ＋１４．９０１となる。
図８は、様々な熱アニール温度におけるＳｉ‐ＳｉＯ２超格子構造のＸ線パターンを示すグラフである。堆積されたシリコンは非結晶質であり、熱アニール工程の後、ナノ結晶ポリシリコンを形成する。Ｘ線演算（x−ｒａｙ ｃａｌｃｕｌａｔｉｏｎ）によると、熱酸化温度が８５０℃から１０５０℃に上がるのに応じて、ポリシリコンの粒径は２.３ｎｍから５ｎｍまで増加する。
図９は、１０５０℃で１時間熱アニールされた２０層のＳｉ‐ＳｉＯ２超格子構造のＸ線パターンを示すグラフである。Ｘ線データ演算（ｘ−ｒａｙ ｄａｔａ ｃａｌｃｕｌａｔｉｏｎ）によると、ナノ結晶Ｓｉの粒径は、およそ４〜５ｎｍである。また、実験結果は、ナノ結晶Ｓｉ層の粒径が熱アニーリング温度、アニール時間、ならびに各Ｓｉ層の厚さによって制御されることを示している。所定のアニール条件では、ポリシリコン層が薄いほど、結果としてＳｉナノ結晶の大きさは小さくなる。所定のポリシリコンの厚さでは、温度が低く、アニール時間が短いほど、結果としてＳｉナノ結晶の大きさは小さくなる。
Ｓｉナノ結晶を含むＳｉＯ２薄膜のフォトルミネセンス効率は、該ＳｉＯ２層にリン（Ｐ）をドーピングすることによって改善できる。したがって、ＤＣスパッタリングによって形成された、ナノ結晶Ｓｉ／リンドープＳｉＯ２多重層および超格子構造は、結果としてより明るくかつ効果的なＳｉを基にしたＥＬおよびＬＥＤ素子になる。
図１０は、希土類元素がドープされたＳｉ／ＳｉＯ２格子構造を形成するための方法を図示したフローチャートである。上記方法は、わかりやすくするために番号を振った一連の工程として記されているが、明確に記述されている場合を除き、順序は上記番号付けに限定されるものではない。こうした工程のいくつかは省略するか、同時に行われてもよいし、または、この手順を厳密に守って行う必要はないと理解されたい。上記方法は工程１０００から始まっている。
工程１００２では、基板を設ける。たとえば、上記基板となる物質は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはＡｌ２Ｏ３（サファイア）であってもよい。工程１００４では、上記基板を被うアモルファスＳｉ層をＤＣスパッタする。工程１００６では、希土類元素をＤＣスパッタする。一形態においては、上記希土類元素およびＳｉは同時ＤＣスパッタされる。つまり、工程１００４および工程１００６は同時に行われる。工程１００８では、上記ＤＣスパッタリングに応じて上記希土類元素を上記Ｓｉ層にドープする。工程１０１０では、希土類元素がドープされたＳｉ層を被うＳｉＯ２層をＤＣスパッタする。工程１０１２では、格子構造を形成する。工程１０１４ではアニールを行う。工程１０１６では、アニールに応じて１〜５ｎｍの粒径を有するナノ結晶を、上記希土類元素がドープされたＳｉ内に形成させる。なお、本発明のいくつかの形態において、工程１０１０は工程１００４の前に行われる。
典型的には、上記方法は、ＳｉのＤＣスパッタリング（工程１００４）、上記希土類元素のＤＣスパッタリング（工程１００６）および上記ＳｉＯ２のスパッタリングというこれらの工程を複数サイクル繰り返す。したがって、工程１０１２で、ＳｉＯ２層、および、希土類元素がドープされたＳｉ層を、交互に複数層有する格子構造を形成する。たとえば、工程１００４、工程１００６、および工程１０１０は５〜６０回繰り返されてもよい。
一形態において、工程１００４における上記Ｓｉ層のＤＣスパッタリングは、１〜５ナノメートルの厚さを有するＳｉ層の堆積を含む。他の形態においては、工程１００４は以下の条件である：
ＮおよびＰ型ドーパントを含む群から選択されたドーパントを含むＳｉターゲットを使用、
電力レベル１００〜３００ワット（Ｗ）、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル（ｍＰａ）（２〜１０ｍＴｏｒｒ（ｍＴ））、
ＡｒまたはＮ２のようなガスを含む雰囲気、および、
堆積時間０.１〜５分。
同様に、工程１００６における上記希土類元素のＤＣスパッタリングは、以下の条件：
希土類元素ターゲットを使用、
電力レベル５０〜３００Ｗ、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル（ｍＰａ）（２〜１０ｍＴ）、
ＡｒまたはＮ２のようなガスを含む雰囲気、および、
堆積時間０.１〜５分
におけるＤＣスパッタリングを含んでいてもよい。
上記希土類元素は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、またはテルビウム（Ｔｂ）であってもよい。
工程１００８における上記希土類元素のＳｉ層へのドーピングには、該希土類元素のＤＣスパッタリング電力レベルに応じた濃度の希土類元素のＳｉ層へのドーピングが含まれていてもよい。
他の形態において、工程１０１０における上記希土類元素がドープされたＳｉを被う上記ＳｉＯ２層のＤＣスパッタリングには、２〜３ｎｍの厚さを有するＳｉＯ２層の堆積を含んでいてもよい。一形態において、工程１０１０は以下の条件：
ＮおよびＰ型ドーパントを含むＳｉターゲットを使用、
電力レベル１００〜３００ワットＷ、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル（ｍＰａ）（２〜１０ｍＴ）、
ＡｒまたはＮ２のようなガスに対して２〜３０％の酸素を含む雰囲気、および、
堆積時間０.１〜５分
で行われる。
他の形態において、工程１０１４におけるアニールには、酸素がなくＡｒまたはＮ２のようなガスを含む雰囲気中で、８５０〜１２５０℃の温度を１０〜６０分間使用することが含まれる。
他の形態において、工程１００２における基板の設置には、基板底部電極の設置が含まれる。そのとき、上記方法はもう一つの工程を含む。すなわち、工程１０１８で、上記格子構造を被う上部電極を形成する。該上部電極は、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、またはクロム（Ｃｒ）のような物質であってもよい。
一変形例として、工程１００２における基板の設置には、ガラス、プラスチック、または石英のような温度感受性物質で製造された基板の設置が含まれる。付加的な工程、工程１００３Ａは、上記基板と上記格子構造との間に挟まれた底部電極を形成する。つまり、工程１００３Ａは、工程１００４または工程１０１０どちらかの前に行われる。工程１０１８では、上記格子構造を被う該上部電極を形成する。
トンネル素子の上記製造に有用な他の変形において、ＳｉＯ２の初めの層は、上記底部電極基板を直接被うようにＤＣスパッタされる。
図１１は、電界発光（ＥＬ）素子を形成する方法を図示したフローチャートである。上記方法は工程１１００から始まっている。工程１１０２では、底部電極を形成する。工程１１０４では、上記基板を被っているアモルファスＳｉ層をＤＣスパッタする。工程１１０６では、上記希土類元素を上記Ｓｉと同時ＤＣスパッタする。工程１１０８では、上記同時ＤＣスパッタリングに応じて上記希土類元素を上記Ｓｉ層にドープする。工程１１１０では、上記希土類元素がドープされたＳｉ層を被うＳｉＯ２層をＤＣスパッタする。工程１１１２では、格子構造を形成する。工程１１１４ではアニールを行い、工程１１１６では、上記格子構造を被う上部電極を形成する。
いくつかの形態においては、工程１１０１でガラス、プラスチック、または石英のような温度感受性物質で製造された基板を設ける。工程１１０２で上記基板を被う上記底部電極を形成させる。上記工程の詳細については図１０の上記説明に記されているので、説明を簡略にするためここでは繰り返さない。
ＳｉＯ２層と接合した、希土類元素がドープされたＳｉ層から作られた格子構造およびＥＬ素子が提供され、また、製造についての詳細が提供されている。
以上のように、本発明は、電界発光（ＥＬ）素子と、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する対応法とを提供する。その方法は、基板を設ける工程と、基板を被うアモルファスＳｉ層のＤＣスパッタリング工程と、希土類元素のＤＣスパッタリング工程と、それに応じて希土類元素をＳｉ層にドーピングする工程と、希土類元素がドープされたＳｉの上に重なるＳｉＯ２層のＤＣスパッタリング工程と、格子構造を形成する工程と、アニール工程と、アニール工程に応じて希土類元素がドープされたＳｉ内に１〜５ナノメートルの粒径を有するナノ結晶を形成する工程とを含む。一形態において、該希土類元素およびＳｉは、同時スパッタされる。一般に、格子構造がＳｉＯ２および希土類元素がドープされたＳｉの複数（５〜６０）の交互層を含むように、ＳｉのＤＣスパッタリング、希土類元素のＤＣスパッタリング、およびＳｉＯ２のＤＣスパッタリングという工程は５〜６０回繰り返される。
本発明を明確にするために特定の工程段階および物質の具体例があげられているが、本発明は単にこれらの例に限定されるものではない。当業者には、本発明の他の変形や実施形態が想像されるであろう。
図１は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造の部分断面図である。 図２は、図１の格子構造の第一の変形例を示す部分断面図である。 図３は、電界発光（ＥＬ）素子を示す、図１の格子構造の変形例の部分断面図である。 図４は、図３に示すＥＬ素子の変形例の部分断面図である。 図５は、図３の構造と同じＥＬ素子構造を示す別の図である。 図６は、Ｓｉ層の厚さと堆積時間との関係を示すグラフである。 図７は、ＳｉＯ２層の厚さと堆積時間との関係を示すグラフである。 図８は、様々な熱アニール温度におけるＳｉ‐ＳｉＯ２超格子構造のＸ線パターンを示すグラフである。 図９は、１０５０℃で１時間熱アニールされた２０層のＳｉ‐ＳｉＯ２超格子構造のＸ線パターンを示すグラフである。 図１０は、希土類元素がドープされたＳｉ／ＳｉＯ２格子構造を形成する方法を図示したフローチャートである。 図１１は、電界発光（ＥＬ）素子を形成する方法を図示したフローチャートである。
符号の説明
１００ 電界発光素子
１０２ 基板
１０４ 格子構造
１０６ ドープされたＳｉ層
１０８ ＳｉＯ２層
１１０ ドープされたＳｉ層の厚さ
１１２ ナノ結晶
１１４ ナノ結晶の粒径
１１６ ＳｉＯ２層の厚さ
２００ 一組のドープされたＳｉ層、およびＳｉＯ２層
３００ 上部電極
４００ 底部電極

Claims (33)

  1. 希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する方法であって、該方法が、
    基板を設ける工程と、
    該基板の上に重なるアモルファスＳｉ層をＤＣスパッタリングする工程と、
    希土類元素をＤＣスパッタリングする工程と、
    該ＤＣスパッタリングに応じて該希土類元素を該Ｓｉ層にドーピングする工程と、
    該希土類元素がドープされたＳｉを被うＳｉＯ２層をＤＣスパッタリングする工程と、
    格子構造を形成する工程と、
    アニールする工程と
    を含む方法。
  2. 上記希土類元素およびＳｉが同時ＤＣスパッタされる、請求項１に記載の方法。
  3. ＳｉをＤＣスパッタリングする上記工程、希土類元素をＤＣスパッタリングする上記工程、およびＳｉＯ２をＤＣスパッタリングする上記工程を複数サイクル繰り返す工程をさらに含み、
    上記格子構造を形成する工程は、ＳｉＯ２層と希土類元素がドープされたＳｉ層とが交互になっている層を複数有する格子構造を形成する工程を含む、
    請求項１に記載の方法。
  4. 上記Ｓｉ層をＤＣスパッタリングする工程が、１〜５ナノメートル（ｎｍ）の厚さを有する該Ｓｉ層を堆積する工程を含む、請求項１に記載の方法。
  5. 上記Ｓｉ層をＤＣスパッタリングする工程が、以下の条件：
    Ｎ型およびＰ型ドーパントを含む群から選択されたドーパントを含むＳｉターゲットを使用、
    電力レベル１００〜３００ワット（Ｗ）、
    堆積温度２０〜３００℃、
    堆積圧力２６６．６〜１３３３ミリパスカル（ｍＰａ）、
    ＡｒおよびＮ２を含む群から選択された気体を含む雰囲気、および、
    堆積時間０.１〜５分
    でＤＣスパッタリングする工程を含む、請求項２に記載の方法。
  6. 上記アニールする工程に応じて、上記希土類元素がドープされたＳｉ内に１〜５ｎｍの粒径を有するナノ結晶を形成する工程をさらに含む、請求項１に記載の方法。
  7. ＳｉをＤＣスパッタリングする上記工程、希土類元素をＤＣスパッタリングする上記工程、およびＳｉＯ２をＤＣスパッタリングする上記工程を複数サイクル繰り返す工程が、５〜６０サイクルの範囲で実行される工程を含む、請求項３に記載の方法。
  8. アニールする工程が、酸素がなくかつＡｒおよびＮ２の群から選択されたガスを含む雰囲気において、８５０〜１２５０℃の範囲の温度を１０〜６０分間使用する工程を含む、請求項１に記載の方法。
  9. 上記希土類元素をＤＣスパッタリングする工程が、以下の条件：
    希土類元素ターゲットを使用、
    電力レベル５０〜３００Ｗ、
    堆積温度２０〜３００℃、
    堆積圧力２６６．６〜１３３３ミリパスカル、
    ＡｒおよびＮ２を含む群から選択されたガスを含む雰囲気、および、
    堆積時間０.１〜５分
    でＤＣスパッタリングする工程を含む、請求項２に記載の方法。
  10. 上記希土類元素を上記Ｓｉ層にドーピングする工程が、該希土類元素のＤＣスパッタリング電力レベルに応じた希土類元素濃度を該Ｓｉ層にドーピングする工程を含む、請求項９に記載の方法。
  11. 上記希土類元素がドープされたＳｉを被う上記ＳｉＯ２層をＤＣスパッタリングする工程が、２〜３ｎｍの厚さを有するＳｉＯ２層を堆積させる工程を含む、請求項１に記載の方法。
  12. 上記希土類元素がドープされたＳｉを被う上記ＳｉＯ２層をＤＣスパッタリングする工程が、以下の条件：
    Ｎ型およびＰ型ドーパントを含む群から選択されたドーパントを含む、Ｓｉターゲットを使用、
    電力レベル１００〜３００Ｗ、
    堆積温度２０〜３００℃、
    堆積圧力２６６．６〜１３３３ミリパスカル、
    ２〜３０％割合の酸素と、ＡｒおよびＮ２を含む群から選択されたガスとを含む雰囲気、および、
    堆積時間０.１〜５分
    でＤＣスパッタリングする工程を含む、請求項２に記載の方法。
  13. 上記希土類元素をＤＣスパッタリングする工程は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、およびテルビウム（Ｔｂ）を含む群から選択された希土類元素をＤＣスパッタリングする工程を含む、請求項１に記載の方法。
  14. 基板を設ける工程が、基板底部電極を設ける工程を含み、
    上記方法が、
    上記格子構造を被う上部電極を形成する工程
    をさらに含む、請求項１に記載の方法。
  15. 上記基板底部電極を直接被うＳｉＯ２の初期層をＤＣスパッタリングする工程
    をさらに含む、請求項１４に記載の方法。
  16. 上部電極を形成する工程が、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、およびクロム（Ｃｒ）を含む群から選択された物質から上部電極を形成する工程を含む、請求項１４に記載の方法。
  17. 基板を設ける工程が、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）を含む群から選択された基板物質を設ける工程を含む、請求項１に記載の方法。
  18. 基板を設ける工程が、ガラス、プラスチック、および石英を含む群から選択された温度感受性物質により製造された基板を設ける工程を含み、
    上記方法は、
    該基板と上記格子構造との間に挟まれた底部電極を形成する工程と、
    該格子構造を被う上部電極を形成する工程と、
    をさらに含む、請求項１に記載の方法。
  19. 電界発光（ＥＬ）素子を形成する方法であって、該方法が、
    底部電極を形成する工程と、
    上記基板を被うアモルファスＳｉ層をＤＣスパッタリングする工程と、
    該Ｓｉと希土類元素とを同時ＤＣスパッタリングする工程と、
    該同時ＤＣスパッタリングに応じて、該希土類元素を該Ｓｉ層にドーピングする工程と、
    該希土類元素がドープされたＳｉを被うＳｉＯ２層をＤＣスパッタリングする工程と、
    格子構造を形成する工程と、
    アニールする工程と、
    該格子構造を被う上部電極を形成する工程と
    を含む方法。
  20. ガラス、プラスチック、および石英を含む群から選択された温度感受性物質で製造された基板を設ける工程をさらに含み、
    上記底部電極を設ける工程が、該基板を被う底部電極を形成する工程を含む、
    請求項１９に記載の方法。
  21. 希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造であり、該構造は、
    基板と、
    該基板を被う格子構造であって、希土類元素がドープされたＳｉ層と、ＳｉＯ２層とを含む格子構造と
    を含む構造。
  22. 上記格子構造が、５〜６０組の層数の交互層を含み、各組は希土類元素がドープされたＳｉ層、およびＳｉＯ２層を含む、請求項２１に記載の構造。
  23. 上記希土類元素がドープされたＳｉ層が１〜５ｎｍの厚さを有している、請求項２１に記載の構造。
  24. 上記希土類元素がドープされたＳｉ層が１〜５ｎｍの粒径を有するＳｉナノ結晶を含む、請求項２１に記載の構造。
  25. 上記ＳｉＯ２層が２〜３ｎｍの厚さを有している、請求項２１に記載の構造。
  26. 上記希土類元素がドープされたＳｉ層が、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、およびテルビウム（Ｔｂ）を含む群から選択された希土類元素を含む、請求項２１に記載の構造。
  27. 上記基板は基板底部電極であり、
    上記構造が、
    上記格子構造を被う上部電極
    をさらに含む、請求項２１に記載の構造。
  28. 上記基板底部電極を直接被うＳｉＯ２の初期層をさらに含む、請求項２７に記載の構造。
  29. 上記上部電極が、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、およびクロム（Ｃｒ）を含む群から選択された物質である、請求項２７に記載の構造。
  30. 上記基板が、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）を含む群から選択された物質である、請求項２１に記載の構造。
  31. 上記基板が、ガラス、プラスチック、および石英を含む群から選択された温度感受性物質であり、
    上記構造が、
    該基板と上記格子構造との間に挟まれた底部電極と、
    該格子構造を被う上部電極と、
    をさらに含む、請求項２１に記載の構造。
  32. 底部電極と、
    該底部電極を被い、複数の交互層を有する格子構造であって、希土類元素がドープされたＳｉ層と、ＳｉＯ２層とを含む格子構造と、
    該格子構造を被う上部電極と
    を含む、電界発光素子。
  33. ガラス、プラスチック、および石英を含む群から選択された温度感受性物質で製造された基板をさらに含み、
    上記底部電極が該基板と上記格子構造との間に挟まれている、
    請求項３２に記載の電界発光素子。
JP2005360973A 2005-01-19 2005-12-14 希土類元素がドープされたシリコン／二酸化ケイ素格子構造とその製造方法 Pending JP2006207027A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/039,463 US7256426B2 (en) 2005-01-19 2005-01-19 Rare earth element-doped silicon/silicon dioxide lattice structure

Publications (1)

Publication Number Publication Date
JP2006207027A true JP2006207027A (ja) 2006-08-10

Family

ID=36684487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360973A Pending JP2006207027A (ja) 2005-01-19 2005-12-14 希土類元素がドープされたシリコン／二酸化ケイ素格子構造とその製造方法

Country Status (2)

Country Link
US (1) US7256426B2 (ja)
JP (1) JP2006207027A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013027509A1 (ja) * 2011-08-25 2013-02-28 富士フイルム株式会社 波長変換膜および光電変換装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129223A1 (en) * 2002-12-24 2004-07-08 Park Jong Hyurk Apparatus and method for manufacturing silicon nanodot film for light emission
US7800117B2 (en) * 2005-12-28 2010-09-21 Group Iv Semiconductor, Inc. Pixel structure for a solid state light emitting device
WO2011106860A1 (en) 2010-03-01 2011-09-09 Group Iv Semiconductor, Inc. Deposition of thin film dielectrics and light emitting nano-layer structures
JP5967983B2 (ja) * 2012-03-07 2016-08-10 東レエンジニアリング株式会社 シリコン含有膜及びシリコン含有膜形成方法
JP5967982B2 (ja) * 2012-03-07 2016-08-10 東レエンジニアリング株式会社 プラズマｃｖｄ法により形成された化学蒸着膜
WO2014026099A1 (en) * 2012-08-10 2014-02-13 University Of Kansas Ultrathin group ii-vi semiconductor layers, group ii-vi semiconductor superlattice structures, photovoltaic devices incorporating the same, and related methods
KR102016615B1 (ko) * 2017-09-14 2019-08-30 (주)코미코 내플라즈마 특성이 향상된 플라즈마 에칭 장치용 부재 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095058B2 (en) * 2003-03-21 2006-08-22 Intel Corporation System and method for an improved light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013027509A1 (ja) * 2011-08-25 2013-02-28 富士フイルム株式会社 波長変換膜および光電変換装置

Also Published As

Publication number Publication date
US20060160335A1 (en) 2006-07-20
US7256426B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
US7297642B2 (en) Sputter-deposited rare earth element-doped silicon oxide film with silicon nanocrystals for electroluminescence applications
JP3398638B2 (ja) 発光ダイオードおよび半導体レーザーとそれらの製造方法
JP2006207027A (ja) 希土類元素がドープされたシリコン／二酸化ケイ素格子構造とその製造方法
JP2006228732A (ja) シリコンエレクトロルミネセンス素子およびその製造方法、並びに短波長光を放射させる方法。
US7227196B2 (en) Group II-VI semiconductor devices
US7141489B2 (en) Fabrication of p-type group II-VI semiconductors
JP2005039172A (ja) 亜鉛酸化物半導体の製造方法
US7935616B2 (en) Dynamic p-n junction growth
US7172813B2 (en) Zinc oxide crystal growth substrate
JP2006236997A (ja) 発光デバイスおよびその製造方法
JP2011151426A (ja) 高性能の窒化ガリウム系発光素子のための薄膜電極およびその製造方法
JP2009010383A (ja) 亜鉛酸化物半導体およびこれを製造するための方法
JP5476531B2 (ja) 蛍光体結晶薄膜とその作製方法
US10535802B2 (en) Light emitting device light-amplified with graphene and method for manufacturing same
JP2009141221A (ja) ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置
JP5624712B2 (ja) ＴｉＯ２からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法
WO2007024017A1 (ja) 発光層形成用基材、発光体及び発光物質
US7585788B2 (en) Rare earth element-doped oxide precursor with silicon nanocrystals
KR100615430B1 (ko) 광소자용 실리콘 질화물 박막 및 그 제조방법
JP2005347465A (ja) 半導体発光デバイスおよび半導体発光デバイス製造方法
JP2001040348A (ja) シリコンナノ結晶発光素子及びその製造方法
JP2007201451A (ja) 電界発光素子に適用するための、スパッタ堆積させた、ナノ結晶性シリコンを含む、希土類（ｒｅ）元素をドープしたシリコン酸化膜
CN110408385A (zh) 氧化锌量子点材料及其制备方法和应用
JP2000160157A (ja) 金属シリサイド発光材料およびその製造方法並びにこれを用いた発光素子
JP2008098385A (ja) ＺｎＯ系光機能素子及びその製造方法