JP2006203855A - 弾性表面波装置の製造方法および弾性表面波装置 - Google Patents
弾性表面波装置の製造方法および弾性表面波装置 Download PDFInfo
- Publication number
- JP2006203855A JP2006203855A JP2005269716A JP2005269716A JP2006203855A JP 2006203855 A JP2006203855 A JP 2006203855A JP 2005269716 A JP2005269716 A JP 2005269716A JP 2005269716 A JP2005269716 A JP 2005269716A JP 2006203855 A JP2006203855 A JP 2006203855A
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- insulating film
- region
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/0296—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties
- H03H9/02976—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties with semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02818—Means for compensation or elimination of undesirable effects
- H03H9/02866—Means for compensation or elimination of undesirable effects of bulk wave excitation and reflections
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/125—Driving means, e.g. electrodes, coils
- H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
【解決手段】 半導体基板のIC領域に半導体素子層45を形成する工程と、配線層46を形成する工程と、IC領域および弾性表面波素子領域に層間絶縁膜38を形成する工程と、層間絶縁膜38の表面をCMP処理する工程と、CMP処理した層間絶縁膜38の上に圧電薄膜39を形成する工程と、弾性表面波素子領域における圧電薄膜39の上に弾性表面波素子40を形成する工程と、を備える。
【選択図】 図4
Description
この要求に対して、例えば非特許文献1に示すように、弾性表面波素子をフィルタ単体として用いるのではなく高周波増幅回路などがその一部に形成された半導体基板上に、圧電薄膜を成膜し、SAWフィルタを形成した弾性表面波装置が提案されている。
また、IC領域の上に弾性表面波素子領域を備えることから、それぞれを並列に配置した場合に比べチップの面積が削減でき、弾性表面波装置の小型化を可能にする。
さらに、このような構造をとることにより、IC領域と弾性表面波素子領域を接続する配線長が短縮されるため高周波特性の向上が期待できる。
本発明の実施形態に係る弾性表面波装置の製造方法を説明するに先立ち、製造工程に用いられる半導体ウエハと弾性表面波装置の概略について説明する。
図1(a)は弾性表面波装置の製造に用いられる半導体ウエハの模式平面図を示し、図1(b)は、弾性表面波装置の模式平面図である。
一つの弾性表面波装置1は、IC領域10と弾性表面波素子領域20を備え、それぞれを横に並べ、ICと弾性表面波素子とが電気的接続し一つのチップに構成されている。IC領域10には半導体素子(図2に示す)が形成され、Al配線11が積層される一般のICと同様の構造となっている。一方、弾性表面波素子領域20には、櫛歯状のIDT電極21と反射器22を備えた弾性表面波素子23としてのSAW共振子を形成している。
図2、図3、図4は弾性表面波装置の製造工程を説明する模式部分断面図であり、図2から図4の順に製造工程が進行する。
図2(a)において、シリコンからなる半導体基板30のIC領域に、従来知られた方法で多数の半導体素子31を形成する。また、半導体基板30上のIC領域と弾性表面波素子領域の境界付近に、多数のAlダミー膜32を形成し、配線密度の調整を行う。
そして、図2(b)に示すように、半導体基板30の上にSiO2からなる素子絶縁膜33を形成し、半導体素子31を絶縁する。このとき、IC領域だけでなく弾性表面波素子領域においても素子絶縁膜33を形成する。
このようにして、IC領域に半導体素子31と素子絶縁膜33から構成する半導体素子層45を形成する。
また、素子絶縁膜33は厚さが均一な膜で、スパッタなどの手法にて形成するため、半導体素子31とAlダミー膜32を形成した部分と、形成していない部分では段差が生じている。
このようにして、IC領域にAl配線34と配線絶縁膜37から構成する配線層46を形成する。
さらに、図3(b)に示すように、Si3N4からなる層間絶縁膜38をIC領域および弾性表面波素子領域に形成することで、ICの耐湿性向上を図ることができる。
その後、図3(c)に示すように、CMP(Chemical Mechanical Polishing)処理により、層間絶縁膜38をIC領域と弾性表面波素子領域の層間絶縁膜38が平坦になるまで研磨する。このとき、CMP処理はウエハ状態で行われる。このCMP処理は、シリカなどの微小な砥粒と薬液を混合した研磨液を研磨パッドの表面に流しながらウエハをパッドに押し付けて機械的化学的に研磨し、ウエハ表面を平坦化する処理方法である。
その後、図4(b)に示すように、弾性表面波素子領域の圧電薄膜39上に弾性表面波素子40を形成する。弾性表面波素子40は、図1(b)に示したIDT電極21と反射器22を備えたSAW共振子として構成されている。
このようにして、半導体基板30にIC領域と弾性表面波素子領域を横に並べ、一つのチップに構成した弾性表面波装置1を得ることができる。
なお、層厚み調整膜36を半導体基板30上、あるいは配線絶縁膜37上に設けても実施が可能である。また、圧電薄膜39を弾性表面波素子領域のみに設けて実施してもよい。さらに、素子絶縁膜33および配線絶縁膜37の膜厚を適宜調整することにより、層厚み調整膜36を設けない実施も可能である。
そして、CMP処理は弾性表面波装置を多数備えたウエハ状態で行われるため、効率よくCMP処理ができる。
また、層厚み調整膜36を弾性表面波素子40の下方でかつ、弾性表面波素子40を含む位置および面積で形成することにより、弾性表面波素子40を形成する部分の段差が少なくなる。この段差が少なくなることから、段差が傾斜を伴なって弾性表面波素子領域に進行することを減少させ、平坦度の良い面を形成することができる。
さらに、層厚み調整膜36をIC領域のAl配線を形成する工程と同一工程で形成することができ、効率よく層厚み調整膜36を形成することができる。
(第2の実施形態)
図5(a)において、配線絶縁膜37の上にSOG膜を形成して層間絶縁膜42とする。層間絶縁膜42としてのSOG膜は、配線絶縁膜37の上から、例えば無機系あるいは有機系の液状SOG材をスピンコートした後に高温でベイクして溶剤を揮発させ、SOG材を重合反応させて形成される。なお、このSOG膜の形成においては、ウエハ状態でSOG材を塗布し、ベイクが行われる。このとき、SOG材を配線絶縁膜37の上に塗布し、スピンコートすることにより、配線絶縁膜37表面の段差にSOG材が流れ込み、薄く平坦な層間絶縁膜42を形成することができる。
その後、図5(c)に示すように、弾性表面波素子領域の圧電薄膜39上にIDT電極と反射器から構成される弾性表面波素子40を形成する。このようにして、半導体基板30にIC領域と弾性表面波素子領域を横に並べ、一つのチップに構成した弾性表面波装置3を得ることができる。
(第3の実施形態)
図6、図7、図8、図9、図10は弾性表面波装置の製造工程を説明する模式部分断面図であり、図6から図10の順に製造工程が進行する。
そして、図6(b)に示すように、半導体基板50の上にSiO2からなる素子絶縁膜53を形成する。このとき、IC領域だけでなく弾性表面波素子領域においても素子絶縁膜53を形成する。
このようにして、IC領域に半導体素子51と素子絶縁膜53から構成する半導体素子層68を形成する。
素子絶縁膜53は厚さが均一な膜で、スパッタなどの手法にて形成するため、半導体素子51とAlダミー膜52を形成した部分と、形成していない部分では段差が生じている。特に、IC領域と弾性表面波素子領域の境で段差が生じている。
図6(c)に示すように、CMP処理によりIC領域の素子絶縁膜53の表面を研磨することで、前記段差を少なくすることができる。
そして、図7(b)に示すように、IC領域および弾性表面波素子領域にSiO2からなる第1配線絶縁膜56を形成する。
その後、図7(c)に示すように、CMP処理によりIC領域の第1配線絶縁膜56の表面を研磨し、IC領域と弾性表面波素子領域の段差を少なくする。
そして、図8(b)に示すように、SiO2からなる第2配線絶縁膜60を形成した後、CMP処理によりIC領域の第2配線絶縁膜60の表面を研磨する。
このようにして、IC領域に第1Al配線54、第2Al配線57、第3Al配線61および第1配線絶縁膜56、第2配線絶縁膜60、第3配線絶縁膜63から構成する配線層69を形成する。
そして、図9(b)に示すように、弾性表面波素子領域における第3配線絶縁膜63の上に、層厚み調整膜64を形成する。層厚み調整膜64は層厚み調整膜59と同様に、後述するIDT電極、反射器からなる弾性表面波素子の下方に位置し、弾性表面波素子を含む位置および面積で形成する。その後、Si3N4からなる層間絶縁膜65をIC領域および弾性表面波素子領域に形成することで、ICの耐湿性向上を図ることができる。そして、CMP処理により、IC領域と弾性表面波素子領域の層間絶縁膜65が平坦になるまで研磨する。
なお、今まで述べた本実施形態におけるCMP処理は、ウエハ状態にて行われる。
このようにして、半導体基板50にIC領域と弾性表面波素子領域を横に並べ、一つのチップに構成した弾性表面波装置70を得ることができる。
なお、層厚み調整膜59,64は半導体基板50あるいは素子絶縁膜53または第1配線絶縁膜56、第2配線絶縁膜60、第3配線絶縁膜63の上のどの部分に形成してもよい。また、配線層は何層であっても、層厚み調整膜を適宜形成することにより実施することが可能である。
さらに、素子絶縁膜53および第1配線絶縁膜56、第2配線絶縁膜60、第3配線絶縁膜63をそれぞれCMP処理して、IC領域と弾性表面波素子領域との段差を少なくし、CMP処理での層間絶縁膜65の平坦化を容易にすることができる。このことは、Al配線を多層に積層する場合に、IC領域と弾性表面波素子領域との段差が拡大するのを減少させ、層間絶縁膜65の平坦化にとって効果を有する。
そして、CMP処理は弾性表面波装置70を多数備えたウエハ状態で行われるため、効率よくCMP処理ができる。
また、層厚み調整膜59,64を弾性表面波素子67の下方でかつ、弾性表面波素子67を含む位置および面積で形成することにより、弾性表面波素子67を形成する部分の段差が少なくなり、平坦度の良い面を形成できる。
さらに、層厚み調整膜59,64をIC領域のAl配線を形成する工程と同一工程で形成することができ、効率よく層厚み調整膜59,64を形成することができる。
(第4の実施形態)
次に第3配線絶縁膜63の上にSOG膜を形成して層間絶縁膜72とする。層間絶縁膜72としてのSOG膜は、第3配線絶縁膜63の上から、例えば無機系あるいは有機系の液状SOG材をスピンコートした後に高温でベイクして溶剤を揮発させ、SOG材を重合反応させて形成される。なお、このSOG膜の形成においては、ウエハ状態でSOG材を塗布し、ベイクが行われる。このとき、SOG材を第3配線絶縁膜63の上に塗布し、スピンコートすることにより、第3配線絶縁膜63表面の段差にSOG材が流れ込み、薄く平坦な層間絶縁膜72を形成することができる。
その後、弾性表面波素子領域の圧電薄膜66上にIDT電極と反射器から構成される弾性表面波素子67を形成する。このようにして、半導体基板50にIC領域と弾性表面波素子領域を横に並べ、一つのチップに構成した弾性表面波装置71を得ることができる。
(第5の実施形態)
図1(b)に示す弾性表面波装置1は、IC領域10と弾性表面波素子領域20を備えている。IC領域10には半導体基板に半導体素子が形成され、その上に半導体素子を接続するAl配線11が積層されている。また、Al配線密度を調整するために、Alダミー膜12が配置されている。そして、Alパッド13が設けられ、外部との電気的接続を行う。また、IC領域10には、弾性表面波素子を駆動する発振回路などの高周波回路が含まれている。
弾性表面波素子領域20には、IDT電極21と反射器22を備えた弾性表面波素子23としてのSAW共振子が形成され、外部との電気的接続のためにAlパッド24が設けられている。
このように、半導体基板にIC領域10と弾性表面波素子領域20を横に並べ、それぞれが一体化された弾性表面波装置1を構成している。
なお、層厚み調整膜36はIDT電極21と反射器22から構成される弾性表面波素子40の下方でかつ、弾性表面波素子40が形成される領域を弾性表面波装置1の厚さ方向に投影した領域が、層厚み調整膜36が形成される領域に含まれる位置および面積で形成されている。
また、層厚み調整膜36を弾性表面波素子領域における素子絶縁膜33または配線絶縁膜37の上に適宜設けることにより、IC領域と弾性表面波素子領域との段差を少なくし、CMP処理などの平坦化処理において層間絶縁膜38の平坦化を容易にすることができる。
さらに、層厚み調整膜36を弾性表面波素子の下方でかつ、弾性表面波素子を含む位置および面積で形成することにより、弾性表面波素子を形成する部分の段差が少なくなり、平坦度の良い面を形成することができる。
(第6の実施形態)
図12(a)は弾性表面波装置の模式断面図であり、図12(b)は模式側面図である。
弾性表面波装置100は、半導体基板130に半導体素子と配線が形成されたIC領域110と、IC領域110の上方に形成された弾性表面波素子領域120を備え、ICと弾性表面波素子とが電気的接続し一つのチップに構成されている。
弾性表面波素子領域120には、圧電薄膜139が設けられ、その上に櫛歯状のIDT電極121と反射器122を有する弾性表面波素子123が備えられている。また、この弾性表面波装置100には複数のAlパッド113が配置され、一部のAlパッド113から接続Al配線124によりIDT電極121とICとの電気的接続がなされている。
図13、図14、図15は弾性表面波装置の製造工程を説明する模式部分断面図であり、図13から図15の順に製造工程が進行する。
図13(a)において、シリコンからなる半導体基板130に、従来知られた方法で多数の半導体素子131およびAl配線132を形成する。
そして、図13(b)に示すように、半導体基板130の上にSiO2からなる素子絶縁膜133を形成し、半導体素子131およびAl配線132を絶縁する。
このようにして、半導体素子131と素子絶縁膜133から構成する半導体素子層145を形成する。この素子絶縁膜133はスパッタなどの手法にて形成する。
そして、その上から、図13(d)に示すようにSiO2からなる配線絶縁膜137を形成する。
このようにして、Al配線134,135、Alパッド136と配線絶縁膜137から構成する配線層146を形成する。
その後、図14(b)に示すように、CMP(Chemical Mechanical Polishing)処理により、層間絶縁膜138が平坦になるまで研磨する。このとき、CMP処理はウエハ状態で行われる。このCMP処理は、シリカなどの微小な砥粒と薬液を混合した研磨液を研磨パッドの表面に流しながらウエハをパッドに押し付けて機械的化学的に研磨し、ウエハ表面を平坦化する処理方法である。
その後、14図(d)に示すように、Alパッド136の上方の配線絶縁膜137、層間絶縁膜138、圧電薄膜139をエッチングして開孔部143を形成する。
その後、圧電薄膜139上に弾性表面波素子123を形成する。弾性表面波素子123は、図12(a)に示したIDT電極121と反射器122を備えたSAW共振子として構成されている。
このようにして、半導体基板130にIC領域の上方に弾性表面波素子領域を備え、一つのチップに構成した弾性表面波装置100を得ることができる。
(第7の実施形態)
その後、図16(c)に示すように、Alパッド136の上方の配線絶縁膜137、層間絶縁膜142、圧電薄膜139をエッチングして開孔部143を形成し、接続Al配線124をAlパッド136から開孔部143の側壁から圧電薄膜139の上面にかけて形成する。
そして、圧電薄膜139上に弾性表面波素子123を形成する。
このようにして、半導体基板130にIC領域の上方に弾性表面波素子領域を備え、一つのチップに構成した弾性表面波装置101を得ることができる。
(第8の実施形態)
図17、図18、図19、図20は弾性表面波装置の製造工程を説明する模式部分断面図であり、図17から図20の順に製造工程が進行する。
そして、図17(b)に示すように、半導体基板150の上にSiO2からなる素子絶縁膜153を形成する。
このようにして、半導体素子151と素子絶縁膜153から構成する半導体素子層168を形成する。
素子絶縁膜153は厚さが均一な膜で、スパッタなどの手法にて形成するため、半導体素子151とAl配線152を形成した部分と、形成していない部分では段差が生じている。
そして、図17(c)に示すように、CMP処理により素子絶縁膜153の表面を研磨する。このことで、前記段差を少なくすることができる。
そして、図17(e)に示すように、SiO2からなる第1配線絶縁膜156を形成する。
次に、図18(b)に示すように、第1配線絶縁膜156の上に第2Al配線158を形成する。
そして、図18(c)に示すように、SiO2からなる第2配線絶縁膜160を形成した後、CMP処理により第2配線絶縁膜160の表面を研磨する。
同様に、第2配線絶縁膜160の上に第3Al配線162およびAlパッド161を形成し、第3配線絶縁膜163を形成した後、CMP処理により第3配線絶縁膜163の表面を研磨する。
このようにして、第1Al配線154、第2Al配線158、第3Al配線162および第1配線絶縁膜156、第2配線絶縁膜160、第3配線絶縁膜163から構成する配線層169を形成する。
なお、今まで述べた本実施形態におけるCMP処理は、ウエハ状態にて行われる。
次に、図19(c)に示すように、CMP処理により平坦化した層間絶縁膜165の上に、ZnOからなる圧電薄膜166を形成する。
このようにして、半導体基板150のIC領域の上方に弾性表面波素子領域を備え、一つのチップに構成した弾性表面波装置102を得ることができる。
そして、CMP処理は弾性表面波装置102を多数備えたウエハ状態で行われるため、効率よくCMP処理ができる。
(第9の実施形態)
そして、図21(b)に示すように、SOG膜で形成した層間絶縁膜157の上に、ZnOからなる圧電薄膜166を形成する。
その後、図21(c)に示すように、Alパッド161の上方の第3配線絶縁膜163、層間絶縁膜157、圧電薄膜166をエッチングして開孔部159を形成し、接続Al配線164をAlパッド161から開孔部159の側壁から圧電薄膜166の上面にかけて形成する。そして、圧電薄膜166上に弾性表面波素子167を形成する。
このようにして、半導体基板150にIC領域の上方に弾性表面波素子領域を備え、一つのチップに構成した弾性表面波装置103を得ることができる。
(第10の実施形態)
例えば、図15に示す弾性表面波装置100のように、弾性表面波装置100の層間絶縁膜138の表面が平坦に形成されるため、層間絶縁膜138の上に形成する圧電薄膜139を平坦な状態を保持して形成することができる。このことから、圧電薄膜139上に形成されるIDT電極を含む弾性表面波素子123は寸法精度良く形成でき、共振周波数のばらつきなく特性の良好な弾性表面波装置100を提供できる。また、層間絶縁膜138の表面が平坦化されることにより、圧電薄膜139の結晶性が良くなり電気機械結合係数K2が大きくなるという効果も生ずる。
また、IC領域の上に弾性表面波素子領域を備えることから、それぞれを並列に配置した場合に比べチップの面積が削減でき、弾性表面波装置の小型化を可能にする。
さらに、このような構造をとることにより、IC領域と弾性表面波素子領域を接続する配線長が短縮されるため高周波特性の向上が期待できる。
また、実施形態において半導体基板の材料としてシリコンを用いて説明をしたが、他に例えば、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、ZnSeなどを用いることができる。
また、実施形態において圧電薄膜の材料としてZnOを用いて説明したが、他に例えば、AlNなどが利用できる。
さらに、実施形態において弾性表面波素子としてSAW共振子の場合について説明したが、弾性表面波フィルタを構成することも可能である。
Claims (17)
- 半導体基板に少なくともIC領域と弾性表面波素子領域とを備え、それぞれが並列に配置され一つのチップに構成した弾性表面波装置の製造方法であって、
前記半導体基板上の前記IC領域に半導体素子と、前記半導体素子を覆う素子絶縁膜とを備える半導体素子層を形成する工程と、
前記半導体素子層の上に前記半導体素子との接続を行う複数の配線と、前記配線間の絶縁をする配線絶縁膜とを積層して備えた配線層を形成する工程と、
前記各工程において前記弾性表面波素子領域には前記半導体素子層を構成する前記素子絶縁膜と、前記配線層を構成する前記配線絶縁膜とが積層しており、
前記IC領域および前記弾性表面波素子領域の配線絶縁膜の上に、表面が平坦化された層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に圧電薄膜を形成する工程と、
前記弾性表面波素子領域における前記圧電薄膜の上に弾性表面波素子を形成する工程と、を備えることを特徴とする弾性表面波装置の製造方法。 - 請求項1に記載の弾性表面波装置の製造方法において、
前記表面を平坦化された層間絶縁膜を形成する工程が、層間絶縁膜を形成した後にその表面をCMP処理する工程であることを特徴とする弾性表面波装置の製造方法。 - 請求項1に記載の弾性表面波装置の製造方法において、
前記表面を平坦化された層間絶縁膜を形成する工程が、SOG膜を形成する工程であることを特徴とする弾性表面波装置の製造方法。 - 請求項1乃至3のいずれか一項に記載の弾性表面波装置の製造方法において、
前記弾性表面波素子領域における前記半導体基板上あるいは前記素子絶縁膜または前記配線絶縁膜の上に、少なくとも一層の層厚み調整膜を形成する工程を有することを特徴とする弾性表面波装置の製造方法。 - 請求項4に記載の弾性表面波装置の製造方法において、
前記層厚み調整膜は前記弾性表面波素子の下方に備え、かつ前記弾性表面波素子を形成する領域を前記弾性表面波装置の厚さ方向に投影した領域が、前記層厚み調整膜を形成する領域に含む位置および面積で形成することを特徴とする弾性表面波装置の製造方法。 - 請求項4または5に記載の弾性表面波装置の製造方法において、
前記層厚み調整膜を形成する工程は、前記配線を形成する工程と同一工程であり、前記層厚み調整膜は同一層の前記配線と共に形成することを特徴とする弾性表面波装置の製造方法。 - 請求項1乃至6のいずれか一項に記載の弾性表面波装置の製造方法において、
前記素子絶縁膜および前記配線絶縁膜を形成後、前記素子絶縁膜および前記配線絶縁膜の表面をCMP処理する工程、または前記素子絶縁膜および前記配線絶縁膜としての前記SOG膜を形成する工程を含むことを特徴とする弾性表面波装置の製造方法。 - 請求項1乃至7のいずれか一項に記載の弾性表面波装置の製造方法において、
前記弾性表面波装置を多数備えたウエハ状態にて前記CMP処理または前記SOG膜を形成することを特徴とする弾性表面波装置の製造方法。 - 半導体基板に少なくともIC領域と弾性表面波素子領域とが並列に配置され一つのチップに構成された弾性表面波装置であって、
前記半導体基板上のIC領域には半導体素子と前記半導体素子を覆い前記弾性表面波素子領域にも及ぶ素子絶縁膜とが形成された半導体素子層と、
前記半導体素子層の上に前記半導体素子との接続を行う配線と前記配線間を絶縁し前記弾性表面波素子領域にも及ぶ配線絶縁膜とを積層して形成された配線層と、
前記IC領域および前記弾性表面波素子領域の配線絶縁膜の上に形成され表面が平坦化された層間絶縁膜と、
前記層間絶縁膜の上に形成された圧電薄膜と、
前記弾性表面波素子領域における前記圧電薄膜の上に形成された弾性表面波素子と、を備えたことを特徴とする弾性表面波装置。 - 請求項9に記載の弾性表面波装置において、
前記弾性表面波素子領域における前記半導体基板上あるいは前記素子絶縁膜または前記配線絶縁膜の上に、少なくとも一層の層厚み調整膜が形成されたことを特徴とする弾性表面波装置。 - 請求項10に記載の弾性表面波装置において、
前記層厚み調整膜は前記弾性表面波素子の下方に備えられ、かつ前記弾性表面波素子が形成された領域を前記弾性表面波装置の厚さ方向に投影した領域を、前記層厚み調整膜が形成される領域に含む位置および面積で形成されたことを特徴とする弾性表面波装置。 - 半導体基板に少なくともIC領域と弾性表面波素子領域とを備え、前記IC領域の上に前記弾性表面波素子領域を配置して一つのチップに構成した弾性表面波装置の製造方法であって、
前記半導体基板上の前記IC領域に半導体素子と、前記半導体素子を覆う素子絶縁膜とを備える半導体素子層を形成する工程と、
前記半導体素子層の上に前記半導体素子との接続を行う複数の配線と、前記配線間の絶縁をする配線絶縁膜とを積層して備えた配線層を形成する工程と、
前記配線層の上に、表面が平坦化された層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に圧電薄膜を形成する工程と、
前記弾性表面波素子領域における前記圧電薄膜の上に弾性表面波素子を形成する工程と、を備えることを特徴とする弾性表面波装置の製造方法。 - 請求項12に記載の弾性表面波装置の製造方法において、
前記表面を平坦化された層間絶縁膜を形成する工程が、層間絶縁膜を形成した後にその表面をCMP処理する工程であることを特徴とする弾性表面波装置の製造方法。 - 請求項12に記載の弾性表面波装置の製造方法において、
前記表面を平坦化された層間絶縁膜を形成する工程が、SOG膜を形成する工程であることを特徴とする弾性表面波装置の製造方法。 - 請求項12乃至14のいずれか一項に記載の弾性表面波装置の製造方法において、
前記素子絶縁膜および前記配線絶縁膜を形成後、前記素子絶縁膜および前記配線絶縁膜の表面をCMP処理する工程、または前記素子絶縁膜および前記配線絶縁膜としての前記SOG膜を形成する工程を含むことを特徴とする弾性表面波装置の製造方法。 - 請求項12乃至15のいずれか一項に記載の弾性表面波装置の製造方法において、
前記弾性表面波装置を多数備えたウエハ状態にて前記CMP処理または前記SOG膜を形成することを特徴とする弾性表面波装置の製造方法。 - 半導体基板に少なくともIC領域と弾性表面波素子領域とを備え、前記IC領域の上に前記弾性表面波素子領域を配置して一つのチップに構成した弾性表面波装置であって、
前記半導体基板上のIC領域には半導体素子と前記半導体素子を覆う素子絶縁膜とが形成された半導体素子層と、
前記半導体素子層の上に前記半導体素子との接続を行う配線と前記配線間を絶縁し前記配線絶縁膜とを積層して形成された配線層と、
前記IC領域の配線絶縁膜の上に形成され表面を平坦化された層間絶縁膜と、
前記層間絶縁膜の上に形成された圧電薄膜と、
前記弾性表面波素子領域における前記圧電薄膜の上に形成された弾性表面波素子と、を備えたことを特徴とする弾性表面波装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005269716A JP4424288B2 (ja) | 2004-12-20 | 2005-09-16 | 弾性表面波装置の製造方法および弾性表面波装置 |
US11/304,766 US7420441B2 (en) | 2004-12-20 | 2005-12-16 | Method of manufacturing monolithic surface acoustic wave device and integrated circuit |
EP05027768A EP1672789A1 (en) | 2004-12-20 | 2005-12-19 | Method of manufacturing surface acoustic wave device and surface acoustic wave device |
KR1020050126421A KR20060070477A (ko) | 2004-12-20 | 2005-12-20 | 탄성 표면파 장치의 제조 방법 및 탄성 표면파 장치 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367210 | 2004-12-20 | ||
JP2005269716A JP4424288B2 (ja) | 2004-12-20 | 2005-09-16 | 弾性表面波装置の製造方法および弾性表面波装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006203855A true JP2006203855A (ja) | 2006-08-03 |
JP4424288B2 JP4424288B2 (ja) | 2010-03-03 |
Family
ID=35985236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005269716A Expired - Fee Related JP4424288B2 (ja) | 2004-12-20 | 2005-09-16 | 弾性表面波装置の製造方法および弾性表面波装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7420441B2 (ja) |
EP (1) | EP1672789A1 (ja) |
JP (1) | JP4424288B2 (ja) |
KR (1) | KR20060070477A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4033204B2 (ja) | 2004-12-01 | 2008-01-16 | セイコーエプソン株式会社 | 弾性表面波素子の製造方法 |
US8253179B2 (en) * | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US20100007444A1 (en) * | 2006-04-20 | 2010-01-14 | Anis Nurashikin Nordin | GHz Surface Acoustic Resonators in RF-CMOS |
US8143681B2 (en) * | 2006-04-20 | 2012-03-27 | The George Washington University | Saw devices, processes for making them, and methods of use |
US20090124513A1 (en) * | 2007-04-20 | 2009-05-14 | Patricia Berg | Multiplex Biosensor |
US8960004B2 (en) | 2010-09-29 | 2015-02-24 | The George Washington University | Synchronous one-pole surface acoustic wave resonator |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6194409A (ja) * | 1984-10-15 | 1986-05-13 | Clarion Co Ltd | 弾性表面波素子の素子分離構造 |
US5265267A (en) * | 1991-08-29 | 1993-11-23 | Motorola, Inc. | Integrated circuit including a surface acoustic wave transformer and a balanced mixer |
US5695384A (en) * | 1994-12-07 | 1997-12-09 | Texas Instruments Incorporated | Chemical-mechanical polishing salt slurry |
US6049132A (en) * | 1996-07-12 | 2000-04-11 | Kawasaki Steel Corporation | Multiple metallization structure for a reflection type liquid crystal display |
KR100316383B1 (ko) * | 1998-10-30 | 2002-02-19 | 윤덕용 | 모노리딕직접회로위에박막또는후막단결정압전소자를집적한단일칩라디오구조및그제조방법 |
JP4103421B2 (ja) * | 2001-03-28 | 2008-06-18 | セイコーエプソン株式会社 | 電子デバイス及び電子機器 |
US6767749B2 (en) * | 2002-04-22 | 2004-07-27 | The United States Of America As Represented By The Secretary Of The Navy | Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting |
US7112860B2 (en) * | 2003-03-03 | 2006-09-26 | Cree, Inc. | Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices |
JP2005348026A (ja) | 2004-06-02 | 2005-12-15 | Seiko Epson Corp | 弾性表面波素子および弾性表面波素子複合装置 |
-
2005
- 2005-09-16 JP JP2005269716A patent/JP4424288B2/ja not_active Expired - Fee Related
- 2005-12-16 US US11/304,766 patent/US7420441B2/en not_active Expired - Fee Related
- 2005-12-19 EP EP05027768A patent/EP1672789A1/en not_active Withdrawn
- 2005-12-20 KR KR1020050126421A patent/KR20060070477A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP1672789A1 (en) | 2006-06-21 |
JP4424288B2 (ja) | 2010-03-03 |
US7420441B2 (en) | 2008-09-02 |
KR20060070477A (ko) | 2006-06-23 |
US20060131678A1 (en) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4636292B2 (ja) | 電子部品及び電子部品の製造方法 | |
WO2016103925A1 (ja) | 弾性波装置及びその製造方法 | |
JP4345049B2 (ja) | 薄膜音響共振器及びその製造方法 | |
JP4424288B2 (ja) | 弾性表面波装置の製造方法および弾性表面波装置 | |
WO2005060091A1 (ja) | 圧電薄膜デバイスの製造方法および圧電薄膜デバイス | |
JP4033205B2 (ja) | 弾性表面波装置及び弾性表面波装置の製造方法 | |
JP2002251190A (ja) | パターン化された音響ミラーを固体的に取り付けられたマルチ共振器バルク音波フィルタ | |
JP5716833B2 (ja) | 圧電バルク波装置及びその製造方法 | |
JP5817830B2 (ja) | 圧電バルク波装置及びその製造方法 | |
JP2018518840A (ja) | ヘテロ構造体及び製造の方法 | |
US9013089B2 (en) | Microelectromechanical system-based resonator device | |
JP2015510292A (ja) | モノリシック集積したcmosおよび音波装置 | |
JP2008048040A (ja) | 圧電薄膜共振器およびその製造方法 | |
JP2006229282A (ja) | 薄膜バルク音響波共振子およびフィルタならびに通信装置 | |
JP5862368B2 (ja) | 圧電デバイスの製造方法 | |
JP2006340007A (ja) | 薄膜バルク音響波共振子およびフィルタならびに通信装置 | |
JP2005033379A (ja) | 薄膜バルク波振動子およびその製造方法 | |
JP4730383B2 (ja) | 薄膜音響共振器及びその製造方法 | |
CN100505532C (zh) | 表面声波装置的制造方法及表面声波装置 | |
JP2004187204A (ja) | 音響共振器および信号処理装置 | |
JP2006005433A (ja) | 集積回路素子の製造方法および集積回路素子 | |
JP2009212620A (ja) | 薄膜共振子の製造方法 | |
JP2013214843A (ja) | 集積化音響デバイス及びその製造方法 | |
JP2005348026A (ja) | 弾性表面波素子および弾性表面波素子複合装置 | |
JP2013247593A (ja) | 圧電薄膜共振子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |