JP2006203244A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】本質的に位置合わせ精度に誤差が存在する場合に、高抵抗領域の寸法の誤差による影響を抑制し、チラツキのない画質を得る。
【解決手段】半導体層をゲイト線に偶数回交差させ、各チャネル領域を挟んで配置された互いに寸法の異なる一対の高抵抗領域を形成する。そのため、ソース領域からドレイン領域への経路における高抵抗領域の存在と、ドレイン領域からソース領域への経路における高抵抗領域の存在とが同じ配置状態となり、信号電圧が反転してもリーク電流を抑制でき、位置合わせの誤差に起因して、画像のチラツキが生じてしまうことを防ぐことができる。
【選択図】図１

Description

本明細書で開示する発明は、薄膜トランジスタの構成に関する。特に、等価的に複数の薄膜トランジスタが直列に接続された構成を有する薄膜トランジスタの構造に関する。

従来よりガラス基板や石英基板上に形成される薄膜トランジスタが知られている。薄膜トランジスタは液晶表示装置や各種集積回路に利用することができる。特に大面積のアクティブマトリクス型の液晶表示装置に利用する技術が知られている。

アクティブマトリクス型の液晶表示装置は、数百×数百という数でマトリクス状に画素電極が配置され。さらにその画素電極のそれぞれに対して薄膜トランジスタが配置された構成を有している。この画素電極のそれぞれに配置された薄膜トランジスタは、画素電極への電荷の出入りを制御する機能を有している。

上記画素電極のそれぞれに個別に配置（画素電極に接続）された薄膜トランジスタは、所定の時間において画素電極に電荷を保持させるための機能が最も重視される。具体的には、ＯＦＦ動作時におけるリーク電流が少ない特性が特に要求される。

図４に示すのは、アクティブマトリクス回路における１画素の部分を拡大した上面図である。

図４において、１１がゲイト線であり、１２がソース線である。ゲイト線１１とソース線１２とは、アクティブマトリクス回路において格子状に配置されている。

薄膜トランジスタは、ソース領域１３、ドレイン領域１４、チャネル領域１７（ゲイト線１１から延在したゲイト電極１８の下部に存在する）、低濃度不純物領域１５と１６、で構成される活性層（島状の半導体層）を主要な構成要素としている。

ドレイン領域１４には画素電極１９が接続されている。画素電極には、ゲイト電極１８に印加される信号により選択された電荷（画像信号に対応した電荷量を有する）がソース線１２から流入する。

１５、１６で示される低濃度不純物領域は、ソース領域１３やドレイン領域１４に比較して、より低い濃度で一導電型を付与する不純物を含んでいる。

低濃度不純物領域を設けるのは、低ＯＦＦ電流特性を得るためである。図４には、１５と１６で示される２つの低濃度不純物領域が示されている。ＯＦＦ電流値の低減に寄与するのは、主にドレイン領域１４側の低濃度不純物領域１６である。

薄膜トランジスタにおいて、ＯＦＦ電流が発生するのは、特公平３−３８７５５号公報に記載されているように、ＯＦＦ動作時においてチャネル領域とドレイン領域との間に形成される強電界に起因する。

チャネル領域とドレイン領域との間に配置された低濃度不純物領域（通常ＬＤＤ（ライトドープドレイン領域と称される））は、上記強電界を緩和させ、それによりＯＦＦ動作時におけるリーク電流を値を小さくすることができる。（上記特公平３−３８７５５号公報の記載参照）

液晶表示装置においては、画素電極に印加される電圧はその極性が所定の周期でもって反転される。これは、液晶材料の劣化を防ぐための工夫である。（ＤＣ電圧を印加し続けると、表示が焼きついてしまう現象が生じる）

上記のような極性を反転させる動作を行わす場合（反転動作という）、図４に示すような構成におけるソース領域１３とドレイン領域１４の役割は、機能的な観点からは反転するものとなる。ここでは、便宜上１３をソース領域、１４をドレイン領域と定義する。

低濃度不純物領域１５及び１６を形成するには、レジストマスクを利用して活性層に対する不純物イオンの注入量を選択的に異ならせる方法が利用される。

この場合、フォトリソグラフィー工程におけるマスク合わせ精度のズレに起因して、低濃度不純物領域１５と１６の寸法が僅かに異なってしまう状態が発生する。

実際問題として、各低濃度不純物領域の寸法は、ソース／ドレイン間を結ぶ線方向の長さにして２μｍ程度以下である。

一方、今後の大面積画面に対応する大面積ガラス基板（例えば４５０ｍｍ×６００ｍｍ角のガラス基板）を用いた場合には、ガラス基板自身の収縮や露光装置の光学系の問題から、マスク合わせ精度は最悪の場合１〜２μｍ程度となってしまう。

このような場合、例えば低濃度不純物領域１５と１６の寸法が大きく異なるものとなる。具体的には、設定された寸法に対して５０％以上の誤差が生じてしまう。

その結果、それぞれの低濃度不純物領域が有する抵抗も異なることになる。ＯＮ動作時においては、低濃度不純物領域の示す抵抗は活性層中において相対的に高いものとなる。従って、上記２つの低濃度不純物領域の抵抗の違いによる影響も大きなものとなる。

このような状況において、液晶を駆動するための信号電圧の極性が反転すると、極性の反転時における動作のバランスが崩れてしまう。

例えば、図４に示す薄膜トランジスタをＮチャネル型とする。また、低濃度不純物領域は１６だけが存在しているとする。（１５の低濃度不純物領域が存在しないものとする）

この状況において、ソース領域１３の電位がグランドレベル（または所定の定電位）に比較して低い状態を考える。この場合、ＯＮ動作によってソース領域１３からドレイン領域１４にキャリアである電子が移動する。（動作状態Ａ）

他方、上記動作状態Ａに対してソース線１２から供給される信号電圧の極性が反転した場合を考える。この状態においては、ＯＮ動作によってドレイン領域１４からソース領域１３にキャリアである電子が移動する。（動作状態Ｂ）

この反転した動作状態Ｂにおいては、ソース領域１３とドレイン領域１４の役割は、動作状態Ａに対して逆転したものとなる。

この場合は、ドレイン領域側だけに低濃度不純物領域１６が配置された状況を考えている。従って、上記動作状態Ａと動作状態Ｂとでは、薄膜トランジスタの動作インピーダンスは異なるものとなる。

このことは、２つの動作状態において、移動するキャリアの経路が異なることに起因する。即ち、動作状態Ａにおいては、キャリア（電子）は、ソース領域１３からチャネル領域１７に入り（この場合、１５の領域は存在しないものと設定してある）、さらに低濃度不純物領域１６を通過して、ドレイン領域１４に至る経路を移動する。

他方、動作状態Ｂにおいては、キャリア（電子）は、ドレイン領域１４から低濃度不純物領域１６を通過してチャネル領域１７に入り、ドレイン領域１４に至る経路を移動する。

絶縁ゲイト型の電界効果トランジスタにおいては、低濃度不純物領域のような高抵抗領域がチャネルに対してキャリアの流入側にあるのか、あるいは流出側にあるのか、ということは、動作状態に大きな違いを与える。

従ってこのような場合、ソース線１２から供給される信号電圧の極性が反転することで、薄膜トランジスタの動作状態は異なるものとなる。これは、ドレイン領域１４側だけに低濃度不純物領域が配置されていることに起因する。（ここではそのような設定としている）

この現象は、低濃度不純物領域１５と１６の寸法が異なる場合にも同様に発生する。

このような状況においては、画素に同じ情報を書き込もうとしても、その極性が反転することにより、薄膜トランジスタの動作状況が異なるものとなり、それに対応して情報の書込み状態も違ったものとなる。

１画素に注目すれば、普通極性の反転は毎回の書込み毎に行われる。例えば、１画素への書き込みは、１秒間に３０回行われる。従って、上記薄膜トランジスタの動作の非対称性は毎秒３０回発生する。

このような場合、同じ情報を書込み続けようとしても、１秒間に３０回の割合で書き込まれる情報に違いが発生する。この書き込まれる情報の違いは、フリッカーと呼ばれる画面のチラツキの要因となる。

本明細書で開示する発明は、前述した不可避に発生してしまうマスク合わせのズレに起因して生じる、極性反転動作時における薄膜トランジスタのアンバンラス動作の問題を解決し、表示される画像のチラツキを抑制する技術を提供することを課題とする。

本明細書で開示する発明の一つは、図１（Ａ）にその具体的な構成例を示すように、
活性層中に、
ソース領域１０４及びドレイン領域１１１と、
偶数個のチャネル領域１０７及び１０９と、
前記偶数個のチャネル領域のそれぞれにおいて各チャネル領域を挟んで配置された一対の高抵抗領域１０２及び１０３、さらに１０８及び１１０と、
が形成され、
前記高抵抗領域は、前記ソース及びドレイン領域に比較して高抵抗を有し、
前記各チャネル領域を挟んで配置された一対の高抵抗領域１０２と１０３、及び１０８と１１０の寸法は、互いに異なっていることを特徴とする。

上記構成は、本質的に作製時の位置合わせ誤差により、高抵抗領域１０２と１０３の配置位置がズレてしまった場合を前提としている。この位置合わせのズレは、フォトリソグラフィー工程を利用した非自己整合プロセスを利用した場合に発生する。

即ち、上記構成は、フォトマスクの配置に際する位置合わせ精度の問題や、露光時における分解能の問題から、発生する位置合わせのズレを前提としている。

またここで問題となる位置ズレは、図１（Ａ）のＡ−Ａ’で切り取られる断面の面方向（面に平行な方向）におけるものである。この位置ズレは、薄膜トランジスタの動作時におけるキャリアの移動方向に概略一致する。また、この位置ズレは、マスク合わせ時の回転方向のズレによっても生じる。

なお、Ａ−Ａ’で切り取られる断面の面に垂直な方向における位置ズレは、本明細書で開示する発明には関係しない。

上記構成を採用することの効果は、位置合わせ誤差により、一対の高抵抗領域の寸法の違いが５０％以上となる場合に特に顕著に得られる。

高抵抗領域としては、ソース及びドレイン領域に比較して低濃度に一導電型を付与する不純物が含まれた一導電型を有する低濃度不純物領域を挙げることができる。一般にドレイン領域側に配置された低濃度不純物領域がＬＤＤ（ライトドープドレイン領域）と称される。

一導電型を付与する不純物の含有濃度がソース及びドレイン領域よりも低ければ、当然その抵抗は高くなる。具体的には、その導電率は低くなり、シート抵抗は高くなる。

また、高抵抗領域としては、一導電型を付与する不純物イオンをドーピングしないで、真性または実質的に真性な領域を利用することもできる。これは、オフセットゲイト領域やオフセット領域と称される。この領域はソース／ドレイン領域としても機能せず、またチャネル領域としても機能しない。この領域の作用も上述した低濃度不純物領域と同様な機能を有する。

他の発明の構成は、図１（Ａ）にその具体的な構成例を示すように、
偶数個のチャネル領域１０７及び１０９と、
前記偶数個のチャネル領域のそれぞれにおいて各チャネル領域を挟んで配置された一対の高抵抗領域１０２及び１０３、さらに１０８及び１１０と、
ソース領域１０４及びドレイン領域１１１と、
を少なくとも有し、
前記高抵抗領域は、前記ソース及びドレイン領域に比較して高抵抗を有し、
前記一対の高抵抗領域の寸法は、一方（例えば１０２）が所定の寸法より大きく、他方（例えば１０３）が所定の寸法より小さいことを特徴とする。

上記構成は、図２に示すように、レジストマスク２０３の位置合わせ誤差により、１０８及び１１０で示されるチャネル領域１０９を挟んで配置された高抵抗領域（図２の場合は低濃度不純物領域）の寸法が、所定の寸法よりズレてしまった場合を前提としている。

図２に示すようなレジストマスク２０３の位置合わせのズレが発生した場合、１０８の領域はその寸法が所定の寸法より大きくなり、１１０の領域はその寸法が所定の寸法より小さくなる。なお、図２に示す場合では、所定の寸法が実現した場合、１０８の領域と１１０の領域の寸法とは同じになる。

所定の寸法よりズレているかどうかは、多数の完成品を比較すれば明らかになる。例えば、全ての完成品について、図２（Ｃ）に示すような状態、即ち、高抵抗領域（この場合は低濃度不純物領域）１０８と１１０との寸法比が概略同じであるような構造が観察される場合、それは本質的なマスク合わせ時のズレによって生じたものではなく、そもそもがそのような構成であったということになる。

即ち、上記構成は、ロット毎にマスク合わせ誤差のバラツキが存在することを前提としている。

他の発明の構成は、
偶数個のチャネル領域と、
前記偶数個のチャネル領域のそれぞれにおいて各チャネル領域を挟んで配置された一対の高抵抗領域と、
ソース及びドレイン領域と、
を少なくとも具備した活性層を有し、
前記高抵抗領域は、前記ソース及びドレイン領域に比較して高抵抗を有し、
前記一対の高抵抗領域の寸法は作製時の位置合わせ誤差により、一方が所定の寸法より大きく、他方が所定の寸法より小さいことを特徴とする。

他の発明の構成は、具体的な構成例を図１（Ａ）に示すように、
活性層中に、
ソース領域１０４及びドレイン領域１１１と、
偶数個（この場合は２個）のチャネル領域１０７及び１０９と、
前記ソース及びドレイン領域に比較して高抵抗を有した複数の高抵抗領域（この場合は低濃度不純物領域）１０２、１０３、１０８、１１０と、
を有し、
前記高抵抗領域の寸法は本質的な位置合わせ誤差を有し、
前記高抵抗領域に着目した場合における前記ソース領域１０４から前記ドレイン領域１１１へと至る経路と前記ドレイン領域１１１から前記ソース領域１０４へと至る経路とが等しいまたは概略等しいことを特徴とする。

図１（Ａ）に示す構成においては、高抵抗領域１０２と１０３は本質的な位置合わせ誤差により、その寸法が互いに異なってしまっている。この本質的な位置合わせ誤差は、高抵抗領域を形成する際におけるマスク合わせ時の位置合わせ誤差に起因する。

高抵抗領域に着目した場合におけるソース領域１０４からドレイン領域１１１への経路は、
（１）ソース領域１０４
（２）高抵抗領域（低濃度不純物領域）１０３
（３）チャネル領域１０７
（４）高抵抗領域（低濃度不純物領域）１０２
（５）Ｎ⁺ 型領域１０１
（６）高抵抗領域（低濃度不純物領域）１０８
（７）チャネル領域１０９
（８）高抵抗領域（低濃度不純物領域）１１０
（９）ドレイン領域１１１
となる。

他方、ドレイン領域１１１からソース領域１０４への経路は、
（１）ドレイン領域１１１
（２）高抵抗領域（低濃度不純物領域）１１０
（３）チャネル領域１０９
（４）高抵抗領域（低濃度不純物領域）１０８
（５）Ｎ⁺ 型領域１０１
（６）高抵抗領域（低濃度不純物領域）１０２
（７）チャネル領域１０７
（８）高抵抗領域（低濃度不純物領域）１０３
（９）ソース領域１０４
となる。

ここで、高抵抗領域１０２と１０８の示す抵抗は同じと見なせる。また、１０３と１１０の抵抗も同じと見なせる。この関係は、高抵抗領域の形成時における位置合わせ誤差には実質上依存しない。

従って、上記２つの経路は同じものと見なせる。

他の発明の構成は、
偶数個のチャネル領域と、
前記チャネル領域のそれぞれを挟んで配置された一対の高抵抗領域と、
ソース及びドレイン領域と、
を少なくとも具備した活性層を有した半導体装置の作製方法であって、
一対の高抵抗領域は、非自己整合的に行われる不純物イオンのドーピングにより一方が所定の寸法より大きく、他方が所定の寸法より小さく形成されることを特徴とする。

本明細書で開示する発明を利用することで、アクティブマトリクス型の液晶パネルの作製工程において、不可避に発生してしまうマスク合わせのズレに起因して生じる、極性反転動作時における薄膜トランジスタのアンバンラス動作の問題を解決し、表示される画像のチラツキを抑制することができる。

図１（Ａ）に示すように、本質的にその寸法に誤差が生じている高抵抗領域１０３と１０２、さらに１１０と１０８とを備えた薄膜トランジスタにおいて、ソース領域１０４側からドレイン領域１１１への経路における上記高抵抗領域の存在と、ドレイン領域１１１側からソース領域１０４への経路における上記高抵抗領域の存在とが同じ配置状態になるようにする。

即ち、チャネルの数を偶数個とし、１０２や１０３で示される一対の高抵抗領域の寸法が位置合わせ誤差のために異なってしまった場合であっても、その影響が上記２つの経路において異ならないようにする。

このようにすることで、ソース線１０６から供給される信号電圧が反転した場合であっても、画素電極１１４に書き込まれる情報に上記位置合わせ誤差の影響ができることを抑制することができる。具体的には、上記位置合わせ誤差に起因して、画像のチラツキが生じてしまうことを抑制することができる。

図１（Ａ）に本実施例の概略の構成の上面図を示す。図１（Ａ）に示すのは、アクティブマトリクス型の液晶表示装置の１画素の部分を上面から見た状態である。

本実施例に示す構成は、高抵抗領域（ここでは低濃度不純物領域）の形成位置がずれても、その影響により反転動作時における薄膜トランジスタの動作に非対称性が現れないものとしたことを特徴とする。

本実施例に示す薄膜トランジスタは、等価的に２つの薄膜トランジスタが直列に接続され、共通のゲイト電極を備えた構成を有している。

図１（Ａ）において、１０６がソース線である。このソース線１０６には画素電極１１４に書込むべき画像信号が供給される。このソース線１０６に供給される画像信号は薄膜トランジスタで選択され、画素電極１１４に画像情報に対応した所定の情報が書き込まれる。

１１３がゲイト線である。ゲイト線１１３には、薄膜トランジスタをＯＮ／ＯＦＦさせるための信号が供給される。ゲイト線１１３の活性層と交差する部分はゲイト電極として機能する。

ソース線１０６とゲイト線１１３とは数百×数百の数でもってアクティブマトリクス回路に格子状に配置されている。そして、その交点付近は、全て図１（Ａ）に示すような構成を有している。

活性層は、１０４、１０３、１０７、１０２、１０１、１０８、１０９、１１０、１１１で示される各領域でもって構成される島状のパターンである。

１０４、１０１、１１１で示される領域は、Ｎ型（強いＮ型を有しているという意味でＮ⁺ 型と表示する）を有している。（本実施例ではＮチャネル型の例を示す）

ここでは、１０４の領域をソース領域、１１１の領域をドレイン領域と定義する。

１０３、１０２、１０８、１１０で示されるのは高抵抗領域となる低濃度不純物領域である。これら領域は、１０４、１０１、１１１で示される領域に比較して、より弱いＮ型（Ｎ^- 型と表示する）を有している。

即ち、１０３、１０２、１０８、１１０で示される高抵抗領域は、ソース領域１０４及びドレイン領域１１１よりも含まれる導電型を付与する不純物の濃度が低いものとなっている。

本実施例においては、高抵抗領域１０２の寸法（キャリアの移動方向における寸法）と高抵抗領域１０３との寸法は異なるものとなっている。また、高抵抗領域１０８の寸法と高抵抗領域１１０の寸法は互いに異なるものとなっている。

これは、高抵抗領域の形成時におけるマスク合わせ精度の誤差に起因する。本実施例ではマスク合わせ精度のズレが存在することを前提とした構成が示されている。

１０５はソース領域１０４とソース線１０６とのコンタクト部である。また、１１２はドレイン領域１１１と画素電極１１４とのコンタクト部である。

本実施例に示す構成においては、ソース線１０６に供給される信号電圧の極性が反転しても薄膜トランジスタの動作の対称性が維持される。

例えば、基準電位に対して、ソース領域１０４に低い電圧（負の電圧）を加えた状態を考える。（動作状態Ａ）

他方、基準電位に対して、ソース領域１０４に高い電圧（正の電圧）を加えた状態を考える。（動作状態Ｂ）

上記２つの状態では、キャリアの移動方向は逆になる。そしてそれに対応して、ソース領域１０４とドレイン領域１１１との役割は逆転する。

この場合、移動するキャリアの経路を考えると、その経路の対称性は保たれている。

即ち、動作状態Ａにおいては、キャリア（電子）は、
（１）ソース領域１０４
（２）高抵抗領域（低濃度不純物領域）１０３
（３）チャネル領域１０７
（４）高抵抗領域（低濃度不純物領域）１０２
（５）Ｎ⁺ 型領域１０１
（６）高抵抗領域（低濃度不純物領域）１０８
（７）チャネル領域１０９
（８）高抵抗領域（低濃度不純物領域）１１０
（９）ドレイン領域１１１
といった経路で移動する。

他方、動作状態Ｂにおいては、キャリア（電子）は、
（１）ドレイン領域１１１
（２）高抵抗領域（低濃度不純物領域）１１０
（３）チャネル領域１０９
（４）高抵抗領域（低濃度不純物領域）１０８
（５）Ｎ⁺ 型領域１０１
（６）高抵抗領域（低濃度不純物領域）１０２
（７）チャネル領域１０７
（８）高抵抗領域（低濃度不純物領域）１０３
（９）ソース領域１０４
といった経路で移動する。

ここで、高抵抗領域１０２と１０８はほぼ同じ抵抗を示すと見なすことができる。即ち、１０２と１０８の領域は、キャリアの移動に際してほぼ同じ抵抗を示すものと見なせる。

一方で、高抵抗領域１０３と１１０もほぼ同じ抵抗を示すと見なすことができる。即ち、高抵抗領域１０３と１１０は、キャリアに移動に際してほぼ同じ抵抗を示すものと見なせる。

従って、高抵抗領域に着目して、上記２つの動作状態におけるキャリアに移動経路を考えた場合、その移動経路は同じものと見なせる。従って、動作状態Ａと動作状態Ｂとは同じ動作状態であると見ることができる。

図からは明らかでないが、現実には１０５や１１２で示されるコンタクトの形成位置のズレも存在する。

しかし、ソース領域１０４やドレイン領域１１１の抵抗は、高抵抗領域（低濃度不純物領域）に比較して低抵抗（１桁以上導電率は高い）であるので、コンタクト位置のズレによる動作への影響はほとんど問題とならない。

従って、コンタクト位置のズレが存在しても、ソース線１０６に供給される信号電圧の極性が反転した場合における動作状態の対称性は確保される。

以上のように本実施例に示す構成を採用することにより、反転動作時における薄膜トランジスタの非対称動作に起因する表示のチラツキを抑制することができる。

図１（Ｂ）に示すのは、図１（Ａ）に示す場合とは異なった方向にマスクがずれてしまった場合の例である。即ち、高抵抗領域１０２、１０３、１０８、１１０を形成するためのレジストマスクの配置に際して、図１（Ａ）の場合とは逆に図面下側の方向にマスクの配置位置がずれてしまった場合の例である。

この場合も、高抵抗領域に着目した場合におけるソース領域１０４からドレイン領域１１１へと移動するキャリアの経路と、ドレイン領域１１１からソース領域１０１へと移動するキャリアの経路とは同じになる。

従って、この場合も反転動作時における対称性は確保される。

このようにマスク合わせ時の位置ズレが存在した場合において、ソース領域（ソース電極）に加えられる信号電圧の極性が反転しても薄膜トランジスタの動作の対称性を保つことができる。そして、そのことによりチラツキのない表示を行うことができる。

本実施例では、実施例１に示す構成の作製工程の概略を示す。本実施例で示すのは、図１（Ａ）のＡ−Ａ’で切った断面の作製工程である。

図２は図１（Ａ）のＡ−Ａ’で切った断面の作製工程である。なお、図１と同じ符号は図１と同じ箇所を示す。またその詳細は実施例１に示したものと同じである。

まずガラス基板２０１上に図示しない下地膜を成膜する。ここでは、下地膜として酸化珪素膜をスパッタ法によって３０００Åの厚さに成膜する。

次に図示しない非晶質珪素膜を減圧熱ＣＶＤ法のより、５００Åの厚さに成膜する。そしてレーザー光の照射を行いこの非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。この方法はレーザーアニール法として知られている。レーザーアニール法以外には、加熱処理や強光の照射による方法を利用することができる。

次に上記レーザーアニール法によって得られた結晶性珪素膜をパターニングし、図２（Ａ）の２０２で示す活性層パターンを形成する。２０２で示される活性層パターンは、図１の１０４、１０３、１０７、１０２、１０１、１０８、１０９、１１０、１１１の各領域で構成されている。

図２（Ａ）に示す状態を得たら、ゲイト絶縁膜２０５として１０００Å厚の酸化珪素膜をプラズマＣＶＤ法で成膜する。

さらにゲイト電極（ゲイト配線が兼ねている）１１３を構成するためのアルミニウム膜（図示せず）を４０００Åの厚さにスパッタ法でもって成膜する。このアルミニウム膜中には、スカンジウムを0.18重量％含有させる。

スカンジウムを含有させるのは、後の工程においてヒロックやウィスカーと呼ばれる突起物が形成されてしまうことを抑制するためである。ヒロックやウィスカーとは、アルミニウムの異常成長によって形成される針状あるいは刺状の突起物のことである。

図示しないアルミニウム膜を成膜したら、それをパターニングすることにより、１１３で示されるパターンを形成する。１１３で示されるパターンは、図１にも図示されているように、アクティブマトリクス回路におけるゲイト線として機能する。また、活性層２０２と交差する部分でゲイト電極として機能する。図２には、ゲイト電極として機能する部分の断面が示されている。

次に得られたアルミニウムパターンを陽極とした陽極酸化を行い、厚さ８００Åの陽極酸化膜２０４（図１には図示せず）を形成する。この陽極酸化膜２０４は、前述のヒロックやウィスカーの発生を抑制する機能と、ゲイト線の周囲からの絶縁性を向上させ、多層配線構造とした場合における上下ショートを防止する機能を有している。

次に図２（Ｂ）に示すようにレジストマスク２０３を配置する。このレジストマスクの配置において、その位置がゲイト電極１１３に対して図２の図面上の左右どちらかに相対的にズレてしまう。ここでは、図面上左側に相対的にズレた例が示されている。

この位置ズレは、基板の大きさが小さく（例えば５ｃｍ角程度以下というような大きさ）、またその収縮が問題とならないレベル（石英基板を利用すれば実現できる）であれば、ほとんど無いものと見なすことができる。または生じても実用上は無視することができる。

しかしながら、基板が大型化し、また基板としてガラス基板を利用する場合には、不可避に発生してしまう。勿論この位置合わせのズレは、ゲイト電極１１３の形成時におけるマスク合わせのズレによっても生じる。いずれにせよ、ゲイト線１１３とレジストマスク２０３との相対的なズレは、図２（Ｂ）に示すようなものとなる。

なお、ゲイト線１１３とレジストマスク２０３との相対的な位置ズレが図２における図面奥行き方向（即ち、図１における図面左右方向）に生じた場合は、特に問題とはならない。この場合は、レジストマスク２０３の寸法を大きめに設定することにより、その影響を吸収することができる。

レジストマスク２０３を配置し、図２（Ｂ）に示す状態としたら、Ｐ（リン）元素のドーピングを行う。ここでは、プラズマドーピング法を用いてＰ（リン）元素のドーピングを行う。１０１と１１１の領域は、Ｐ元素が選択的にドーピングされ、Ｎ⁺ 型の領域となる。

Ｎ⁺ 型というのは、後に形成される低濃度不純物領域に対して、強い導電型を有していることを示すための便宜上の表現である。（なお、低濃度不純物領域はＮ^- 型と表記する）

本実施例では、Ｎチャネル型の薄膜トランジスタを作製する場合であるので、Ｎ型を付与するＰを利用する場合を示す。例えば、Ｐチャネル型を作製するのであれば、Ｂ（ボロン）イオンの注入を行う。

次にレジストマスク２０３を除去し、プラズマドーピング法を用いて、再度のＰ元素のドーピングを行う。この工程におけるドーピング条件は、図２（Ｂ）に示す工程における場合より、低ドーズ量でもって行う。即ち、図２（Ｂ）に示す工程における場合より、ライトドーピングを行う。なお、Ｐチャネル型の薄膜トランジスタを作製するのであれば、ここでＢ元素のドーピングを行う。

この工程では、１０８と１１０で示される領域に対して、より低ドーズ量（１０１や１１１で示される領域に比較して）でもってＰ元素がドーピングされる。そして、１０８と１１０の領域は、Ｎ^- 型を有した高抵抗領域（低濃度不純物領域）となる。

図２には図示されないが、この工程において、図１（Ａ）の１０２と１０３で示される領域も同時に形成される。なお、１０２が１０８で示される領域に、１０３が１１０で示される領域に対応する。

レジストマスク２０３とゲイト電極１１３の相対的な位置関係のズレに起因して、図２（Ｃ）に示すように、１０８と１１０の領域の寸法（ソース／ドレインを結ぶ線状の寸法、換言すればキャリアの移動経路方向における寸法）は互いに異なるものとなる。

図２（Ｃ）に示す状態における不純物元素のドーピング（ライトドーピング工程）が終了したら、再度のレーザー光の照射を行う。このレーザー光の照射を施すことにより、ドーピングされたＰ元素の活性化と、ドーピング時のイオンの衝撃によって損傷した結晶構造のアニールとを行う。

次に図２（Ｄ）に示すように、第１の層間絶縁膜２０７として、窒化珪素膜を３０００Åの厚さにプラズマＣＶＤ法でもって成膜する。

そして図からは明らかでないが、この第１の層間絶縁膜２０７上にソース線１０６（図１参照）を形成する。ソース線１０６はコンタクト１０５を介してソース領域１０４とコンタクトする。（図１参照）

さらに第２の層間絶縁膜２０８として、樹脂（ポリイミド）でなる層を形成する。樹脂でなる層は、その表面を平坦化できるという特徴を有している。

さらに画素電極１１４をＩＴＯでもって形成する。図１に示されるように画素電極１１４は、コンタクト１１２を介して、ドレイン領域１１１とコンタクトする。

こうして、図１（Ａ）にその上面の概略を示す構成を得る。なお、図２（Ｂ）に示す工程において、レジストマスクの配置位置が図面右側の方向にズレた場合、図１（Ｂ）にその上面図を示す構成を得る。

なお、コンタクト１０５や１１２の形成の際にもマスク合わせ時の位置ズレは生じる。しかし、ソース領域１０４やドレイン領域１１１の抵抗は低く、その領域に対する位置のズレ（コンタクト位置のズレ）は特に問題とはならない。

即ち、ソース領域１０４に極性の反転した信号電圧が加わった場合における薄膜トランジスタの動作の対称性に影響を与える影響は、高抵抗領域を形成する際の位置ズレに比較すれば問題とはならない。従って、ここではその影響は無視することができる。

本実施例は、実施例１または実施例２に示した構成において、高抵抗領域として、低濃度不純物領域の代わりに、当該領域をオフセットゲイト領域とする場合の例を示す。

オフセットゲイト領域は、低濃度不純物領域と同様な作用を有する高抵抗領域である。オフセットゲイト領域が低濃度不純物領域と異なるのは、その導電型が真性または実質的に真性であるということである。

本実施例に示す構成を実現するには、図２（Ｃ）に示す工程におけるライトドーピングを行わず、１０８と１１０の領域を真性または実質的に真性な領域として残存させればよい。この場合、１０８と１１０の領域がオフセットゲイト領域として機能する。

本実施例に示す構成においても、レジストマスク２０３のゲイト電極１１３に対する相対的な位置ズレに起因する問題を抑制することができる。即ち、上記位置ズレに起因して生じる薄膜トランジスタの動作の対称性の乱れを抑えることができる。

なお、図２に示すような作製工程を採用した場合、陽極酸化膜２０４の下部にその厚さの分でオフセットゲイト領域が形成される。しかし、図２に示す例においては、その厚さが８００Åと薄いので、その存在は図示していない。

本実施例は、実施例１に示す構成（図１（Ａ）に示す構成）をさらに変形した場合の例である。図３に本実施例の概略の上面図を示す。本実施例では、Ｎチャネル型の薄膜トランジスタの例を示す。

本実施例では、活性層中にチャネル領域が４か所形成される。即ち、ゲイト線３１２と活性層とが交差する３０３、３１８、３０８、３１０で示される領域がチャネル領域となる。

本実施例に示すような構成とした場合、等価的に４つの薄膜トランジスタが直列に接続された状態となる。このような構成は、画素電極とソース線との間に加わる電圧が各対応する薄膜トランジスタに分散されることになり、リーク電流の値を減少させることができる。

本実施例では、３１６をソース領域、３２１をドレイン領域と定義する。これらの領域はＮ⁺ 型（Ｐチャネル型であればＰ⁺ 型）を有している。

ソース領域３１６にはコンタクト３１４を介してソース線３１５にコンタクトしている。ドレイン領域３２１にはコンタクト３２２を介して画素電極（ＩＴＯ電極）３１３がコンタクトしている。

３０１、３１９、３０７で示される領域は、ソース領域３１６及びドレイン領域３２１と同じＮ⁺ 型を有している。

３０４、３０２、３０５、３１７、３２０、３０６、３０９、３１１で示されるのが、高抵抗領域である。これらの領域は、Ｎ^- 型で示される低濃度不純物領域である。

図３に示す構成も高抵抗領域を形成するためのマスクがゲイト線３１２に対して相対的にズレて（この場合は上方向に）しまい、その結果として、例えば３０２と３０４で示される領域の寸法が互いに異なってしまった場合の例である。

本実施例に示す場合においても、キャリアの移動経路における高抵抗領域の存在が、その移動方向を反対方向とした場合において対称となっている。

従って、ソース電極３１５に加わる信号電圧の極性が反転した場合でもっても動作の対称性を保つことができる。

〔比較例〕
ここでは、図３に示す構成と比較する意味でゲイト線と活性層との交差が３箇所で行われており、対応する活性層の領域にチャネル領域が形成されている構成を示す。

図５に比較例を示す。図５に示す構成は、３つの薄膜トランジスタが直列に接続された等価構造を有している。この比較例は、チャネル（活性層とゲイト線の交差箇所の数）とそれに対応する高抵抗領域の数が異なる以外は、図３に示すものと同じ構成と有している。

このような構成においては、ソース領域５０５からドレイン領域５０１へのキャイリアの移動経路（高抵抗領域に着目したキャリアの移動経路）と、ドレイン領域５０１からソース領域５０５へのキャリアの移動経路（高抵抗領域に着目したキャリアの移動経路）とは、互いに異なるものとなる。

即ち、ソース領域５０５からドレイン領域５０１へのキャリアの移動経路を高抵抗領域に着目して考えた場合、キャリアはまず５０４で示される高抵抗領域を通過し、最後に高抵抗領域５０２を通過する。

他方、ドレイン領域５０１からソース領域５０５へのキャリアの移動経路を低濃度不純物領域に着目して考えた場合、キャリアはまず５０２で示される高抵抗領域を通過し、最後に高抵抗領域５０４を通過する。

この比較例の場合も図３に示す構成の場合と同様に、高抵抗領域５０５と高抵抗領域５０２の寸法とは異なっている。当然、キャリアの移動に際して当該領域が示す抵抗値も異なる。

従って、ソース線５０６に供給される信号電圧の極性が反転した場合、その動作の対称性は維持されない。

このように、チャネルの数が奇数個の場合は、薄膜トランジスタの動作の対称性は維持されない。

本実施例は、実施例２に示す構成において、陽極酸化膜２０４の膜厚を２０００Åとした場合の例である。この場合、陽極酸化膜２０４の厚さの分で有効に機能するオフセットゲイト領域を形成することができる。この場合、低濃度不純物領域である高抵抗領域１０８、１１０に加えて、さらにチャネル領域１０９に隣接してオフセットゲイト領域を配置した構成が得られる。

本実施例は、実施例１（実施例２）に示す構成において、意図的にレジストマスクの配置位置をズラした場合の例である。この場合であっても位置合わせ時の位置ズレは存在するので、実施例１に示したように本明細書で開示する発明は有用なものとなる。

本明細書に開示する発明は、アクティブマトリクス型の液晶表示パネルに利用することができる。以下において、アクティブマトリクス型の液晶パネルを利用した各種装置の例を示す。

図６（Ａ）に示すのは、デジタルスチールカメラや電子カメラ、または動画を扱うことができるビデオムービーと称される撮影装置である。

この装置は、カメラ部２００２に配置されたＣＣＤカメラ（または適当な撮影手段）で撮影した画像を電子的に保存する機能を有している。そして撮影した画像を本体２００１に配置された液晶表示パネル２００３に表示する機能を有している。装置の操作は、操作ボタン２００４によって行われる。

図６（Ｂ）に示すのは、携帯型のパーソナルコンピュータ（情報処理装置）である。この装置は、本体２１０１に装着された開閉可能なカバー（蓋）２１０２に液晶表示パネル２１０４が備えられ、キーボード２１０３から各種情報を入力したり、各種演算操作を行うことができる。

図６（Ｃ）に示すのは、カーナビゲーションシステム（情報処理装置）にフラットパネルディスプレイを利用した場合の例である。カーナビゲーションシステムは、アンテナ部２３０４と液晶表示パネル２３０２を備えた本体から構成されている。

ナビゲーションに必要とされる各種情報の切り換えは、操作ボタン２３０３によって行われる。一般には図示しないリモートコントロール装置によって操作が行われる。

図６（Ｄ）に示すのは、投射型の画像表示装置の例である。図において、光源２４０２から発せられた光は、液晶表示パネル２４０３によって光学変調され、画像となる。画像は、ミラー２４０４、２４０５で反射されてスクリーン２４０６に映し出される。

図６（Ｅ）に示すのは、ビデオカメラ（撮影装置）の本体２５０１にビューファインダーと呼ばれる表示装置が備えられた例である。

ビューファインダーは、大別して液晶表示パネル２５０２と画像が映し出される接眼部２５０３とから構成されている。

図６（Ｅ）に示すビデオカメラは、操作ボタン２５０４によって操作され、テープホルダー２５０５に収納された磁気テープに画像が記録される。また図示しないカメラによって撮影された画像は液晶表示パネル２５０２に表示される。また表示装置２５０２には、磁気テープに記録された画像が映し出される。

発明の実施例である画素の上面概略図を示す図。 図１のＡ−Ａ’で切った断面作製工程を示す図。 発明の実施例である画素の上面概略図を示す図。 従来の例における画素の上面概略図を示す図。 比較のために例示した画素の上面概略図を示す図。 液晶パネルを利用した装置の例を示す図。

符号の説明

１０１ Ｎ⁺ 型領域
１０２ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
１０３ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
１０４ ソース領域（Ｎ⁺ 型領域）
１０５ コンタクト
１０６ ソース線
１０７ チャネル領域
１０８ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
１０９ チャネル領域
１１０ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
１１１ ドレイン領域
１１２ コンタクト
１１３ ゲイト線（活性層と交わる領域でゲイト電極として機能する）
１１４ 画素電極（ＩＴＯ電極）
２０１ ガラス基板
２０２ 活性層パターン
２０３ レジストマスク
２０４ 陽極酸化膜
２０５ ゲイト絶縁膜（酸化珪素膜）
２０６ 不純物元素のドーピングされなかった領域（Ｉ型領域）
２０７ 第１の層間絶縁膜（窒化珪素膜）
２０８ 第２の層間絶縁膜（ポリイミド膜）
３０１ Ｎ⁺ 型領域
３０２ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
３０３ チャネル領域
３０４ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
３０５ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
３０６ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
３０７ Ｎ⁺ 型領域
３０８ チャネル形成領域
３０９ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
３１０ チャネル形成領域
３１１ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
３１２ ゲイト線（活性層と交差する領域とゲイト電極として機能する）
３１３ 画素電極（ＩＴＯ電極）
３１４ コンタクト
３１５ ソース線
３１６ ソース領域（Ｎ⁺ 型領域）
３１７ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
３１８ チャネル領域
３１９ Ｎ^- 型領域
３２０ 高抵抗領域（低濃度不純物領域（Ｎ^- 型領域））
３２１ ドレイン領域（Ｎ⁺ 型領域）
３２２ コンタクト
１１ ソース線
１２ ゲイト線
１３ ソース領域
１４ ドレイン領域
１５ 高抵抗領域（低濃度不純物領域）
１６ 高抵抗領域（低濃度不純物領域）
１７ チャネル領域
１８ ゲイト電極
１９ 画素電極
５０１ ドレイン領域
５０２ 高抵抗領域（低濃度不純物領域）
５０３ 画素電極
５０４ 高抵抗領域（低濃度不純物領域）
５０５ ソース領域
５０６ ゲイト線

Claims (7)

1. 絶縁膜上に半導体膜を形成し、
   前記半導体膜と偶数回交差するような直線状のゲイト線を形成し、
   前記半導体膜及び前記ゲイト線上にマスクを形成し、
   プラズマドーピング法を用いて、高濃度の一導電型を付与する不純物のドーピングを行い、前記半導体膜における前記ゲイト線の両端にソース及びドレイン領域を、前記ゲイト線下にチャネル領域を偶数個形成し、
   前記マスクを除去し、
   前記半導体膜に前記ゲイト線をマスクとしてプラズマドーピング法を用いて、低濃度の一導電型を付与する不純物のドーピングを行い、前記ゲイト線の両端に、低濃度不純物領域を偶数個形成する半導体装置の作製方法であって、
   前記偶数個の低濃度不純物領域は前記ゲイト線を挟んで寸法が異なることを特徴とする半導体装置の作製方法。
2. 絶縁膜上に半導体膜を形成し、
   前記半導体膜と偶数回交差するような直線状のゲイト線を形成し、
   前記半導体膜及び前記ゲイト線上にマスクを形成し、
   プラズマドーピング法を用いて、高濃度の一導電型を付与する不純物のドーピングを行い、前記島状の半導体膜における前記ゲイト線の両端にソース及びドレイン領域を、前記ゲイト線下にチャネル領域を偶数個形成し、
   前記マスクを除去し、
   前記半導体膜に前記ゲイト線をマスクとしてプラズマドーピング法を用いて、低濃度の一導電型を付与する不純物のドーピングを行い、前記ゲイト線の両端に、低濃度不純物領域を偶数個形成し、
   前記分ゲイト線及び前記半導体膜上にプラズマＣＶＤ法により、窒化珪素膜を形成する半導体装置の作製方法であって、
   前記偶数個の低濃度不純物領域は前記ゲイト線を挟んで寸法が異なることを特徴とする半導体装置の作製方法。
3. 請求項１または請求項２において、
   前記低濃度不純物領域の前記ゲイト線に対して同じ側に配置された低濃度不純物領域は、それぞれ、同一の寸法であることを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記低濃度不純物領域は前記ゲイト線とは重ならないことを特徴とする半導体装置の作製方法。
5. 請求項１乃至請求項４のいずれか一において、
   前記ゲイト線を挟んで寸法が異なる低濃度不純物領域の寸法の違いが５０％以上であることを特徴とする半導体装置の作製方法。
6. 請求項１乃至請求項５のいずれか一において、
   前記低濃度不純物領域は真性または実質的に真性な領域を有し、かつチャネルとして機能しない領域であることを特徴とする半導体装置の作製方法。
7. 請求項１乃至請求項６のいずれか一において、
   前記マスクは前記ゲイト線を挟んだ寸法が異なるように、前記半導体膜上にずらして配置することを特徴とする半導体装置の作製方法。

Images