JP2006195480A - 画面表示装置 - Google Patents

画面表示装置 Download PDF

Info

Publication number
JP2006195480A
JP2006195480A JP2006034391A JP2006034391A JP2006195480A JP 2006195480 A JP2006195480 A JP 2006195480A JP 2006034391 A JP2006034391 A JP 2006034391A JP 2006034391 A JP2006034391 A JP 2006034391A JP 2006195480 A JP2006195480 A JP 2006195480A
Authority
JP
Japan
Prior art keywords
display
circuit
characters
screen
figures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006034391A
Other languages
English (en)
Inventor
Osamu Hosoya
理 細谷
Etsuko Ishii
悦子 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006034391A priority Critical patent/JP2006195480A/ja
Publication of JP2006195480A publication Critical patent/JP2006195480A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】回路構成を大幅に増大させずに、複数の画面表示装置を備える場合と同様に複数の表示領域を表示でき、文字又は図形を大きくできる画面表示装置の提供。
【解決手段】表示要求信号発生器2が文字又は図形の表示要求信号を出力し、記憶回路3が表示要求信号を受けて、文字又は図形を示すコードを出力し、メモリ4がコードを受けて、文字又は図形の画像データを出力し、保持回路5,6が画素データを一時保持した後出力し、ミキシング回路7が画素データを表示画面(10)の表示信号とする画面表示装置。記憶回路3、メモリ4及びミキシング回路7は、複数個の保持回路5,6に各対応して処理し、表示画面(10)に複数個の保持回路5,6に各対応する文字又は画像を表示し、記憶回路3は、分周回路11が表示要求信号を分周したパルス列に従った速度で文字又は図形を示すコードを出力して、表示する文字又は図形を大きくする構成である。
【選択図】図3

Description

本発明は、1つの画面表示装置(OSD回路(OSD : On Screen Display ))で複数の表示領域を同時に1つの表示画面に表示する画面表示装置に関するものである。
図9は、従来の画面表示装置の1例の構成を示すブロック図である。この画面表示装置1は、水平同期信号発生器9からの水平同期信号に同期し、MPU8からの指示に従って、テレビモニタ10の表示画面の任意の位置を始点として1文字画面毎にパルス列の表示要求信号を出力する表示要求信号発生器2と、MPU8から入力され記憶した文字コードを、表示要求信号を受けて、読み出し出力するRAM3と、この文字コードを受けて、予め記憶している文字のフォントデータを読み出し、読み出したフォントデータの、表示領域の画素1ライン分宛を出力するOSDROM4とを備えている。
また、この画面表示装置1は、OSDROM4が出力した表示領域の画素1ライン分を一時保持した後、水平同期信号に同期して画素1ビット宛順次出力するシフトレジスタ6と、水平同期信号に同期して、文字がテレビモニタ10の表示画面の所定位置に表示されるように、フォントデータの1ビット宛を着色して、テレビモニタ10の画像信号に混合させるミキシング回路7とを備えている。
このような構成の画面表示装置1の動作を以下に説明する。
水平同期信号発生器9は、テレビモニタ10の表示画面の水平位置と同期した水平同期信号を出力している。表示要求信号発生器2は、この水平同期信号をカウントしており、MPU8で任意に設定されたフォント表示位置になると、1文字目、2文字目、3文字目‥‥と必要な文字数分の表示要求信号を、水平同期信号に同期させてRAM3へ出力する。
RAM3には、MPU8によって任意に設定された文字コードが記憶されており、表示要求信号によって、順次、文字コードが読み出されて、OSDROM4へ出力される。
OSDROM4は、順次、入力された文字コードをアドレスとして、それらの文字のフォントデータを読み出し、1表示領域分が揃うと、表示領域の画素1ライン分をシフトレジスタ6へ出力する。
シフトレジスタ6は、表示領域の画素1ライン分が入力されると、これの1ビット宛を、順次、ミキシング回路7へ出力する。
ミキシング回路7は、フォントデータの1ビットが入力されると、所定の着色を施して、水平同期信号に同期して、文字がテレビモニタ10の表示画面の所定位置に表示されるように、テレビモニタ10の画像信号に混合させる。
シフトレジスタ6は、表示領域の画素1ライン分のフォントデータを出力し終わると、OSDROM4から、次の画素1ライン分が入力され、以下、上述と同様の動作が繰り返され、テレビモニタ10の表示画面の、MPU8で任意に設定されたフォント表示位置に、MPU8で任意に設定された文字列が表示される。図10に示したテレビ画面10a(表示画面:但し、一部分のみを示す)の第1表示領域が、上述の動作により表示された表示領域の例である。
特開昭62−150288号公報 特開平6−208362号公報 特開平5−316445号公報 特開平6−14267号公報
ところが、従来の画面表示装置1では、図10に示した第1表示領域又は第2表示領域のように、1表示領域のみしか表示できず、図2のように複数の表示領域を表示するには、その複数分の画面表示装置が必要であり、回路構成が大きくなって、チップ面積が大きくなる問題があった。この問題を解決するため、既に特許文献1で、画面表示装置の一部を共用する案が提案されているが、未だ改良が必要であった。
本発明は、上述の事情に鑑みてなされたものであり、第1発明では、回路構成を大幅に増大させることなく、複数の画面表示装置を備える場合と同様に複数の表示領域を表示でき、複数の表示領域が重なる場合に、何れを優先させるかを選択でき、文字又は図形を大きくできる画面表示装置を提供することを目的とする。
第2発明では、分周回路の分周比を表す信号を記憶する画像サイズ記憶回路と、画像サイズ記憶回路の記憶内容に従って分周比を決定する分周回路とを設けることにより、文字又は図形の大きさを選択できる画面表示装置を提供することを目的とする。
第3発明では、分周比の異なる複数の分周回路を設けることにより、複数の表示領域の文字又は図形をそれぞれ異なる大きさに設定できる画面表示装置を提供することを目的とする。
本発明の第1発明に係る画面表示装置は、表示画面の任意の画素を始点として所定の画素数毎に文字又は図形の表示要求信号を出力する表示要求信号発生器と、前記表示要求信号を受けて、記憶している文字又は図形を示すコードを出力する記憶回路と、該コードを受けて、予め記憶している文字又は図形の画素データを出力するメモリと、前記画素データを一時保持した後、水平同期信号に同期して出力する保持回路と、前記文字又は図形を前記表示画面の所定画素に表示すべく、水平同期信号に同期して、前記保持回路が出力した前記画素データを前記表示画面の表示信号とするミキシング回路とを備え、前記表示画面に前記文字又は図形を表示する画面表示装置において、前記保持回路を複数個有し、前記記憶回路は、複数個の前記保持回路分の文字又は図形を示すコード群を記憶し、前記表示要求信号を受けて、複数個の前記保持回路のそれぞれに対応する複数の文字又は図形を示すコードを時分割に出力し、前記メモリは、複数の前記コードにそれぞれ対応する複数の画素データを複数個の前記保持回路のそれぞれへ出力し、前記ミキシング回路は、複数個の前記保持回路のそれぞれから出力される画素データを表示信号として、前記表示画面に複数個の前記保持回路のそれぞれに対応する文字又は図形を表示すべくなしてあり、複数個の前記保持回路からの画素データが同一画素に重複するときに、何れの保持回路からの画素データを優先して表示信号とするかを表す表示優先順位信号を記憶する優先順位記憶回路を備え、前記ミキシング回路は、該優先順位記憶回路の記憶内容に従って、複数個の前記保持回路からのそれぞれの画素データを表示信号とし、パルス列をなす前記表示要求信号を分周して記憶回路へ入力する分周回路を備え、前記記憶回路は分周された前記パルス列に従った速度で文字又は図形を示すコードを出力して、表示する文字又は図形を大きくすべくなしてあることを特徴とする。
この画面表示装置では、記憶回路は複数個の保持回路のそれぞれに対応する複数の文字又は図形を示すコードを出力し、メモリはこの複数のコードにそれぞれ対応する複数の画素データを複数個の保持回路のそれぞれへ出力する。複数個の保持回路はそれぞれの画素データを一時保持した後、水平同期信号に同期して出力し、ミキシング回路は複数個の保持回路のそれぞれから出力される画素データを表示信号として、表示画面に複数個の保持回路のそれぞれに対応する文字又は図形を表示する。
優先順位記憶回路が、複数個の保持回路からの画素データが同一画素に重複するときに、何れの保持回路からの画素データを優先して表示信号とするかを表す表示優先順位信号を記憶する。そして、ミキシング回路は、優先順位記憶回路の記憶内容に従って、複数個の保持回路からのそれぞれの画素データを表示信号とする。
分周回路が、パルス列をなす表示要求信号を分周して記憶回路へ入力し、記憶回路は分周されたパルス列に従った速度で文字又は図形を示すコードを出力して、表示する文字又は図形を大きくする。
第2発明に係る画面表示装置は、分周回路の分周比を表す信号を記憶する画像サイズ記憶回路を備え、分周回路は、該画像サイズ記憶回路の記憶内容に従って分周比を決定し、文字又は図形の大きさを選択すべくなしてあることを特徴とする。
この画面表示装置では、画像サイズ記憶回路が、分周回路の分周比を表す信号を記憶する。そして、分周回路は、画像サイズ記憶回路の記憶内容に従って分周比を決定し、文字又は図形の大きさを選択する。
第3発明に係る画面表示装置は、分周比の異なる複数の分周回路を備え、複数個の保持回路のそれぞれに対応する文字又は図形をそれぞれ異なる大きさにすべくなしてあることを特徴とする。
この画面表示装置では、分周回路は、それぞれ異なる分周比で表示要求信号を分周し、複数個の保持回路のそれぞれに対応する文字又は図形をそれぞれ異なる大きさにする。
第1発明に係る画面表示装置によれば、回路構成を大幅に増大させることなく、複数の画面表示装置を備える場合と同様に複数の表示領域を表示でき、複数の表示領域が重なる場合に、何れを優先させるかを選択でき、文字又は図形を大きくすることができる。
第2発明に係る画面表示装置によれば、文字又は図形の大きさを選択するこができる。
第3発明に係る画面表示装置によれば、複数の表示領域の文字又は図形をそれぞれ異なる大きさに設定することができる。
以下に、本発明の実施の形態をそれを示す図面に基づき説明する。
図1は、本発明に係る画面表示装置の実施の形態を説明する為の画面表示装置の構成を示すブロック図である。この画面表示装置1aは、水平同期信号発生器9からの水平同期信号に同期し、MPU8からの指示に従って、テレビモニタ10の表示画面の任意の位置を始点として1文字画面毎に、1表示領域分のパルス列の表示要求信号を出力する表示要求信号発生器2と、MPU8から入力され記憶した、2表示領域に表示する文字コードを、表示要求信号を受けて、読み出し出力するRAM3と、この2表示領域に表示する文字コードを受けて、予め記憶している文字のフォントデータを2表示領域分それぞれに読み出し、読み出したフォントデータの、2表示領域の画素1ライン分宛をそれぞれ出力するOSDROM4とを備えている。
また、この画面表示装置1は、OSDROM4が出力した2表示領域の画素1ライン分をそれぞれ一時保持した後、それぞれ水平同期信号に同期して画素1ビット宛順次出力する2つのシフトレジスタ5,6と、水平同期信号に同期して、2表示領域の文字がテレビモニタ10の表示画面の表示領域それぞれの所定位置に表示されるように、2表示領域のそれぞれのフォントデータの1ビット宛を着色して、テレビモニタ10の画像信号に混合させるミキシング回路7とを備えている。
また、この画面表示装置1は、2表示領域の表示優先順位を表す信号をMPU8から入力され記憶する優先順位記憶回路(優先順位レジスタ)14を備え、ミキシング回路7は、優先順位記憶回路14の記憶内容に従って、2表示領域の何れかを優先する又はOR論理を取るの3方法の内の1つを選択して、テレビモニタ10の画像信号に混合させる。
このような構成の画面表示装置1aの動作を以下に説明する。
水平同期信号発生器9は、テレビモニタ10の表示画面の水平位置と同期した水平同期信号を出力している。表示要求信号発生器2は、この水平同期信号をカウントしており、MPU8で任意に設定されたフォント表示位置になると、1文字目、2文字目、3文字目‥‥と必要な文字数分の表示要求信号を、水平同期信号に同期させてRAM3へ出力する。尚、この表示要求信号は1表示領域に対応している。
RAM3には、MPU8によって任意に設定された2表示領域分の文字コードが記憶されており、表示要求信号によって、順次、2表示領域分の文字コードがそれぞれ読み出されて、OSDROM4へそれぞれ出力される。
つまり、1文字目、2文字目、3文字目・・・と必要な文字数分の表示要求信号に同期して、各要求信号毎に以下の2種類のアドレスを時分割でRAM3へ入力する。
・アドレス1・・・表示領域1に対応したRAMアドレス1
・アドレス2・・・表示領域2に対応したRAMアドレス2
上記各アドレスに応じたデータ(2種類の文字コード)がRAM3から時分割で読み出され、OSDROM4へ与えられる。
OSDROM4は、それぞれ入力された2表示領域分の文字コードによって、順次、それらの文字のフォントデータを読み出し、それぞれ1表示領域分が揃うと、表示領域の画素1ライン分をそれぞれシフトレジスタ5,6へ出力する。
OSDROM4へは上記2種類の文字コード(即ち、2種類のOSDROMアドレス)が時分割で与えられ、2種類のフォントデータが読み出され、各シフトレジスタ5,6に格納される。
・文字コード1→フォントデータ1→シフトレジスタ5へ格納
・文字コード2→フォントデータ2→シフトレジスタ6へ格納
シフトレジスタ5,6は、それぞれ表示領域の画素1ライン分が入力されると、これの1ビット宛を、順次、ミキシング回路7へそれぞれ出力する。
ミキシング回路7は、それぞれのフォントデータの1ビットが入力されると、所定の着色を施して、水平同期信号に同期して、文字がテレビモニタ10の表示画面のそれぞれの所定位置に表示されるように、テレビモニタ10の画像信号に混合させる。
このとき、ミキシング回路7は、2表示領域が重なる部分については、優先順位記憶回路14の記憶内容に従って、2表示領域の何れかを優先する又はOR論理を取るの3方法の内から1つを選択して、テレビモニタ10の画像信号に混合させる。
シフトレジスタ5,6は、それぞれ表示領域の画素1ライン分のフォントデータを出力し終わると、OSDROM4から、それぞれの次の画素1ライン分が入力され、以下、上述と同様の動作が繰り返され、テレビモニタ10の表示画面の、MPU8で任意に設定されたフォント表示位置に、MPU8で任意に設定された2つの文字列が表示される。
図2に示したテレビ画面10a(表示画面:但し、一部分のみを示す)の第1表示領域及び第2表示領域が、上述の動作により表示された表示領域の例である。第1表示領域及び第2表示領域の境界線付近で、両者が重なっており、この場合はOR論理を取っている。
このような画面表示装置1aでは、従来の画面表示装置1にシフトレジスタ5を1つ加えるだけで、回路構成を大幅に大きくすることなく、容易に2表示領域を表示することができる。
実施の形態1.
図3は、第1発明に係る画面表示装置の実施の形態の構成例を示すブロック図である。この画面表示装置1bは、表示要求信号発生器2からの表示要求信号のパルス列を2つ取り出し、一方はそのままRAM3に入力し、他方は例えば1/2の分周回路11で分周された後、RAM3に入力されている。その他の構成は、図1で説明した画面表示装置の構成と同様なので、説明を省略する。
このような構成の画面表示装置1bの動作を以下に説明する。
水平同期信号発生器9は、テレビモニタ10の表示画面の水平位置と同期した水平同期信号を出力している。表示要求信号発生器2は、この水平同期信号をカウントしており、MPU8で任意に設定されたフォント表示位置になると、1文字目、2文字目、3文字目‥‥と必要な文字数分の表示要求信号を、水平同期信号に同期させてRAM3へ出力する。
このとき、表示要求信号は2つに分けられ、一方はそのままRAM3に入力され、他方は分周回路11で分周された後、RAM3に入力されている。
RAM3には、MPU8によって任意に設定された2表示領域分の文字コードが記憶されており、その内、表示要求信号に同期された1表示領域分の文字コードは、従来どおり、表示要求信号によって、順次、読み出されて、OSDROM4へ出力される。他方、分周回路11で分周された表示要求信号に同期された1表示領域分の文字コードは、従来の2倍遅い速度でOSDROM4へ出力される。
このため、分周回路11で分周された表示要求信号に同期された1表示領域分のフォントデータは、その1表示領域分を担当するシフトレジスタ(ここでは、シフトレジスタ5とする)へ入力されるフォントデータの周期は通常の2倍となり、その表示画面の文字は、図4の第2表示領域に示すように、横方向に2倍の大きさになる。その他の動作は、図1、2で説明した画面表示装置の動作と同様なので、説明を省略する。
このような画面表示装置1bでは、従来の画面表示装置1に分周回路11を1つ加えるだけで、回路構成を大幅に大きくすることなく、容易に2表示領域に表示させる文字の大きさを異ならせることができる。
実施の形態2.
図5は、第2発明に係る画面表示装置の実施の形態の構成例を示すブロック図である。この画面表示装置1cは、表示要求信号発生器2からの表示要求信号のパルス列を2つ取り出し、一方はそのままRAM3に入力し、他方は例えば1/2の分周回路11aで分周された後、RAM3に入力されている。分周回路11aには、分周回路11aの分周比を表す信号をMPU8から入力され記憶する文字サイズレジスタ12の記憶内容が与えられ、分周回路11aは、これにより、分周比を切り換える。
例えば、文字サイズレジスタ12が“L”を記憶しているとき、分周回路11は、分周比を1(分周しない)にして、表示要求信号発生器2からの表示要求信号のパルス列を出力する。
文字サイズレジスタ12が“H”を記憶しているとき、分周回路11は、分周比を2にして、表示要求信号発生器2からの表示要求信号のパルス列を1/2に分周して出力する。その他の構成及び動作は実施の形態1で説明した画面表示装置の構成及び動作と同様なので、説明を省略する。
このような画面表示装置1cでは、文字サイズレジスタ12を加えるだけで、回路構成を大幅に大きくすることなく、表示させる文字の大きさをMPU8により容易に選択することができる。
実施の形態3.
図6は、第3発明に係る画面表示装置の実施の形態の構成例を示すブロック図である。この画面表示装置1dは、表示要求信号発生器2からの表示要求信号のパルス列を2つ取り出し、一方は例えば1/2の分周回路11で、他方は例えば1/3の分周回路13でそれぞれ分周された後、RAM3に入力されている。その他の構成は、図1、2で説明した画面表示装置の構成と同様なので、説明を省略する。
このような構成の画面表示装置1dの動作を以下に説明する。
水平同期信号発生器9は、テレビモニタ10の表示画面の水平位置と同期した水平同期信号を出力している。表示要求信号発生器2は、この水平同期信号をカウントしており、MPU8で任意に設定されたフォント表示位置になると、1文字目、2文字目、3文字目‥‥と必要な文字数分の表示要求信号を、水平同期信号に同期させてRAM3へ出力する。
このとき、表示要求信号は2つに分けられ、一方は例えば1/2の分周回路11で、他方は例えば1/3の分周回路13でそれぞれ分周された後、RAM3に入力されている。
RAM3には、MPU8によって任意に設定された2表示領域分の文字コードが記憶されており、その内、分周回路11で分周された表示要求信号に同期された1表示領域分の文字コードは、従来の2倍遅い速度でOSDROM4へ出力され、分周回路13で分周された表示要求信号に同期された1表示領域分の文字コードは、従来の3倍遅い速度でOSDROM4へ出力される。
このため、分周回路11で分周された表示要求信号に同期された1表示領域分のフォントデータは、その1表示領域分を担当するシフトレジスタ(ここでは、シフトレジスタ6とする)へ入力されるフォントデータの周期は通常の2倍となり、その表示画面の文字は、横方向に2倍の大きさになる。
他方、分周回路13で分周された表示要求信号に同期された1表示領域分のフォントデータは、その1表示領域分を担当するシフトレジスタ(ここでは、シフトレジスタ5とする)へ入力されるフォントデータの周期は通常の3倍となり、その表示画面の文字は、横方向に3倍の大きさになる。
この結果、第1表示領域及び第2表示領域の文字の大きさの比は、図7に示すように、横方向に1:1.5になる。その他の動作は、図1、2で説明した画面表示装置の動作と同様なので、説明を省略する。
このような画面表示装置1dでは、同時に表示する2表示領域の文字サイズをそれぞれ独立に設定できるので、2表示領域の文字サイズの比率を整数倍以外の値に設定することができる。
実施の形態4.
図8は、第3発明に係る画面表示装置の他の実施の形態の構成例を示すブロック図である。この画面表示装置1eは、表示要求信号発生器2からの表示要求信号のパルス列を2つ取り出し、一方は分周回路11aで分周された後、RAM3に入力され、他方は分周回路13aで分周された後、RAM3に入力されている。文字サイズレジスタ12,15は分周回路11a,13aのそれぞれの分周比を表す信号がMPU8から入力されてこれらを記憶し、記憶内容を分周回路11a,13aに与える。これにより、分周回路11a,13aの分周比が設定される。その他の構成は、図5に示した実施の形態2で説明した画面表示装置の構成と同様であり、同一部分に同一符号を付して説明を省略する。
例えば、文字サイズレジスタが“00”を記憶しているとき、分周回路の分周比は1(分周しない)に設定され、“01”を記憶しているとき、分周回路の分周比は1/2に、“10”を記憶しているとき、分周比は1/3に、“11”を記憶しているとき、分周比は1/4にそれぞれ設定されるようにしてある。
このような画面表示装置1eでは、分周回路11a,13aとこれに対応する文字サイズレジスタ12,15とを加えるだけで、回路構成を大幅に大きくすることなく、表示させる文字の大きさを表示領域毎に容易に選択することができる。
尚、上述の各実施の形態では、表示領域の数を2としたが2以外の数でも、同様なことを実施するのは容易なことである。
また、上述の各実施の形態で使用した分周比もこれらに限られないことは言う迄もない。
本発明に係る画面表示装置の実施の形態を説明する為の画面表示装置の構成を示すブロック図である。 図1に示す画面表示装置の動作により表示された表示領域の例を示す説明図である。 第1発明に係る画面表示装置の実施の形態の構成例を示すブロック図である。 第1発明に係る画面表示装置の動作により表示された表示領域の例を示す説明図である。 第2発明に係る画面表示装置の実施の形態の構成例を示すブロック図である。 第3発明に係る画面表示装置の実施の形態の構成例を示すブロック図である。 第3発明に係る画面表示装置の動作により表示された表示領域の例を示す説明図である。 第3発明に係る画面表示装置の他の実施の形態の構成例を示すブロック図である。 従来の画面表示装置の1例の構成を示すブロック図である。 従来の画面表示装置の動作により表示される表示領域を説明するための説明図である。
符号の説明
1a〜1e 画面表示装置、2 表示要求信号発生器、3 RAM、4 OSDROM、5,6 シフトレジスタ、7 ミキシング回路、8 MPU、9 水平同期信号発生器、10 テレビモニタ、10a テレビ画面、11,11a,13,13a 分周回路、12,15 文字サイズレジスタ、14 優先順位レジスタ(優先順位記憶回路)。

Claims (3)

  1. 表示画面の任意の画素を始点として所定の画素数毎に文字又は図形の表示要求信号を出力する表示要求信号発生器と、前記表示要求信号を受けて、記憶している文字又は図形を示すコードを出力する記憶回路と、該コードを受けて、予め記憶している文字又は図形の画素データを出力するメモリと、前記画素データを一時保持した後、水平同期信号に同期して出力する保持回路と、前記文字又は図形を前記表示画面の所定画素に表示すべく、水平同期信号に同期して、前記保持回路が出力した前記画素データを前記表示画面の表示信号とするミキシング回路とを備え、前記表示画面に前記文字又は図形を表示する画面表示装置において、
    前記保持回路を複数個有し、前記記憶回路は、複数個の前記保持回路分の文字又は図形を示すコード群を記憶し、前記表示要求信号を受けて、複数個の前記保持回路のそれぞれに対応する複数の文字又は図形を示すコードを時分割に出力し、前記メモリは、複数の前記コードにそれぞれ対応する複数の画素データを複数個の前記保持回路のそれぞれへ出力し、前記ミキシング回路は、複数個の前記保持回路のそれぞれから出力される画素データを表示信号として、前記表示画面に複数個の前記保持回路のそれぞれに対応する文字又は図形を表示すべくなしてあり、
    複数個の前記保持回路からの画素データが同一画素に重複するときに、何れの保持回路からの画素データを優先して表示信号とするかを表す表示優先順位信号を記憶する優先順位記憶回路を備え、前記ミキシング回路は、該優先順位記憶回路の記憶内容に従って、複数個の前記保持回路からのそれぞれの画素データを表示信号とし、
    パルス列をなす前記表示要求信号を分周して記憶回路へ入力する分周回路を備え、前記記憶回路は分周された前記パルス列に従った速度で文字又は図形を示すコードを出力して、表示する文字又は図形を大きくすべくなしてあることを特徴とする画面表示装置。
  2. 分周回路の分周比を表す信号を記憶する画像サイズ記憶回路を備え、分周回路は、該画像サイズ記憶回路の記憶内容に従って分周比を決定し、文字又は図形の大きさを選択すべくなしてある請求項1記載の画面表示装置。
  3. 分周比の異なる複数の分周回路を備え、複数個の保持回路のそれぞれに対応する文字又は図形をそれぞれ異なる大きさにすべくなしてある請求項1又は2記載の画面表示装置。
JP2006034391A 1994-12-12 2006-02-10 画面表示装置 Pending JP2006195480A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006034391A JP2006195480A (ja) 1994-12-12 2006-02-10 画面表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30769394 1994-12-12
JP2006034391A JP2006195480A (ja) 1994-12-12 2006-02-10 画面表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7306151A Division JPH08223497A (ja) 1994-12-12 1995-11-24 画面表示装置

Publications (1)

Publication Number Publication Date
JP2006195480A true JP2006195480A (ja) 2006-07-27

Family

ID=36801550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006034391A Pending JP2006195480A (ja) 1994-12-12 2006-02-10 画面表示装置

Country Status (1)

Country Link
JP (1) JP2006195480A (ja)

Similar Documents

Publication Publication Date Title
US4922238A (en) Method and system for smooth scrolling of a displayed image on a display screen
JPS63282790A (ja) 表示制御装置
JPH0335676B2 (ja)
JPH08223497A (ja) 画面表示装置
JPH068993B2 (ja) 映像表示装置
US6552750B1 (en) Apparatus for improving the presentation of graphics data on a television display
US6928118B1 (en) Device and method for displaying video
JPH07107408A (ja) 画面表示装置内蔵のシングルチップマイクロコンピュータ
JPH0981111A (ja) 画像表示制御装置
JP2006195480A (ja) 画面表示装置
JP2002229554A (ja) 画像処理装置
JPS59101697A (ja) カ−ソル表示方式
JP3593715B2 (ja) 映像表示装置
KR100261213B1 (ko) 디스플레이되는 문자마다 바탕색 선택이 가능한 온 스크린 디스플레이장치
JP3003734B2 (ja) 表示制御装置
JPS60205581A (ja) 表示装置
JPH0121512B2 (ja)
JPH10105150A (ja) キャラクタ記憶回路および表示制御装置
JPH01162088A (ja) スーパーインポーズ装置
JPH0654428B2 (ja) ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式
JPH0628428B2 (ja) 映像処理回路
JP2005236736A (ja) パターンジェネレータ
JPH09270970A (ja) オンスクリーンディスプレイ用のパターン信号発生回路
JPH0363871B2 (ja)
JPS6212284A (ja) 信号処理回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401