JP2006179878A5 - - Google Patents

Download PDF

Info

Publication number
JP2006179878A5
JP2006179878A5 JP2005337900A JP2005337900A JP2006179878A5 JP 2006179878 A5 JP2006179878 A5 JP 2006179878A5 JP 2005337900 A JP2005337900 A JP 2005337900A JP 2005337900 A JP2005337900 A JP 2005337900A JP 2006179878 A5 JP2006179878 A5 JP 2006179878A5
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor film
semiconductor
forming
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005337900A
Other languages
English (en)
Other versions
JP2006179878A (ja
JP5036173B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005337900A priority Critical patent/JP5036173B2/ja
Priority claimed from JP2005337900A external-priority patent/JP5036173B2/ja
Publication of JP2006179878A publication Critical patent/JP2006179878A/ja
Publication of JP2006179878A5 publication Critical patent/JP2006179878A5/ja
Application granted granted Critical
Publication of JP5036173B2 publication Critical patent/JP5036173B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (10)

  1. 基板上にアルミニウムを主成分とする第1の導電層を形成し、
    前記第1の導電層上に前記第1の導電層と異なる材料からなる第2の導電層を形成し、
    前記第1の導電層及び前記第2の導電層をエッチングしてゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体膜を形成し、
    前記第1の半導体膜に触媒元素を導入した後に加熱し、
    前記第1の半導体膜上に15族元素を含む第2の半導体膜を形成した後に前記第1の半導体膜及び前記第2の半導体膜を加熱し、
    前記第1の半導体膜及び前記第2の半導体膜をエッチングして島状の第1の半導体領域及び島状の第2の半導体領域を形成し、
    前記島状の第2の半導体領域上にソース電極及びドレイン電極を形成し
    記ソース電極及び前記ドレイン電極をマスクとして前記島状の第2の半導体領域をエッチングして、前記島状の第1の半導体領域の一部を露出させるとともにソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
  2. 基板上にアルミニウムを主成分とする第1の導電層を形成し、
    前記第1の導電層上に前記第1の導電層と異なる材料からなる第2の導電層を形成し、
    前記第1の導電層及び前記第2の導電層をエッチングした後、前記第1の導電層の側面を酸化してゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体膜を形成し、
    前記第1の半導体膜に触媒元素を導入した後に加熱し、
    前記第1の半導体膜上に15族元素を含む第2の半導体膜を形成した後に前記第1の半導体膜及び前記第2の半導体膜を加熱し、
    前記第1の半導体膜及び前記第2の半導体膜をエッチングして島状の第1の半導体領域及び島状の第2の半導体領域を形成し、
    前記島状の第2の半導体領域上にソース電極及びドレイン電極を形成し
    前記ソース電極及び前記ドレイン電極をマスクとして前記島状の第2の半導体領域をエッチングして、前記島状の第1の半導体領域の一部を露出させるとともにソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
  3. 基板上にアルミニウムを主成分とする第1の導電層を形成し、
    前記第1の導電層上に前記第1の導電層と異なる材料からなる第2の導電層を形成し、
    前記第1の導電層及び前記第2の導電層をエッチングした後、当該エッチングされた前記第1の導電層及び前記第2の導電層を覆うように第3の導電層を形成してゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体膜を形成し、
    前記第1の半導体膜に触媒元素を導入した後に加熱し、
    前記第1の半導体膜上に15族元素を含む第2の半導体膜を形成した後に前記第1の半導体膜及び前記第2の半導体膜を加熱し、
    前記第1の半導体膜及び前記第2の半導体膜をエッチングして島状の第1の半導体領域及び島状の第2の半導体領域を形成し、
    前記島状の第2の半導体領域上にソース電極及びドレイン電極を形成し
    前記ソース電極及び前記ドレイン電極をマスクとして前記島状の第2の半導体領域をエッチングして、前記島状の第1の半導体領域の一部を露出させるとともにソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
  4. 基板上にアルミニウムを主成分とする第1の導電層を形成し、
    前記第1の導電層上に前記第1の導電層と異なる材料からなる第2の導電層を形成し、
    前記第1の導電層及び前記第2の導電層をエッチングしてゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体膜を形成し、
    前記第1の半導体膜に触媒元素を導入した後に加熱し、
    前記第1の半導体膜上に希ガス元素を含む第2の半導体膜を形成した後に前記第1の半導体膜及び前記第2の半導体膜を加熱し、
    前記第2の半導体膜を除去し、
    前記第1の半導体膜上に導電性を有する第3の半導体膜を形成し、
    前記第1の半導体膜及び前記第3の半導体膜をエッチングして島状の第1の半導体領域及び島状の第2の半導体領域を形成し、
    前記島状の第2の半導体領域にソース電極及びドレイン電極を形成し
    前記ソース電極及び前記ドレイン電極をマスクとして前記島状の第2の半導体領域をエッチングして、前記島状の第1の半導体領域の一部を露出させるとともにソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
  5. 基板上にアルミニウムを主成分とする第1の導電層を形成し、
    前記第1の導電層上に前記第1の導電層と異なる材料からなる第2の導電層を形成し、
    前記第1の導電層及び前記第2の導電層をエッチングした後、前記第1の導電層の側面を酸化してゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体膜を形成し、
    前記第1の半導体膜に触媒元素を導入した後に加熱し、
    前記第1の半導体膜上に希ガス元素を含む第2の半導体膜を形成した後に前記第1の半導体膜及び前記第2の半導体膜を加熱し、
    前記第2の半導体膜を除去し、
    前記第1の半導体膜上に導電性を有する第3の半導体膜を形成し、
    前記第1の半導体膜及び前記第3の半導体膜をエッチングして島状の第1の半導体領域及び島状の第2の半導体領域を形成し、
    前記島状の第2の半導体領域上にソース電極及びドレイン電極を形成し
    前記ソース電極及び前記ドレイン電極をマスクとして前記島状の第2の半導体領域をエッチングして、前記島状の第1の半導体領域の一部を露出させるとともにソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
  6. 基板上にアルミニウムを主成分とする第1の導電層を形成し、
    前記第1の導電層上に前記第1の導電層と異なる材料からなる第2の導電層を形成し、
    前記第1の導電層及び前記第2の導電層をエッチングした後、当該エッチングされた前記第1の導電層及び前記第2の導電層を覆うように第3の導電層を形成してゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体膜を形成し、
    前記第1の半導体膜に触媒元素を導入した後に加熱し、
    前記第1の半導体膜上に希ガス元素を含む第2の半導体膜を形成した後に前記第1の半導体膜及び前記第2の半導体膜を加熱し、
    前記第2の半導体膜を除去し、
    前記第1の半導体膜上に導電性を有する第3の半導体膜を形成し、
    前記第1の半導体膜及び前記第3の半導体膜をエッチングして島状の第1の半導体領域及び島状の第2の半導体領域を形成し、
    前記島状の第2の半導体領域上にソース電極及びドレイン電極を形成し
    前記ソース電極及び前記ドレイン電極をマスクとして前記島状の第2の半導体領域をエッチングして、前記島状の第1の半導体領域の一部を露出させるとともにソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
  7. 請求項1乃至のいずれか一において、前記触媒元素は、タングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、及び白金のいずれか一または複数であることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至のいずれか一において、前記第1の導電層は、炭素と、クロム、タンタル、タングステン、モリブデン、チタン、シリコン、ニッケルのいずれか一又は複数を含有していることを特徴とする半導体装置の作製方法。
  9. 請求項において、前記炭素は、0.1〜10原子%含まれていることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至のいずれか一において、前記第2の導電層は、クロム、タンタル、タングステン、モリブデン、チタン、ニッケルまたはこれらの窒化物のいずれか一又は複数からなることを特徴とする半導体装置の作製方法。
JP2005337900A 2004-11-26 2005-11-23 半導体装置の作製方法 Expired - Fee Related JP5036173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005337900A JP5036173B2 (ja) 2004-11-26 2005-11-23 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004343132 2004-11-26
JP2004343132 2004-11-26
JP2005337900A JP5036173B2 (ja) 2004-11-26 2005-11-23 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006179878A JP2006179878A (ja) 2006-07-06
JP2006179878A5 true JP2006179878A5 (ja) 2008-10-23
JP5036173B2 JP5036173B2 (ja) 2012-09-26

Family

ID=36733644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005337900A Expired - Fee Related JP5036173B2 (ja) 2004-11-26 2005-11-23 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5036173B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066783B2 (ja) 2008-07-31 2022-05-13 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799293B2 (ja) 2005-09-21 2011-10-26 三洋電機株式会社 無線装置
US7642114B2 (en) 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof
JP5073396B2 (ja) * 2007-07-20 2012-11-14 新日本製鐵株式会社 高温強度と低温靭性に優れる溶接構造用鋼の製造方法
KR101358854B1 (ko) 2007-09-06 2014-02-06 삼성전자주식회사 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP5363009B2 (ja) * 2008-02-29 2013-12-11 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR100927585B1 (ko) 2008-03-05 2009-11-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5318865B2 (ja) * 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI574423B (zh) 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US9123820B2 (en) 2010-05-31 2015-09-01 Sharp Kabushiki Kaisha Thin film transistor including semiconductor oxide layer having reduced resistance regions
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
KR101537458B1 (ko) * 2011-04-08 2015-07-16 샤프 가부시키가이샤 반도체 장치 및 표시 장치
WO2012153364A1 (ja) * 2011-05-10 2012-11-15 パナソニック株式会社 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法
KR101952570B1 (ko) * 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101987320B1 (ko) 2012-12-31 2019-06-11 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828517B2 (ja) * 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
JPH08254680A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 半導体装置およびその製造方法
JP4101340B2 (ja) * 1997-12-12 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000314897A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
JP2002324808A (ja) * 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066783B2 (ja) 2008-07-31 2022-05-13 株式会社半導体エネルギー研究所 半導体装置

Similar Documents

Publication Publication Date Title
JP2006179878A5 (ja)
JP5910294B2 (ja) 電子装置及び積層構造体の製造方法
TWI292181B (en) A method for making a semiconductor device that includes a metal gate electrode
TWI342044B (en) Process for forming dual metal gate structures
JP5599026B2 (ja) 薄膜トランジスタの製造方法
JP2006352082A5 (ja)
JP2006128665A5 (ja)
US8357927B2 (en) Semiconductor device and method for manufacturing the same
TW201222676A (en) Thin film transistors and methods for manufacturing the same
JP2006080495A5 (ja)
JP2007123906A5 (ja)
WO2004025709A2 (en) Method for fabricating an ohmic contact in a semiconductor device
KR102175353B1 (ko) 반도체 소자 및 그 제조 방법
JP2008211199A5 (ja)
JP2006128666A5 (ja)
CN103943512A (zh) 一种降低石墨烯与电极接触电阻的方法
JP2010067937A (ja) ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JP5914865B2 (ja) 半導体装置
TWI298513B (en) Method for forming an array substrate
CN102593006B (zh) 一种减小金属与碳基材料的接触电阻的方法
JP2005109389A5 (ja)
TW201029114A (en) Thin film transistor array substrate and method for manufacturing the same
CN106784015B (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
JP2008211144A5 (ja)
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法