JP2006178931A - 制御基板及びそれを備えた画像形成装置、並びに制御基板の管理方法、コンピュータプログラム及びコンピュータ読み取り可能な記憶媒体 - Google Patents

制御基板及びそれを備えた画像形成装置、並びに制御基板の管理方法、コンピュータプログラム及びコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP2006178931A
JP2006178931A JP2005324052A JP2005324052A JP2006178931A JP 2006178931 A JP2006178931 A JP 2006178931A JP 2005324052 A JP2005324052 A JP 2005324052A JP 2005324052 A JP2005324052 A JP 2005324052A JP 2006178931 A JP2006178931 A JP 2006178931A
Authority
JP
Japan
Prior art keywords
board
sub
configuration information
control
installation location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005324052A
Other languages
English (en)
Other versions
JP2006178931A5 (ja
JP4761530B2 (ja
Inventor
Keizo Isemura
圭三 伊勢村
Tomohiro Tamaoki
智広 玉置
Kenji Hiromatsu
憲司 広松
Shunichi Komatsu
俊一 小松
Izuru Horiuchi
出 堀内
Takahiro Atomichi
高広 後路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005324052A priority Critical patent/JP4761530B2/ja
Priority to US11/286,136 priority patent/US7346717B2/en
Publication of JP2006178931A publication Critical patent/JP2006178931A/ja
Publication of JP2006178931A5 publication Critical patent/JP2006178931A5/ja
Application granted granted Critical
Publication of JP4761530B2 publication Critical patent/JP4761530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/0083Arrangements for transferring signals between different components of the apparatus, e.g. arrangements of signal lines or cables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077Types of the still picture apparatus
    • H04N2201/0082Image hardcopy reproducer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077Types of the still picture apparatus
    • H04N2201/0091Digital copier; digital 'photocopier'

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

【課題】 多様化した基板構成に対応でき、コストアップを生じさせない制御基板及びそれを備えた画像形成装置を提供することである。
【解決手段】その装置にはメイン基板と各負荷を制御する複数のサブ基板を備える制御基板が備えられる。その制御基板において、複数のサブ基板夫々は、基板の種類を特定する基板種類IDを提供する提供手段と、サブ基板が設置される装置上の場所を表す設置場所IDを読み取る読取手段と、サブ基板が設置された後、基板種類IDと読取られた設置場所IDをメイン基板へ送信する送信手段とを有する。一方、メイン基板は、複数の共通通信コネクタを介して通信を制御する通信制御手段と、これらコネクタの一つを介してサブ基板から送信された基板種類IDと設置場所IDの組み合わせによって表現される構成情報を得る構成情報取得手段と、その構成情報とその情報がこれらコネクタの内の何番目で受信されたかを解析する解析手段と、その解析された情報に基づいてサブ基板の制御を実行する制御手段とを備える。
【選択図】 図1

Description

本発明は、複数のサブ基板から構成される制御基板に関し、特に、サブ基板の接続位置とサブ基板の種類を認識して、以後、画像形成装置を制御する制御基板、及びそれを備えた画像形成装置に関するものである。
従来、マザーボード(メイン基板)と複数のサブ基板を接続するためには、サブ基板ごとにピン数の異なったコネクタが用いられていた。或いは、ピン数が同じ場合にはマザーボード上の各コネクタ配置を離すなどしてマザーボードとサブ基板を接続する場合に間違えの無いような配慮が払われていた。例えば、同じ種類のモータを制御するような複数の基板が存在した場合においても、意図的にピン数の異なったコネクタを用意したり、ピン数は同じでもコネクタの形状などを変えることにより組立て時における間違いの防止を行ってきた。
例えば、特許文献1には、基板情報と物理情報を取り込んでテーブル化し論理番号を登録し、次回より該当の論理番号を制御に使用することが開示されている。
特開平9−237241号公報
しかしながら、上記特許文献1によれば、マザーボード(DCON)上のどの位置のコネクタに制御基板を挿入しても不具合なく制御ができるようにはなっていない。
また、コネクタの形状やピン数を変更することは、コストアップにつながる。また、似た機能を有するサブ基板の形状を夫々異ならせることもコストアップにつながる。さらに、最近では基板上のコネクタ配置も以前よりも複雑化してきている。また、マザーボードとサブ基板を接続する束線も各接続でそれぞれ本数が異なり、全体構成で同じ束線構成がない程、束線構成の種類が多く多様化している。このため、装置組立て時には、これらの課題にも対応して誤りのない装置の組立てを実現しなければならない。
また、実開平4−120129号公報には、マザーボードに複数のサブ基板を直に取り付けるためのスロット(コネクタ)が設けられ、どのスロットに銅のようなサブ基板が取り付けられているかを認識している。これにより、サブ基板はどのスロットにでも取り付けることができる。
しかし、実開平4−120129号公報のように、マザーボードに直にサブ基板を取り付ける場合は問題ないが、サブ基板を装置筐体内の何れかの位置に取り付ける場合、その取り付け位置が正しくなければならないことがある。
例えば、モータが取り付けられたサブ基板が複数ある場合、被駆動部に適切なサブ基板を適切な取り付け部に取り付けなければならない。
即ち、メイン基板上のどのコネクタにでも束線を介してサブ基板を取り付けられるとしても、装置筐体におけるサブ基板の取り付け位置を間違うと正しい動作を行えなくなる。
本発明はこのような問題点に鑑みてなされたもので、多様化した基板構成に対応し、コストアップを生じさせない制御基板及びそれを備えた画像形成装置を提供することを目的としている。
上記目的を達成するため本発明の制御基板は以下の構成からなる。
即ち、メイン基板と実装される電子機器各部の負荷を制御する複数のサブ基板を備える制御基板であって、前記複数のサブ基板のそれぞれは、基板の種類を特定する基板種類IDを提供する提供手段と、前記電子機器における前記サブ基板が設置される場所を表す設置場所IDを読み取る読取手段と、前記サブ基板が前記設置場所に設置された後、前記基板種類IDと前記読取手段で読み取った前記設置場所IDを前記メイン基板へ送信する送信手段とを有し、前記メイン基板は、複数の共通通信コネクタを介した通信を制御する通信制御手段と、前記複数の共通通信コネクタの一つを介して前記送信手段によって前記サブ基板から送信された前記基板種類IDと前記設置場所IDの組み合わせによって表現される構成情報を得る構成情報取得手段と、前記構成情報取得手段によって得た前記構成情報とその情報が前記複数の共通通信コネクタの内の何番目で受信されたかを解析する解析手段と、前記解析手段で解析された情報に基づいて前記サブ基板の制御を実行する制御手段と有することを特徴とする。
また、本発明による画像形成装置は、メイン基板と実装される装置各部の負荷を制御する複数のサブ基板を備え、各サブ基板によって画像形成のために必要な動作を制御して画像形成を行う画像形成装置であって、前記複数のサブ基板のそれぞれは、基板の種類を特定する基板種類IDを提供する提供手段と、前記画像形成装置における前記サブ基板が設置される場所を表す設置場所IDを読み取る読取手段と、前記サブ基板が前記設置場所に設置された後、前記基板種類IDと前記読取手段で読み取った前記設置場所IDを前記メイン基板へ送信する送信手段とを有し、前記メイン基板は、複数の共通通信コネクタを介した通信を制御する通信制御手段と、前記複数の共通通信コネクタの一つを介して前記送信手段によって前記サブ基板から送信された前記基板種類IDと前記設置場所IDの組み合わせによって表現される構成情報を得る構成情報取得手段と、前記構成情報取得手段によって得た前記構成情報とその情報が前記複数の共通通信コネクタの内の何番目で受信されたかを解析する解析手段と、前記解析手段で解析された情報に基づいて前記サブ基板の制御を実行する制御手段とを有することを特徴とする。
さらに、本発明による制御基板の管理方法は、電子機器に実装され、メイン基板と前記電子機器各部の負荷を制御する複数のサブ基板とからなる制御基板における、前記メイン基板と前記複数のサブ基板との接続を管理する管理方法であって、前記複数のサブ基板夫々から基板の種類を特定するための基板種類IDを提供する提供工程と、前記電子機器における前記複数のサブ基板夫々が設置される場所を表す設置場所IDを読み取る読取工程と、前記複数のサブ基板夫々が前記設置場所に設置された後、前記基板種類IDと前記読取工程で読み取った前記設置場所IDを前記メイン基板へ送信する送信工程と、前記メイン基板に設けられた複数の共通通信コネクタの一つを介して、前記送信工程で前記サブ基板から送信された前記基板種類IDと前記設置場所IDの組み合わせによって表現される構成情報を得る構成情報取得工程と、前記構成情報取得工程で得た前記構成情報とその情報が前記複数の共通通信コネクタの内の何番目で受信されたかを解析する解析工程と、前記解析工程で解析された情報に基づいて前記サブ基板の制御を実行する制御工程とを有することを特徴とする。
さらなる本発明の特徴は、以下本発明を実施するための最良の形態および添付図面によって明らかになるものである。
本発明によれば、多様化した基板構成に対応でき、しかも、余計なコストアップを生じさせることもないという効果がある。
以下添付図面を参照して本発明の好適な実施形態について、さらに具体的かつ詳細に説明する。
<制御基板の全体構成>
図1は、本発明の実施例に係るマザーボード(メイン基板、以下同様)とサブ基板の接続形態を示した構成図である。
サブ基板A10はマザーボード1上のシリアルコネクタCH−1に接続され、サブ基板B11はシリアルコネクタCH−6に接続され、サブ基板C12はシリアルコネクタCH−7に接続されている。図1において、接続状態は実線で描画されている。この実施例に従う構成では、この他にも点線で接続されるような形態においても同じように制御することができる。即ち、各サブ基板は複数のコネクタのどれに接続してもかまわない。
図2は、基板IDと基板設置場所IDの具体的実現方法について示す図である。図2において、それぞれのサブ基板21及び25上には、基板種類IDを設定することが可能なスイッチ22及び26があり、このスイッチによりそれぞれがモータ駆動用のサブ基板、AD入力用サブ基板、高圧出力用サブ基板などと基板種類が分けられる。モータ駆動用サブ基板でもステッピングモータ2相駆動用とか、4相駆動用、5相駆動用などによりIDは異なる。
図2(A)の例では、基板21では、スイッチSW3、SW1、SW0がONに設定されている。一方、図2(B)の例では、基板25では、スイッチSW3、SW2、SW0がそれぞれONに設定されている。
また、サブ基板21及び25上には、設置場所IDを認識する回路があり、設置されたところが装置上どこであるのかを認識することが可能である。図2(A)と(B)では、サブ基板上のスイッチを設置場所から出ている機械的な突起物24及び28によりスイッチ23及び27を押すことにより、設置場所を認識するような構成となっている。この機械的な突起物の種類はそれぞれの場所により異なっており、装置上同じものが無いようにしてある。
図2(A)と(B)の例では、基板21では、その突起物によりスイッチSW7とSW4をONにしているし、基板25ではその突起物によりスイッチSW6とSW4をONにすることにより、設置場所IDを表している。
これらスイッチSW0〜SW7の状態を示すデータがサブ基板からメイン基板へ送信され、メイン基板はスイッチSW0〜SW7の組み合わせで画像形成装置内のサブ基板設置場所とサブ基板の種類が認識可能となる。
<画像形成装置について>
ここで、図3を用いて、本発明の代表的な実施例に従う制御基板を備えている画像形成装置30の構成について説明する。
図3において、39は電子写真感光体などの感光体ドラムである。像担持体としての感光体ドラムは、矢印方向に回転し、その感光ドラムの表面は、帯電器31により露光されて静電潜像が形成される。その静電潜像は、現像器33によりトナー等の現像剤により顕画化され現像像とされる。該現像像が転写器34により転写された紙などの記録シートPは、分離部35により感光ドラム39から分離され、定着器(不図示)へ搬送される。そこで現像像は、記録紙Pに定着される、一方、転写されずに感光ドラム上に残った残留トナーはクリーナブレードやローラなどのクリーナ部材37により払拭され、クリーナ部36のクリーナ容器38に廃トナーとして蓄積される。
図4は画像形成装置30の主要内部構成を示す側断面図である。
画像形成装置30は、記録紙に原稿画像を載せ出力する装置である画像出力部410と、原稿から画像データを読み取る装置である画像入力部411とを有している。更に、画像入力部411の上部に装着された自動原稿送り装置412と、画像出力部410から排出されるコピー用紙を複数のビンに仕分けして排出するためのソータ413とを備えている。
画像形成装置30は、例えばディジタル複写機であり、原稿から画像データを読み取る装置である画像入力部411のCCDにより原稿画像は画像データとして装置に読み込まれ、必要な画像処理が行われた後、画像メモリに蓄えられる。その画像データを画像出力部410に転送され、画像再生して記録紙にコピーされる。
画像入力部411には、その上面の原稿台に積載された原稿を照射しながら走査する光源421を備える。光源421はモータ(不図示)から駆動力を得て、左右方向に往復駆動する。光源421から照射された光は、積載された原稿により反射され、光学像が得られる。その光学像はミラー422、423、424及びレンズ425を介してCCD426に伝送される。またミラー422、423、424は光源421と一体的に駆動される。CCD426は光電気変換素子により構成されており、この素子の働きにより伝送されてきた、光学像が電気信号に変換され、さらにディジタル信号(画像データ)に変換される。
画像入力部における各調整値はバックアップ記憶装置により記憶される。読み込まれた原稿の画像データは、種々の補正処理とユーザの希望する処理による画像処理が加えられ、画像メモリ(不図示)に蓄積される。これらの画像処理装置における各調整値はバックアップ記憶装置により記憶される。
画像出力部410は、画像メモリに蓄積された画像データを読み出し、ディジタル信号からアナログ信号に再変換する。再変換して得られたアナログ信号は、さらに露光制御部(不図示)により適正な出力値に増幅され、光学照射部427により光信号に変換される。
その光信号はスキャナ428、レンズ429及びミラー430を伝播して、感光ドラム431(図4では39)上に照射され静電潜像が形成される。この潜像はトナーにより顕像化され、本体内を搬送されてくる記録紙上に転写される。さらに定着ローラ432により記録用紙上にトナー像が定着され、画像データが記録され、ソータ413に送られる。
画像出力部における各調整値はバックアップ記憶装置により記憶される。
ソータ413は図4において画像出力部410の左側に設置されている装置であり、画像出力部410から出力された記録紙を排紙上トレイ433、排紙下トレイ434に仕分けして排紙する処理を行う。排紙トレイは制御部(不図示)により制御され、出力された記録紙は制御部の指示した任意の排紙トレイ(上或いは下)に排出される。
給紙トレイは、右デッキ436、左デッキ435、上カセット437、下カセット438は画像出力部410の下部にあり、サイドデッキ439は画像出力部410の右側に設置される。(画像出力部410の下部デッキは、1500枚、カセットは550枚、サイドデッキは3500枚程度蓄積可能である。)制御部により、給紙トレイ435、436、437、438、439から蓄積された記録紙を搬送し画像出力を行う。
給紙トレイ435、436は操作者により紙がセットされる。その際、紙のサイズや向きの設定が行われ、その設定されたデータはバックアップ記憶装置により記憶される。
画像出力部410の左側に、操作者が少数の任意種類のコピー用紙を比較的容易に給紙することが可能となる手差しトレイ440が設置されている。また手差しトレイ440は、OHPシートや厚紙、はがきサイズ紙など特殊な記録用紙を使用する場合にも使用される。
給紙ローラ441、442、443、444、452は用紙をピックアップするピックアップローラ(不図示)、用紙搬送を行う搬送ローラ(上側)、束用紙を分離する分離ローラ(下側)の3つのローラから構成されている。
各給紙ローラの駆動は、それぞれステッピングモータで駆動される。即ち、右デッキ給紙部は右デッキモータ、左デッキ給紙部は左デッキモータ、上カセット給紙部は上カセットモータ、下カセット給紙部は下カセットモータを駆動することにより給紙動作を行う。サイドデッキ給紙は、サイドデッキ引き抜きローラ453に繋がっているサイドデッキモータ(ステッピングモータ)からクラッチを介して動作させる事により給紙動作を行う。
次に搬送ローラについて説明する。
レジストローラ454は、ステッピングモータで駆動され用紙を搬送する。マルチ給紙ローラ455、マルチ引き抜きローラ456、左デッキ引き抜きローラ450はメインモータ駆動によりクラッチを介して用紙を搬送する。定着ローラ432、内排紙ローラ457は、定着モータにより駆動される。
縦パス搬送ローラ445、縦パス搬送ローラ446、縦パス搬送ローラ447、縦パス搬送ローラ448はそれぞれステッピングモータで駆動される。両面複写用搬送ローラ449は、縦パス両面複写用搬送モータ(ステッピングモータ)で駆動される。プレレジローラ451はプレレジモータ(ステッピングモータ)で駆動される。外排紙ローラ458は外排紙モータ(ステッピングモータ)で駆動される。反転ローラ460は反転モータ(ステッピングモータ)で駆動される。両面複写用右ローラ461は両面複写用左モータ(ステッピングモータ)で駆動される。両面複写用左ローラ462は両面複写用右モータ(ステッピングモータ)で駆動される。
それぞれのステッピングモータの中には、同じ駆動方法(立上がり、立下り、回転速度)で動作するものが複数ある場合もある。例えば、給紙部はこの実施例の構成で述べると右デッキ給紙部、左デッキ給紙部、上カセット給紙部、下カセット給紙部は同じ種類のモータで駆動され、モータの制御も同一である。このため、モータの制御をサブ基板が担当する場合(この実施例のように)には、各給紙部を同じ種類のサブ基板で制御することが可能となる。また、同様に縦パスローラ445〜448においても同様に同じ種類のサブ基板で各ローラを制御することが可能である。
<サブ基板の種類IDについて>
次に、サブ基板の種類IDについて図5を参照して説明する。
図5に示すように、基板種類IDは4つのビットの組み合わせによって定められ、各ビットはスイッチSW0〜SW3夫々のオン(1)/オフ(0)状態を表している。このようにして、基板種類IDとしてスイッチSW0〜SW3を使用してそれぞれが予めどういった種類のサブ基板であるかが登録される。スイッチSW3、SW2、SW1、SW0のオン/オフにより定められる基板種類IDが、基板種類ID=0001の場合には、そのサブ基板はAモータ(ステッピングモータ)駆動制御とセンサ1個の入力を担当する事が可能なサブ基板である。
基板種類ID=0010の場合にはAモータとは異なった制御を行うステッピングモータのBモータ駆動制御と1個のセンサからの信号入力を担当する事が可能なサブ基板である。
また、基板種類ID=1101はアナログ信号(AD)2個分の入力を行うサブ基板である。全てを説明はしないがそれぞれの基板種類IDには1対1に対応した制御種類が登録されている。
基板種類ID=0111〜1010までは、事後の変更に対応するために予備として確保されたIDとなっている。
<設置場所IDとサブ基板IDの組み合わせテーブル>
図6は、この実施例に従う設置場所IDと予め登録されるサブ基板の種類IDの組み合わせを示したテーブルを示す図である。
画像形成装置30において、前述した様に、設置場所ID=0001が示す上カセット給紙部、設置場所ID=0010が示す下カセット給紙部に対して同じ制御で処理できるので、基板種類IDは同一で良い。また、図6には図示していないが、右デッキ給紙部及び左デッキ給紙部も同じサブ基板を使用することが可能であるので基板種類IDは同一となる。
設置場所ID=0011は第1縦パス搬送ローラ(縦パス搬送ローラ445)を表わしている。設置場所ID=0100は第2縦パス搬送ローラ(縦パス搬送ローラ446)を表わしている。設置場所ID=0101は第3縦パス搬送ローラ(縦パス搬送ローラ447)を表わしている。設置場所ID=0110は第4縦パス搬送ローラ(縦パス搬送ローラ448)を表わしている。これらローラに対して同じ制御で処理できるため、同じサブ基板種類IDが登録されている(ここでは上下カセット給紙部と同じにしている)。
設置場所ID=1100は定着部2を表す。このIDを用いて、定着器2の温度を読み取る為の温度センサの入力制御を行っており、定着部2の中心部の温度と端部温度を得る為のサブ基板が設置される。設置場所ID=1101が示す一次高圧部及び設置場所ID=1110が示す転写高圧部なども高圧出力を行うという制御は同じなので、同じサブ基板を採用している。
図7〜図8は、この実施例に従う画像形成装置の構成における正しい配線を示した図である。図7に示す接続形態であっても図8に示す接続形態であっても、設置場所IDとサブ基板IDは、図6のように予め登録された組み合わせの様に配線されており、マザーボード側としては通信を行うチャンネルだけが異なっている。
マザーボードのCPU13は設置場所IDと基板種類IDの組み合わせと通信チャンネルとがどこに接続されているかを判断することが可能である。このため、CPU13は、図7の接続形態であっても図8の接続形態であっても各サブ基板を認識可能であり制御可能となる。
図9は、接続の具体例を示した図である。図9の接続状態では、設置場所ID=0100と設置場所ID=1110が示す要素がどの通信チャンネルにも接続されていない。そこで、図11に示すように警告表示が実行される。
図11に示される警告表示において、1101は、複数の警告を行う場合の警告画面次項に進めるキーである。1102は、複数の警告を行う場合の警告画面を前項に戻す為のキーである。1103は、現在の警告表示画面が何項目かを示し、且つ全項目数を示したものである。図11(A)は1項目目の警告表示を示し、図11(B)は2項目目の警告表示を示したものである。今回の実施例は警告表示としたが、これに加え警告としてブザーを鳴らす様にしても良い。
また、図10は、別の接続の具体例を示す図である。図10において、設置場所IDは全て接続されているが、設置場所IDと基板種類IDとの組み合わせにおいて設置場所ID=0110が示す第4縦パス搬送ローラに接続されている基板種類IDが0010となっている。従って、正しい基板種類IDの0001(Aモータ1個+センサ1個)が示すサブ基板が接続されていない。
設置場所ID=0111が示すレジストレーション部も接続されているサブ基板の基板種類IDが1100であり、正しい基板種類IDの0010が示すBモータ1個+センサ1個の基板ではない。図10においては、全部で4箇所の接続ミスがある。この場合には、図12が示すように警告表示部に警告を表示する。
図12が示す警告表示において、1201は、複数の警告を行う場合の警告画面を次項に進めるキーである。1202は、複数の警告を行う場合の警告画面を前項に戻す為のキーである。1203は、現在の警告表示画面が何項目かを示し、且つ全項目数を示したものである。図12(A)は1項目目の警告表示を示し、図12(B)は2項目目、図12(C)は3項目目、図12(D)は4項目目を示した図である。今回の実施例は警告表示としたが、これに加え警告としてブザーを鳴らす様にしても良い。
<ID組み合わせ解析処理>
図13は、設置場所IDと基板種類IDの組み合わせの解析(確認)処理の動作について説明するためのフローチャートである。なお、このフローチャートに基づく処理を制御するのはCPU13である。
ステップS1301では、変数(Ch)に通信チャンネル数を入力し、ステップS1302に進む。
ステップS1302では、変数(j)に1を入力しステップS1303に進む。
設置場所は各装置においてそれぞれ1つずつしか存在しない為、jを繰り返し変数として、設置場所の数分ステップS1303からステップS1305までの処理を行う。
ステップS1303では、変数(j)と設置場所の数とを比較し、変数(j)が設置場所の数より大きくなったらステップS1306に進み、まだその数以下の場合にはステップS1304に進む。
ステップS1304では、設置場所数分の配列変数のj番目に0を入力し、ステップS1305に進む。
ステップS1305では、変数(j)に1を加算し、ステップS1303に戻る。ステップS1306では、再度、変数(j)に1を入力し、ステップS1307に進む。
このフローチャートにおいて、ステップS1307からステップS1309の繰り返しは、マザーボードに接続されたサブ基板種類IDと設置場所IDのコンフィギュレーション情報を入手(取得)する為の作業である。なお、それぞれの通信チャンネルに接続されたサブ基板情報、設置場所のコンフィギュレーション情報を取得する。それぞれの通信チャンネルを1から通信チャンネル数分だけ処理を繰り返して情報を取得する。
ステップS1307では、繰り返し処理が終了したかを判断する。変数(j)がチャンネル数より大きい場合には繰り返し処理終了と判断し、処理はステップS1310に進み、まだ繰り返し処理が終了していないと判断された場合(変数(j)がチャンネル数より小さいとき)はステップS1308に進む。
ステップS1308では設置場所IDと基板種類IDのコンフィギュレーション情報を配列変数Chのj番目に書きこみ、ステップS1309に進む。
ステップS1309では変数(j)の値に1を加算し、その後ステップS1307に戻る。ステップS1310では、変数(j)を1にして再度繰り返し処理の準備に入りステップS1311に進む。ステップS1311からステップS1317までの繰り返しは、サブ基板IDと設置場所IDの組み合わせテーブルを照合する工程である。具体的には、配列変数Chに書きこまれたサブ基板IDと設置場所IDのコンフィギュレーション情報とROMテーブルなどに予め書きこまれているサブ基板IDと設置場所IDの組み合わせテーブルを照合する。
ステップS1311では、変数(j)と変数(Ch)(通信チャンネル数)とを比較する。ここで、j>Chとなり繰り返し処理が終了している場合にはステップS1318に進む。これに対して、j≦Chであり、まだ繰り返し処理が終了していない場合にはステップS1312に進む。
ステップS1312では、第2の繰り返し処理の為の変数(i)を0にクリアしておき、ステップS1313に進む。
ステップS1313では、変数(j)と設置場所の数とを比較する。ここで、変数(j)が設置場所の数以下である場合にはステップS1315に進み、その数より大きくなった場合にはステップS1314に進む。
ステップS1314では、第2の繰り返し処理が終了した為に変数(j)に1を加算してステップS1311に戻る。
ステップS1315では、ステップS1308で取得した接続情報のj番目とROMテーブル上にある組み合わせテーブルのi番目とを比較する。ここで、両者が一致している場合にはステップS1316に進み、一致していない場合にはステップS1317に進む。
ステップS1316では、ステップS1304で初期化した変数(設置場所)のi番目に対し一致したj番目の接続情報を書き込みステップS1311に戻る。
ステップS1317は、変数(i)に1を加算してステップS1313に戻る。ステップS1318では、繰り返し変数に使用する変数(i)を初期化し、ステップS1319に進む。ステップS1319では、ステップS1318と同様に変数(j)を初期化しステップS1320に進む。変数(j)は、接続コンフィギュレーション情報の全てがROMテーブルにある組み合わせテーブルと一致しているかどうかの判断を行うフラグである。
ステップS1320では、設置場所数分の繰り返し処理を行うために、変数(i)と設置場所の数との比較を行う。ここで、変数(i)が設置場所数より大きくなっている場合にはステップS1324に進み、そうでない場合にはステップS1321に進む。
ステップS1321では、配列変数設置場所のi番目の値が0(初期化されたまま)であるか否かを判断し、0である場合にはステップS1322に進む。0以外の値が書きこまれている場合にはステップS1323に進む。ステップS1322では変数(j)に1を書きこみステップS1323に進む。
ステップS1323では、変数(i)に1を加算し、ステップS1321に戻る。ステップS1324では、変数(j)が0かどうかを判断する。ここで、j=0の場合には設置場所に対するエラーが無いと判断され、処理はそのまま終了となる。j≠0である場合には、ステップS1325に進む。
ステップS1325では、マザーボードとの接続状態にイリーガルな接続か未接続の基板や間違った接続が存在すると判断して警告処理を実施して処理を終了する。警告処理は警告表示の図で説明しているので省略する。
<コネクタ接続状態検知処理>
図14は、コネクタの接続状態を検知して、検知結果に基づいて警告を実行する処理を説明するためのフローチャートである。なお、このフローチャートに基づく処理を制御するのはCPU13である。
ステップS1401では、変数の初期化を行う。即ち、通信チャンネル数分だけ繰り返し処理のための変数(i)を0に初期化し、その後処理はステップS1402に進む。
ステップS1402では、変数(i)と通信チャンネル数とを比較し通信チャンネル数よりも大きい場合にはステップS1405へ進み、そうでない場合にはステップS1403に進む。
ステップS1403では、チャンネル(i)に接続されている設置場所IDと基板種類IDのコンフィギュレーション情報を得て配列変数CHのi番目に書き込み、ステップS1404に進む。
ステップS1404では、変数(i)を+1加算して、ステップS1402に戻る。ステップS1405は、再度繰り返し処理の為の変数(i)を0にクリアし、ステップS1406に進む。
ステップS1406では警告処理を行うかどうかのフラグをオフにしてステップS1407に進む。ステップS1407はステップS1402と同じ比較を行う。変数(i)と通信チャンネル数とを比較し通信チャンネル数よりも大きい場合にはステップS1413に進む。そうでなければステップS1408に進む。
ステップS1408では、ステップS1403で行った情報を再度入手(取得)する。変数(info)にチャンネル(i)に接続されている設置場所IDと基板種類IDのコンフィギュレーション情報を得てステップS1409に進む。
ステップS1409ではステップS1408で取得した情報とステップS1403で取得した情報が一致しているかどうかを判断する。ここで、両者が一致していなければステップS1410へ進み、一致していればステップS1411に進む。
ステップS1410では、初期の情報と今回の情報が異なっていると判断されたので、警告処理のフラグをオンにして、その後ステップS1411に進む。ステップS1411は現在情報が書き込まれている変数(info)データを配列変数CHのi番目に書き込み、その後ステップS1412に進む。
ステップS1412では、変数(i)を+1加算し、その後ステップS1407に戻る。ステップS1413では、警告処理フラグがオフかどうかを判断する。ここで、オフと判断された場合には今回のチェックでは接続状態に変化が無かったとしてそのままステップS1405に戻る。これに対して、警告処理フラグがオンと判断された場合にはステップS1414に進む。
ステップS1414では、前述の警告表示のように警告を行い、ステップS1415に進む。ステップS1415では、コンフィギュレーションを再度取得しなおすように処理を行う。
<その他の実施例>
本発明は、実施例の機能(図13及び図14に対応するもの)を実現するソフトウェアのプログラムコードを記録した記憶媒体をシステム或は装置に提供し、そのシステム或は装置のコンピュータ(又はCPUやMPU)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施例の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体として、例えば、フロッピィ(登録商標)ディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード、ROMなどを用いることができる。
また、本発明にはコンピュータが読み出したプログラムコードを実行することにより、前述した実施例の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)などが実際の処理の一部又は全部を行い、その処理によって前述した実施例の機能が実現される場合も含まれている。
さらに、本発明には記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書きこまれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部又は全部を行い、その処理によって前述した実施例の機能が実現される場合も含む。
また、上記実施例の機能を実現するソフトウェアのプログラムコードがネットワークを介して配信されることにより、システム又は装置のハードディスクやメモリ等の記憶手段又はCD−RW、CD−R等の記憶媒体に格納され、そのシステム又は装置のコンピュータ(又はCPUやMPU)が当該記憶手段や当該記憶媒体に格納されたプログラムコードを読み出して実行することによっても、達成されることは云うまでもない。
<実施例の効果>
以上説明した実施例によれば、束線の線数は全てのサブ基板とで同じ本数にすることができる。また、各サブ基板との通信方法をシリアル通信などにすることにより束線の本数を減らすことが可能になる。更に、各サブ基板からの基板種類IDと設置場所IDを認識可能とすることにより、組み立て時のサブ基板の取り付け忘れ、取り付け間違いを防止できる。
また、マザーボードと各サブ基板との接続形態が共通であるためマザーボード上のどの通信コネクタに接続しても同じ制御が可能となる。さらに同じ制御をするような回路を共通にしサブ基板化することにより部品の共通化にもつながり、マザーボードに関しても各負荷制御をサブ基板側に移すことによりマザーボードも一層の共通化が可能になる。
本発明に係る実施例の制御基板の構成を説明するための図である。 本発明に係る実施例の制御基板に接続されるサブ基板の構成例を示す図である。 本発明に係る実施例の画像形成装置の概略図である。 本発明に係る実施例の画像形成装置の全体図である。 本発明に係る実施例の基板種類IDテーブルの例を示す図である。 本発明に係る実施例の組み合わせテーブルの例を示す図である。 本発明に係る実施例のマザーボードとサブ基板間の接続の具体例を示す図である。 本発明に係る実施例のマザーボードとサブ基板間の接続の別の具体例を示す図である。 本発明に係る実施例のマザーボードとサブ基板間の接続のさらに別の具体例を示す図である。 本発明に係る実施例のマザーボードとサブ基板間の接続のまたさらに別の具体例を示す図である。 本発明に係る実施例における警告表示部の表示例を示す図である。 本発明に係る実施例における警告表示部の別の表示例を示す図である。 本発明に係る実施例のID解析処理を説明するためのフローチャートである。 本発明に係る実施例のコネクタ接続状態を検知する処理を説明するためのフローチャートである。

Claims (17)

  1. メイン基板と実装される電子機器各部の負荷を制御する複数のサブ基板を備える制御基板であって、
    前記複数のサブ基板のそれぞれは、
    基板の種類を特定する基板種類IDを提供する提供手段と、
    前記電子機器における前記サブ基板が設置される場所を表す設置場所IDを読み取る読取手段と、
    前記サブ基板が前記設置場所に設置された後、前記基板種類IDと前記読取手段で読み取った前記設置場所IDを前記メイン基板へ送信する送信手段とを有し、
    前記メイン基板は、
    複数の共通通信コネクタを介した通信を制御する通信制御手段と、
    前記複数の共通通信コネクタの一つを介して前記送信手段によって前記サブ基板から送信された前記基板種類IDと前記設置場所IDの組み合わせによって表現される構成情報を得る構成情報取得手段と、
    前記構成情報取得手段によって得た前記構成情報とその情報が前記複数の共通通信コネクタの内の何番目で受信されたかを解析する解析手段と、
    前記解析手段で解析された情報に基づいて前記サブ基板の制御を実行する制御手段と有することを特徴とする制御基板。
  2. 前記メイン基板は、さらに、予め決められた前記設置場所IDと設置されるべきサブ基板の基板種類IDとを記憶する記憶手段を備え、
    前記制御手段は、前記記憶手段に記憶されている情報と前記解析手段で解析された情報とが異なっている場合に、警告を行うことを特徴とする請求項1に記載の制御基板。
  3. 前記メイン基板は、さらに、予め決められた前記設置場所IDと設置されるべきサブ基板の基板種類IDとを記憶する記憶手段を備え、
    前記制御手段は、前記記憶手段に記憶されている情報と前記解析手段で解析された情報とを比べ、前記解析された情報が前記電子機器の構成全体を表すには不足している場合には警告を行うことを特徴とする請求項1に記載の制御基板。
  4. 前記通信制御手段は、前記サブ基板の前記共通通信コネクタに対する抜き差しを検出する機能を有し、
    前記サブ基板が新たに接続されたことを検出した場合には、前記構成情報の通信をやり直すように前記送信手段及び前記構成情報取得手段を制御することを特徴とする請求項1に記載の制御基板。
  5. 前記通信制御手段はさらに、既に接続を検出している前記共通通信コネクタが未接続状態となっていることを検出した場合には、前記構成情報の通信をやり直すように前記送信手段及び前記構成情報取得手段を制御し、
    前記制御手段は、前記構成情報取得手段によって再度取得された構成情報を用いて前記解析手段が解析して得られた情報に基づいて警告を行うことを特徴とする請求項4に記載の制御基板。
  6. メイン基板と実装される装置各部の負荷を制御する複数のサブ基板を備え、各サブ基板によって画像形成のために必要な動作を制御して画像形成を行う画像形成装置であって、
    前記複数のサブ基板のそれぞれは、
    基板の種類を特定する基板種類IDを提供する提供手段と、
    前記画像形成装置における前記サブ基板が設置される場所を表す設置場所IDを読み取る読取手段と、
    前記サブ基板が前記設置場所に設置された後、前記基板種類IDと前記読取手段で読み取った前記設置場所IDを前記メイン基板へ送信する送信手段とを有し、
    前記メイン基板は、
    複数の共通通信コネクタを介した通信を制御する通信制御手段と、
    前記複数の共通通信コネクタの一つを介して前記送信手段によって前記サブ基板から送信された前記基板種類IDと前記設置場所IDの組み合わせによって表現される構成情報を得る構成情報取得手段と、
    前記構成情報取得手段によって得た前記構成情報とその情報が前記複数の共通通信コネクタの内の何番目で受信されたかを解析する解析手段と、
    前記解析手段で解析された情報に基づいて前記サブ基板の制御を実行する制御手段とを有することを特徴とする画像形成装置。
  7. 前記メイン基板は、さらに、予め決められた前記設置場所IDと設置されるべきサブ基板の基板種類IDとを記憶する記憶手段を備え、
    前記制御手段は、前記記憶手段に記憶されている情報と前記解析手段で解析された情報とが異なっている場合に、警告を行うことを特徴とする請求項6に記載の画像形成装置。
  8. 前記メイン基板は、さらに、予め決められた前記設置場所IDと設置されるべきサブ基板の基板種類IDとを記憶する記憶手段を備え、
    前記制御手段は、前記記憶手段に記憶されている情報と前記解析手段で解析された情報とを比べ、前記解析された情報が前記画像形成装置の構成全体を表すには不足している場合には警告を行うことを特徴とする請求項6に記載の画像形成装置。
  9. 前記通信制御手段は、前記サブ基板の前記共通通信コネクタに対する抜き差しを検出する機能を有し、
    前記サブ基板が新たに接続されたことを検出した場合には、前記構成情報の通信をやり直すように前記送信手段及び前記構成情報取得手段を制御することを特徴とする請求項6に記載の画像形成装置。
  10. 前記通信制御手段はさらに、既に接続を検出している前記共通通信コネクタが未接続状態となっていることを検出した場合には、前記構成情報の通信をやり直すように前記送信手段及び前記構成情報取得手段を制御し、
    前記制御手段は、前記構成情報取得手段によって再度取得された構成情報を用いて前記解析手段が解析して得られた情報に基づいて警告を行うことを特徴とする請求項9に記載の画像形成装置。
  11. 電子機器に実装され、メイン基板と前記電子機器各部の負荷を制御する複数のサブ基板とからなる制御基板における、前記メイン基板と前記複数のサブ基板との接続を管理する管理方法であって、
    前記複数のサブ基板夫々から基板の種類を特定するための基板種類IDを提供する提供工程と、
    前記電子機器における前記複数のサブ基板夫々が設置される場所を表す設置場所IDを読み取る読取工程と、
    前記複数のサブ基板夫々が前記設置場所に設置された後、前記基板種類IDと前記読取工程で読み取った前記設置場所IDを前記メイン基板へ送信する送信工程と、
    前記メイン基板に設けられた複数の共通通信コネクタの一つを介して、前記送信工程で前記サブ基板から送信された前記基板種類IDと前記設置場所IDの組み合わせによって表現される構成情報を得る構成情報取得工程と、
    前記構成情報取得工程で得た前記構成情報とその情報が前記複数の共通通信コネクタの内の何番目で受信されたかを解析する解析工程と、
    前記解析工程で解析された情報に基づいて前記サブ基板の制御を実行する制御工程とを有することを特徴とする管理方法。
  12. 前記メイン基板は、記憶媒体に予め決められた前記設置場所IDと設置されるべきサブ基板の基板種類IDとを記憶しており、
    前記制御工程は、前記記憶媒体に記憶されている情報と前記解析工程で解析された情報とが異なっている場合に、警告を行うことを特徴とする請求項11に記載の管理方法。
  13. 前記メイン基板は、記憶媒体に予め決められた前記設置場所IDと設置されるべきサブ基板の基板種類IDとを記憶しており、
    前記制御工程は、前記記憶媒体に記憶されている情報と前記解析工程で解析された情報とを比べ、前記解析された情報が前記電子機器の構成全体を表すには不足している場合には警告を行うことを特徴とする請求項11に記載の管理方法。
  14. 前記サブ基板の前記共通通信コネクタに対する抜き差しを検出する機能を備え、前記サブ基板が新たに接続されたことを検出した場合には、前記構成情報の通信をやり直すように前記送信工程及び前記構成情報取得工程を制御する通信制御工程をさらに有することを特徴とする請求項11に記載の管理方法。
  15. 前記通信制御工程はさらに、既に接続を検出している前記共通通信コネクタが未接続状態となっていることを検出した場合には、前記構成情報の通信をやり直すように前記送信工程及び前記構成情報取得工程を制御し、
    前記制御工程は、前記構成情報取得工程によって再度取得された構成情報を用いて前記解析工程で解析して得られた情報に基づいて警告を行うことを特徴とする請求項14に記載の管理方法。
  16. 請求項11乃至15のいずれかに記載の管理方法をコンピュータにおいて実行することを特徴とするコンピュータプログラム。
  17. 請求項16に記載のコンピュータプログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2005324052A 2004-11-25 2005-11-08 制御基板及びそれを備えた画像形成装置、並びに制御基板の管理方法 Expired - Fee Related JP4761530B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005324052A JP4761530B2 (ja) 2004-11-25 2005-11-08 制御基板及びそれを備えた画像形成装置、並びに制御基板の管理方法
US11/286,136 US7346717B2 (en) 2004-11-25 2005-11-23 Control board, image forming apparatus having the same, control board management method, computer program, and computer-readable storage medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004340809 2004-11-25
JP2004340809 2004-11-25
JP2005324052A JP4761530B2 (ja) 2004-11-25 2005-11-08 制御基板及びそれを備えた画像形成装置、並びに制御基板の管理方法

Publications (3)

Publication Number Publication Date
JP2006178931A true JP2006178931A (ja) 2006-07-06
JP2006178931A5 JP2006178931A5 (ja) 2008-12-25
JP4761530B2 JP4761530B2 (ja) 2011-08-31

Family

ID=36613101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005324052A Expired - Fee Related JP4761530B2 (ja) 2004-11-25 2005-11-08 制御基板及びそれを備えた画像形成装置、並びに制御基板の管理方法

Country Status (2)

Country Link
US (1) US7346717B2 (ja)
JP (1) JP4761530B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011525004A (ja) * 2008-05-21 2011-09-08 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 位置検出機能を有するマルチドロップシリアルバス及び方法
US9454504B2 (en) 2010-09-30 2016-09-27 Hewlett-Packard Development Company, L.P. Slave device bit sequence zero driver
JP2021028823A (ja) * 2019-08-12 2021-02-25 プファイファー・ヴァキューム・ゲーエムベーハー 真空システム及び真空システム内の電子モジュールを識別するための方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8051489B1 (en) * 2005-03-18 2011-11-01 Oracle America, Inc. Secure configuration of a wireless sensor network
US8762592B2 (en) * 2006-08-30 2014-06-24 Dell Products L.P. System and method for automatic module selection
US8645608B2 (en) * 2010-06-30 2014-02-04 Kabushiki Kaisha Toshiba Electronic device that includes ranked control units that are connected together and control method thereof
CN104115138B (zh) * 2012-02-21 2018-01-23 Zih公司 电可配置选配板接口
CN103885535A (zh) * 2012-12-24 2014-06-25 鸿富锦精密工业(深圳)有限公司 固态内存模块与主板的连接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144931A (ja) * 1983-02-07 1984-08-20 Advantest Corp 情報処理装置
JPS62221193A (ja) * 1986-03-24 1987-09-29 日本電気株式会社 電子装置
JPH03286600A (ja) * 1990-04-03 1991-12-17 Okuma Mach Works Ltd プリント基板実装位置確認装置
JP2002312303A (ja) * 2001-02-05 2002-10-25 Valeo Climatisation 周辺装置に対するアドレスを指定する方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570074Y2 (ja) 1991-04-04 1998-04-28 三菱電機株式会社 制御装置
CA2092486C (en) * 1992-05-11 1999-05-11 Vincent Ferri Automatic slot identification and address decoding system
US5537663A (en) * 1993-10-29 1996-07-16 Compaq Computer Corporation System for determining configuration of devices installed on a computer bus by comparing response time of data lines to read from I/O address when undriven
US5726778A (en) * 1994-09-16 1998-03-10 Canon Kabushiki Kaisha Image processing apparatus with color-space conversion
JPH09237241A (ja) 1996-03-04 1997-09-09 Mitsubishi Electric Corp 物理番号・論理番号変換制御基板及び論理番号記憶被制御基板
US6141712A (en) * 1998-01-30 2000-10-31 Object Technology Licensing Corporation Apparatus and method for modeling behavior of expansion boards in a computer system
US6289405B1 (en) * 1999-03-10 2001-09-11 International Business Machines Corporation Addition of slot, backplane, chassis and device parametric properties to vital product data (VPD) in a computer system
US6745147B2 (en) * 2001-10-04 2004-06-01 International Business Machines Corporation Data processing system, method, and product for automatically tracking insertions of integrated circuit devices
US6968414B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Monitoring insertion/removal of server blades in a data processing system
KR100413252B1 (ko) * 2001-12-15 2004-01-03 엘지전자 주식회사 교환기 시스템에서 씨피씨아이 버스 관리 방법
US7324231B2 (en) * 2002-12-05 2008-01-29 Hewlett-Packard Development Company, L.P. Printer expansion method and apparatus
US6996648B2 (en) * 2003-05-28 2006-02-07 Hewlett-Packard Development Company, L.P. Generating notification that a new memory module has been added to a second memory slot in response to replacement of a memory module in a first memory slot

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144931A (ja) * 1983-02-07 1984-08-20 Advantest Corp 情報処理装置
JPS62221193A (ja) * 1986-03-24 1987-09-29 日本電気株式会社 電子装置
JPH03286600A (ja) * 1990-04-03 1991-12-17 Okuma Mach Works Ltd プリント基板実装位置確認装置
JP2002312303A (ja) * 2001-02-05 2002-10-25 Valeo Climatisation 周辺装置に対するアドレスを指定する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011525004A (ja) * 2008-05-21 2011-09-08 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 位置検出機能を有するマルチドロップシリアルバス及び方法
US8793418B2 (en) 2008-05-21 2014-07-29 Hewlett-Packard Development Company, L.P. Multi-drop serial bus with location detection and method
US9454504B2 (en) 2010-09-30 2016-09-27 Hewlett-Packard Development Company, L.P. Slave device bit sequence zero driver
JP2021028823A (ja) * 2019-08-12 2021-02-25 プファイファー・ヴァキューム・ゲーエムベーハー 真空システム及び真空システム内の電子モジュールを識別するための方法

Also Published As

Publication number Publication date
US20060143343A1 (en) 2006-06-29
US7346717B2 (en) 2008-03-18
JP4761530B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4761530B2 (ja) 制御基板及びそれを備えた画像形成装置、並びに制御基板の管理方法
US6965404B2 (en) Image recording device, image input device, and data processor, image recording method, and storage medium recording image record control program
US7106461B2 (en) Image recording device and image recording method
US7256906B2 (en) Image processing apparatus and method for processing data for image processing apparatus
CN110225217B (zh) 图像处理装置及其控制方法
EP1085408A2 (en) Method and apparatus for : data processing, image recording and record controlling, plus storage medium
US20030214602A1 (en) Camera docking system with multiple controls
US7299233B2 (en) Copying apparatus, method of controlling the same, and program for implementing the method
JP2007102187A (ja) 画像形成装置
US20090073478A1 (en) Image forming apparatus
JP3249159B2 (ja) デジタル複写装置
JP4681987B2 (ja) 画像処理装置、及びその制御方法、並びにプログラム
JP2021089336A (ja) 画像形成装置
JP3774549B2 (ja) 印刷装置およびその給排紙指定方法
JP2003345184A (ja) 画像形成装置および原稿読取装置およびシート材および画像形成装置の制御方法およびプログラムおよび記憶媒体
JP2001080176A (ja) データ処理装置並びに画像記録装置並びにデータ処理装置の制御方法並びに画像記録装置の制御方法および記憶媒体
JP4612780B2 (ja) 画像記録装置、制御装置、制御方法、並びに、プログラム
JP3720672B2 (ja) 画像形成システム
EP0448039A2 (en) Electrographic image forming apparatus
JP2003215871A (ja) 画像形成装置及び画像形成システム
JP2001134161A (ja) 画像形成装置
JP3507149B2 (ja) 画像形成システム及びその方法
JP2001002310A (ja) 仕分け機能付き画像形成装置
JP2991247B2 (ja) 複合デジタル複写機
JP2001282613A (ja) メモリ管理方法およびメモリ管理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees