JP2006155835A - 誤り検出符号付加回路、誤り検出回路及び方法、並びにディスク装置 - Google Patents
誤り検出符号付加回路、誤り検出回路及び方法、並びにディスク装置 Download PDFInfo
- Publication number
- JP2006155835A JP2006155835A JP2004348311A JP2004348311A JP2006155835A JP 2006155835 A JP2006155835 A JP 2006155835A JP 2004348311 A JP2004348311 A JP 2004348311A JP 2004348311 A JP2004348311 A JP 2004348311A JP 2006155835 A JP2006155835 A JP 2006155835A
- Authority
- JP
- Japan
- Prior art keywords
- value
- error detection
- sequence number
- data
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
所定の順序で処理することで誤り検出値を算出可能なデータに対し、所定の順序とは異なる順序で処理しても誤り検出を行なう。
【解決手段】
符号列を符号化バイト順序番号Qで入力すると誤り検出値が得られるシフト・レジスタに、代替符号列を入力した値を代替値として保持したテーブルを参照し、入力バイトデータの符号化バイト順序番号Qに対応する固有代替値を出力する代替値出力部208と、バイト毎の誤り検出値を算出するビット処理演算部210、符号列の誤り検出値を出力するバイト処理演算部220とを有する。代替符号列は、Kバイトのバイトデータからなり、符号化バイト順序番号Qに対応したバイトデータにおける所定のビットデータのみ「1」、その他のビットデータが全て「0」とされたものである。ビット処理演算部210は、各バイトデータとその代替値とを符号化順序とはことなる処理順序で処理する。
【選択図】 図15
Description
図1は、本実施の形態にかかる光ディスクの再生装置の信号処理回路の一部を示す概略を示すブロック図である。再生装置の信号処理回路1には、図示せぬディスクから読み出されたデータが復調された復調データが供給される。この信号処理回路1は、メイン・データと補助データとを分類する選別部(セレクタ)11と、選別部11により分離されたメイン・データをローテーション処理するローテーション12と、補助データをデ・インターリーブ処理するデ・インターリーブ回路13とを有する。また、デ・インターリーブされたメイン・データのシンドロームを生成するメインシンドローム生成部14及びこれを保存するメインメモリ15と、デ・インターリーブされた補助データを保存するBISメモリ16及びこの補助データからシンドロームを生成するBISシンドローム生成部17を有する。更に、ローテーション回路12からメイン・データを受け取ってスクランブルを解くデ・スクランブル回路18と、その誤りを検出する誤り検出回路19とを有している。更にまた、各データの誤りを訂正する誤り訂正回路20を有し、誤り訂正回路20から誤り位置及び値が入力される入出力部21と、スクランブルが解かれたデータが出力される出力部22とがバス23を介してメモリ24に接続されている。更に、バス23にはホストインターフェース回路25が接続され、このホストインターフェース回路25を介して読み出されたデータがPCなどの上位機器(ホスト)26へ転送される。
次に、本実施の形態における再生装置におけるデ・スクランブル回路、誤り検出回路について説明するが、先ず、ブルーレイディスクにおける記録ブロックのデータの配列順序について説明しておく。図2は、ブルーレイディスクにおける記録ブロックのバイト単位のデータ(以下、バイトデータという。)の並び順を説明する図である。なお、本図は、ブルーレイディスクにおけるECCブロックから図1における選別部11にて補助データを分離し、メイン・データのローテンションが解かれた後のデータ構成を示し、以下の説明においては、図2に示す2052×32バイトのデータを記録ブロックという。記録ブロック100は、32個の符号列(2048バイトの論理セクタに4バイトのEDCを付加したデータ)D(x)(以下、D0〜D31ともいう。)により構成される。1つの符号列D(x)は、2048バイトのユーザ・データに4バイトのECCコードが付加された2052バイトのデータからなる。図3は、2つの符号列(D0,D1)を拡大して示す図である。図中に示す数値は、バイト単位のデ・スクランブルの順序(符号化順序)を示す。記録ブロックは、304列216バイト行からなる。ここで、N=列番号(0≦N≦303)、M=行番号(0≦M≦215)とする。
ディスクに記録されたデータは、記録した順序で読み出されるため、読み出したデータは、記録順序番号Pの順とは異なる順序となる。しかしならが、スクランブルは、上記符号化順序に対して上記所定の演算を施すことでデ・スクランブルされる処理であって、読み出した順序で上記所定の演算を行ってもデ・スクランブル処理することはできない。本実施の形態は、この記録順序番号Pの順、すなわち符号化順序番号Qの順とは異なる順序でデータを処理してもデ・スクランブル処理することができる演算回路及びその方法を提案するものである。
DSi=Si+Di・・・(1)
ここで、「+」は排他的論理和EOXを示す。以下の説明において、「+」は同様に排他的論理和を示すこととする。
DSi=Si+Di
=S(P×216)mod 2052+Di・・・(2)
φ(x)=X16+X15+X13+X4+1・・・(3)
の多項式から得られる。ここで、Xはシフト・レジスタを生成多項式で表現した場合の要素を示す。この多項式φ(x)から108回、216回シフト演算させるための図8及び図9の下図に示す演算式が求まる。108回SFR41、216回SFR42は、これらの演算式を演算するシフト・レジスタである。
次に、図7に示すデ・スクランブル回路のデ・スクランブル方法について説明する。図10は、本実施の形態におけるデ・スクランブル方法を示すフローチャートである。図10に示すように、予めセクタ・スクランブル初期値記憶部44を初期化し、スクランブル値S0を格納しておく(ステップSP1)。そして、制御信号S1〜S3により、全ての切り替え回路47〜49を初期化する(ステップSP2)。ここで、初期化により、切り替え回路48にセクタ・スクランブル初期値記憶部44の出力を選択させ、セクタ・スクランブル初期値S0を出力させる。また、切り替え回路49にRowスクランブル初期値記憶部45の出力を選択させ、Rowスクランブル初期値を出力させる。また、切り替え回路47にスクランブル更新SFR43の出力を選択させる。なお、切り替え回路48は、セクタ。スクランブル初期値記憶部44側を選択しているため、スクランブル更新SFR43の値は選択・出力されない。
次に、本実施の形態における再生装置の誤り検出回路について説明する。ブルーレイディスクにおいては、上述の図2に示す各符号列M0〜M31(以下、M(x)という。)の2048バイト(16384ビット)のデータに対し4バイト(32ビット)の誤り検出符号を付加する。32ビットの誤り検出符号は、16384ビットの符号列I(x)を下記式(4)の生成多項式で除算することで求めることができる。
G(x)=X32+X31+X4+1・・・(4)
EDC(x)=ΣbtXt=I(x)modG(x)(Σ:t=31〜0)・・・(5)
ただし、I(x)=ΣbtXt(Σ:t=16415〜32)
D(x)=I(x)+EDC(x)・・・(6)
E0=B16415X16415modG(x)+B14687X14687modG(x)+B12959X12959modG(x)=(X16415+X14687+X12959)modG(x)・・・(7)
EP,0=bq+7Xq+1modG(x)+CP,0
が格納される。なお、誤り検出中間値CP,0=0である。
CP,1=(bq+7Xq+1modG(x))modG(x)=bq+7Xq+1modG(x)
EP,1=bq+6XqmodG(x)+bq+7Xq+1modG(x)=(bq+6Xq+bq+7Xq+1)modG(x)
が格納される。同様に、この値が除算器215にて除算されて下記の誤り検出中間値が生成され、誤り検出中間値保持部213に保持される。
CP,2=((bq+6Xq+1+bq+7Xq+2)modG(x))modG(x)=(bq+6Xq+1+bq+7Xq+2)modG(x)
EP,7=(bq+7Xq+7+bq+6Xq+6+bq+5Xq+5+bq+4Xq+4+bq+3Xq+3+bq+2Xq+2+bq+1Xq+1+bq+0Xq+0)modG(x)
となる。この値は、1バイトデータについて誤り検出値を算出したバイト誤り検出値Epである。
次に、このように構成された誤り検出回路の動作について説明する。図17は、本実施の形態における誤り検出回路201の動作を示すフローチャートである。ここでは、説明の簡単のため、16416ビットの符号列D0(Dq=0〜Dq=16416={100000000・・・・・・000000001})が入力される場合の誤り検出値の求め方について説明する。ここで、qは符号化ビット順序番号であり、符号列D0が実際に入力される順序は、記録バイト順序番号Pの順である。すなわち、符号列D0は、記録ビット順序番号pの順に処理されるが、各ビットデータには、入力順序である記録ビット順序番号pとは異なる符号化ビット順序番号qが対応付けられている。符号列D0とは、この符号化ビット順序番号qの順に符号列D0を並び替えた場合に、最上位ビットと最下位ビットのみが「1」、その他のビットが「0」である符号列とする。ここで求める誤り検出値は、この符号列D0をビット順序番号qの順(={100000000・・・・・・000000001})に並び替え、図11に示すシフト・レジスタ200に入力して得ることができるシフト・レジスタ値である。なお、上述したように、実際には、検出回路201に対して、32の符号列からなる記録ブロックF(x)がバイト単位で記録バイト順序番号Pの順で順次入力される。
また、本実施の形態においては、再生装置における誤り検出回路について説明したが、上述したごとく、記録装置において誤り検出符号を付加する際も同様に構成することができ、シフト・レジスタ200を使用しなくても、使用した場合と同一の演算を行なうことができる。この場合においても、ユーザ・データの誤り検出符号を、符号化順序番号の順ではなく、記録バイト順序番号の順に算出することができ、従来のように、記録ブロック毎バッファに一旦格納して、符号化バイト順序番号の順に並び変える必要がない。
13 デ・インターリーブ回路、14 メインシンドローム生成部、
15 メインメモリ、16 BISメモリ、17 BISシンドローム生成部、
18 デ・スクランブル回路、19,201 誤り検出回路、
20 誤り訂正回路、21 入出力部、22 出力部、
23 バス、24 メモリ、25 ホストインターフェース回路、
30,200 シフト・レジスタ、
40 スクランブル値生成部、44 セクタ・スクランブル初期値記憶部、
45 スクランブル初期値記憶部、46 スクランブル初期値記憶部、
47,48,49,203,216 切り替え回路、
49 スクランブル初期値記憶部、50 制御回路、
51,202 カウンタ、52 制御信号生成部、
100 記録ブロック、113 検出中間値保持部、
207 特定固有代替値テーブル、204 更新初期値テーブル、
204 固有代替値テーブル、205,215 除算器、
206 更新用固有代替値テーブル、207 特定固定代替値テーブル、
208 補正代替値出力部、210 ビット処理演算部、
211 P/S回路、212 切り替え回路、
213 誤り検出値中間値保持部、217 ビット誤り検出値保持部、
220 バイト処理演算部、222 バイト誤り検出値保持部、
223 リセット回路、318 誤り符号付加回路、
319 スクランブル回路、320 訂正符号化回路、
XqmodG 補正代替値、CP,i 検出中間値、F(x) 記録ブロック、
D(x) 符号列、d(x) 代替符号列、EP,i ビット誤り検出値、
EP バイト誤り検出値、E(x) 誤り検出値、
M 行カウント値、N 列カウント値、
P 記録バイト順序番号、p 記録ビット順序番号、
Q 符号化バイト順序番号、q 符号化ビット順序番号
Claims (20)
- 誤り検出符号が付加された符号列の誤り検出値を算出することで誤りを検出する誤り検出回路において、
誤り検出の対象となる被検査符号列は、K(Kは自然数)バイトからなり、各バイトデータに対しそれぞれ第1の順序番号が対応付けられたものであり、
前記誤り検出値は、前記被検査符号列が前記第1の順序番号の順に所定の演算方法にて処理された場合に得られるものであって、
前記被検査符号列の各バイトデータの前記第1の順序番号に対応する固有代替値を出力する代替値出力部と、
前記代替値出力部の出力結果に基づき前記被検査符号列の前記誤り検出値を算出する誤り検出値出算出部とを有し、
前記誤り検値出算出部は、前記被検査符号列の各バイトデータについて、各バイトデータとその第1の順序番号に対応した前記固有代替値とを前記第1の順序番号とは異なる第2の順序番号の順で処理することで前記誤り検出値を算出する
ことを特徴とする誤り検出回路。 - 前記前記第1の順序番号に対応する各固有代替値は、それぞれ前記第1の順序番号に対応付けられた各代替符号列を前記所定の演算方法にて処理して得られる値であり、
前記各代替符号列は、Kバイトからなり、前記第1の順序番号に対応した所定のバイトデータにおける所定のビットデータのみ「1」、その他のビットデータが全て「0」とされたものである
ことを特徴とする請求項1記載の誤り検出回路。 - 前記前記第1の順序番号に対応する各固有代替値は、それぞれ前記第1の順序番号に対応付けられた各代替符号列を前記所定の演算方法にて処理して得られる値であり、
前記各代替符号列は、Kバイトの符号列の一のビットデータのみが誤った場合のシンドローム値である
ことを特徴とする請求項1記載の誤り検出回路。 - 前記第1の順序番号は、前記被検査符号列に対して一の順序を示すものであって、
前記第2の順序番号は、複数の前記被検査符号列からなる記録ブロックに対して一の順序を示すものである
ことを特徴とする請求項1記載の誤り検出回路。 - 前記記録ブロックの各バイトデータを行列状に配置した列方向に前記第1の順序番号が対応づけられ、行方向に第2の順序番号が対応付けられる
ことを特徴とする請求項4記載の誤り検出回路。 - 前記記録ブロックは、前記被検査符号列の各バイトデータが前記第1の順序番号の順であってそのビット順序番号である第1のビット順序番号を有し、
前記記録ブロックは、前記第1のビット順序番号の順を列方向として行列状とし、前記列方向に8ビット毎のバイトデータに対し行方向に前記第2の順序番号が対応付けられたものである
ことを特徴とする請求項4記載の誤り検出回路。 - 前記記録ブロックは、前記第2の順序番号の順に記録及び/又は再生される
ことを特徴とする請求項4記載の誤り検出回路。 - 前記代替値出力部は、前記固有代替値の少なくとも一部が記憶されたテーブルを有し、前記第2の順序番号の順でバイトデータが入力される毎に当該バイトデータの前記第1の順序番号に対応する固有代替値を出力し、
前記誤り検出値算出部は、各バイトデータについてビットデータ毎に処理するビット処理演算部と、ビット処理演算部の演算結果に基づき誤り検出値を算出するバイト処理演算部とを有し、
前記ビット処理演算部は、前記第2の順序番号の順で入力されるバイトデータをビットデータに変換する変換部と、
前記代替値出力部からの前記固有代替値を前記変換部から出力されるビットデータに対応する代替値に変換する代替値変換部と、
前記変換部から出力されるビットデータと、前記代替値変換部により変換された前記代替値とから各バイト毎のバイト誤り検出値を算出するバイト誤り検出値演算部とを有する
ことを特徴とする請求項5記載の誤り検出回路。 - 前記バイト処理演算部は、各被検査符号列の個数分の誤り検出値を保持する保持部を有し、各被検査符号列毎の誤り検出値を算出する
ことを特徴とする請求項8記載の誤り検出回路。 - 前記被検査符号列の各バイトデータは、前記第1の順序番号の順であってそのビット順序番号である第1のビット順序番号を有し、
前記代替値は、前記第1のビット順序番号に対応した値であって、
前記代替値変換部は、入力されたバイトデータに対応する前記固有代替値を、前記変換部にて変換されたビットデータの前記第1のビット順序番号に対応する代替値に変換する
ことを特徴とする請求項8記載の誤り検出回路。 - 前記代替値変換部は、一のバイトデータを処理する間は、i(0≦i≦7)番目のビットデータに対応する前記代替値に前記所定の演算を行なった値を(i+1)番目のビットデータに対応する代替値とする
ことを特徴とする請求項10記載の誤り検出回路。 - 前記代替値出力部は、前記固有代替値のうち、一の行に含まれる前記固有代替値が記憶されたテーブルを有し、当該一の行に含まれる前記固有代替値を、前記第2の順序番号の順でバイトデータが入力される毎に当該バイトデータの前記第1の順序番号に対応する固有代替値に変換して出力し、
前記誤り検出値算出部は、各バイトデータについてビットデータ毎に処理するビット処理演算部と、ビット処理演算部の演算結果に基づき誤り検出値を算出するバイト処理演算部とを有し、
前記ビット処理演算部は、前記第2の順序番号の順で入力される前記バイトデータをビットデータに変換する変換部と、
前記代替値出力部から読み出した前記固有代替値を前記変換部から出力されるビットデータに対応する代替値に変換する代替値変換部と、
前記変換部から出力されるビットデータと、前記代替値変換部により変換された前記代替値とから各バイト毎にバイト誤り検出値を出力するバイト誤り検出値演算部とを有する
ことを特徴とする請求項5記載の誤り検出回路。 - 前記記録ブロックは、2以上の被検査符号列からなる被検査符号列セットを複数有し、
前記代替値出力部は、前記固有代替値のうち、一の被検査符号列セットにおける一の行に対応する固有代替値が特定固有代替値として記憶された特定固有代替値テーブルを有し、当該特定固有代替値を、前記第2の順序番号の順でバイトデータが入力される毎に当該バイトデータの前記第1の順序番号に対応する固有代替値に変換して出力し、
前記誤り検出値算出部は、一のバイトデータについてビットデータ毎に処理するビット処理演算部と、ビット処理演算部の演算結果に基づき誤り検出値を算出するバイト処理演算部とを有し、
前記ビット処理演算部は、前記第2の順序番号の順で入力される前記バイトデータをビットデータに変換する変換部と、
前記代替値出力部から読み出した前記固有代替値を前記変換部から出力されるビットデータに対応する代替値に変換する代替値変換部と、
前記変換部から出力されるビットデータと、前記代替値変換部により変換された前記代替値とから各バイト毎にバイト誤り検出値を出力するバイト誤り検出値演算部とを有する
ことを特徴とする請求項5記載の誤り検出回路。 - 誤り検出符号が付加された符号列の誤り検出値を算出することで誤りを検出する誤り検出回路において、
誤り検出の対象となる被検査符号列は、k(kは自然数)ビットからなり、各ビットデータに対しそれぞれ第1のビット順序番号が対応付けられたものであり、
前記誤り検出値は、前記被検査符号列が前記第1のビット順序番号の順に所定の演算方法にて処理された場合に得られるものであって、
前記被検査符号列の各ビットデータの前記第1のビット順序番号のそれぞれに対応する各代替値のうち少なくとも一部を出力する代替値出力部と、
前記代替値出力部の出力結果に基づき前記被検査符号列の前記誤り検出値を算出する誤り検出値出算出部とを有し、
前記誤り検値出算出部は、前記被検査符号列の各ビットデータについて、各ビットデータとその第1のビット順序番号に対応した前記代替値とを前記第1のビット順序番号とは異なる処理順序で処理することで前記誤り検出値を算出する
ことを特徴とする誤り検出回路。 - 前記前記第1のビット順序番号に対応する各代替値は、それぞれ前記第1のビット順序番号に対応付けられた各代替符号列を前記所定の演算方法にて処理して得られる値であり、
前記各代替符号列は、kバイトからなり、前記第1のビット順序番号に対応した所定のビットデータのみ「1」、その他のビットデータが全て「0」とされたものである
ことを特徴とする請求項13記載の誤り検出回路。 - K(Kは自然数)バイトからなり、各バイトデータに対しそれぞれ第1の順序番号が対応付けられた誤り検出の対象となる被検査符号列が前記第1の順序番号の順に所定の演算方法にて処理された場合に得られる誤り検出値求める際、前記被検査符号列を前記第1の順序番号とは異なる第2の順序番号の順で入力し、
前記第1の順序番号に対応付けられた前記K個の固有代替値のうち少なくとも一部が保持されたテーブルを参照し、各バイトデータの前記第1の順序番号に対応した前記固有代替値を生成し、
前記被検査符号列の各バイトデータについて、各バイトデータとその第1の順序番号に対応した前記固有代替値とから前記第2の順序番号の順で処理して前記誤り検出値を算出する誤り検出方法。 - ユーザ・データを含むK(Kは自然数)バイトからなる処理対象符号列から、前記ユーザ・データにその誤り検出符号を付加したKバイトからなる誤り検出符号付加符号列を生成する誤り検出符号付加回路であって、
前記処理対象符号列は、各バイトデータに対しそれぞれ第1の順序番号が対応付けられたものであり、
前記誤り検出符号付加符号列は、前記処理対象符号列を前記第1の順序番号の順に所定の演算方法にて処理された場合に得られるものであって、
前記処理対象符号列の各バイトデータの前記第1の順序番号に対応する固有代替値を出力する代替値出力部と、
前記代替値出力部の出力結果に基づき前記誤り検出符号付加符号列を算出する符号列生成部とを有し、
前記符号列生成出部は、前記処理対象符号列の各バイトデータについて、各バイトデータとその第1の順序番号に対応した前記固有代替値とを前記第1の順序番号とは異なる第2の順序番号の順で処理することで前記誤り検出符号付加符号列を生成する
ことを特徴とする誤り検出符号付加回路。 - 誤り検出符号が付加された誤り符号付加符号列を読み出す読み出し部と、
前記誤り符号付加符号列の誤り検出値を算出することで誤りを検出する誤り検出部とを有し、
前記誤り符号付加符号列は、K(Kは自然数)バイトからなり、各バイトデータに対しそれぞれ第1の順序番号が対応付けられたものであり、
前記誤り検出値は、前記被検査符号列が前記第1の順序番号の順に所定の演算方法にて処理された場合に得られるものであって、
前記誤り検出部は、
前記誤り符号付加符号列の各バイトデータの前記第1の順序番号に対応する固有代替値を出力する代替値出力部と、
前記代替値出力部の出力結果に基づき前記誤り符号付加符号列の前記誤り検出値を算出する誤り検出値出算出部とを有し、
前記誤り検値出算出部は、前記誤り符号付加符号列の各バイトデータについて、各バイトデータとその第1の順序番号に対応した前記固有代替値とを前記第1の順序番号とは異なる第2の順序番号の順で処理することで前記誤り検出値を算出する
ことを特徴とするディスク装置。 - ユーザ・データを含むK(Kは自然数)バイトからなる処理対象符号列から、前記ユーザ・データにその誤り検出符号を付加したKバイトからなる誤り検出符号付加符号列を生成する誤り検出符号付加部と、
前記誤り検出符号付加符号列を記録する記録部とを有し、
前記処理対象符号列は、各バイトデータに対しそれぞれ第1の順序番号が対応付けられたものであり、
前記誤り検出符号付加符号列は、前記処理対象符号列を前記第1の順序番号の順に所定の演算方法にて処理された場合に得られるものであって、
前記誤り検出符号付加部は、
前記処理対象符号列の各バイトデータの前記第1の順序番号に対応する固有代替値を出力する代替値出力部と、
前記代替値出力部の出力結果に基づき前記誤り検出符号付加符号列を算出する符号列生成部とを有し、
前記符号列生成出部は、前記処理対象符号列の各バイトデータについて、各バイトデータとその第1の順序番号に対応した前記固有代替値とを前記第1の順序番号とは異なる第2の順序番号の順で処理することで前記誤り検出符号付加符号列を生成する
ことを特徴とするディスク装置。 - 各バイトに対して第1の順序番号が対応付けられたK(Kは自然数)バイトからなる符号列の各バイトデータと当該バイトデータの前記第1の順序番号に対応したスクランブル値とに基づき得られたスクランブル済符号列を当該スクランブル値によりデ・スクランブルしてデ・スクランブル済符号列を生成するデ・スクランブル回路と、
前記デ・スクランブル済符号列の誤り検出値を算出することで誤りを検出する誤り検出回路とを有し、
前記第1の順序番号に対応した各スクランブル値は、初期値に対し前記第1の順序番号に対応した所定の演算を施すことで得られる値であり、
前記デ・スクランブル済符号列の各バイトデータには、前記第1の順序番号が対応付けられ、
前記誤り検出値は、前記デ・スクランブル済符号列が前記第1の順序番号の順に所定の演算方法にて処理された場合に得られるものであって、
前記デ・スクランブル回路は、
前記第1の順序番号とは異なる第2の順序番号の順で入力される前記デ・スクランブル済符号列の各バイトデータの前記第1の順序番号に対応するスクランブル値を生成するスクランブル値生成部と、
前記入力されるバイトデータとその前記第1の順序番号に対応する前記スクランブル値とから前記デ・スクランブル済データを算出する符号列演算部とを有し、
前記誤り検出回路は、
前記デ・スクランブル済符号列の各バイトデータの前記第1の順序番号に対応する固有代替値を出力する代替値出力部と、
前記代替値出力部の出力結果に基づき、前記デ・スクランブル済符号列の各バイトデータについて、各バイトデータとその前記第1の順序番号に対応した前記固有代替値とを前記第1の順序番号とは異なる第2の順序番号の順で処理することで前記誤り検出値を算出する誤り検出値出算出部とを有する
ことを特徴とするディスク装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348311A JP2006155835A (ja) | 2004-12-01 | 2004-12-01 | 誤り検出符号付加回路、誤り検出回路及び方法、並びにディスク装置 |
US11/280,431 US7607074B2 (en) | 2004-12-01 | 2005-11-17 | Error detecting code addition circuit, error detection circuit and method, and disc apparatus |
TW094141835A TWI318765B (en) | 2004-12-01 | 2005-11-29 | Error detecting code addition circuit, error detection circuit and method, and disc apparatus |
KR1020050115710A KR100654110B1 (ko) | 2004-12-01 | 2005-11-30 | 에러검출코드 추가 회로, 에러 검출 회로 및 방법, 및디스크 장치 |
CNA2005101289077A CN1815609A (zh) | 2004-12-01 | 2005-12-01 | 错误检测码附加电路、错误检测电路和方法及盘片设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348311A JP2006155835A (ja) | 2004-12-01 | 2004-12-01 | 誤り検出符号付加回路、誤り検出回路及び方法、並びにディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006155835A true JP2006155835A (ja) | 2006-06-15 |
Family
ID=36633914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004348311A Pending JP2006155835A (ja) | 2004-12-01 | 2004-12-01 | 誤り検出符号付加回路、誤り検出回路及び方法、並びにディスク装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7607074B2 (ja) |
JP (1) | JP2006155835A (ja) |
KR (1) | KR100654110B1 (ja) |
CN (1) | CN1815609A (ja) |
TW (1) | TWI318765B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042234A (ja) * | 2005-08-04 | 2007-02-15 | Nec Electronics Corp | 誤り検出符号算出回路、誤り検出符号算出方法及び記録装置 |
JP2008159109A (ja) * | 2006-12-21 | 2008-07-10 | Matsushita Electric Ind Co Ltd | データ転送装置 |
JP2009037656A (ja) * | 2007-07-31 | 2009-02-19 | Fujitsu Microelectronics Ltd | 誤り訂正装置及びデスクランブル回路 |
JP2011118968A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | 記録装置及び記録方法 |
JP2012094245A (ja) * | 2011-12-26 | 2012-05-17 | Fujitsu Semiconductor Ltd | 誤り訂正装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100769425B1 (ko) * | 2006-09-21 | 2007-10-22 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 |
US20080134004A1 (en) * | 2006-12-05 | 2008-06-05 | Samsung Electronics Co., Ltd. | Recording and/or reproducing apparatus and method |
US8176395B2 (en) * | 2007-11-27 | 2012-05-08 | Macronix International Co., Ltd. | Memory module and writing and reading method thereof |
JP2014134843A (ja) | 2013-01-08 | 2014-07-24 | Toshiba Corp | メモリシステム |
JP6821719B2 (ja) * | 2019-01-23 | 2021-01-27 | アンリツ株式会社 | バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3257298B2 (ja) | 1994-11-16 | 2002-02-18 | 松下電器産業株式会社 | Crc符号生成方法 |
US6615387B1 (en) * | 1998-09-22 | 2003-09-02 | Seagate Technology Llc | Method and apparatus for error detection |
JP2001023316A (ja) | 1999-07-05 | 2001-01-26 | Hitachi Ltd | ディジタルデータ再生方法及びディジタルデータ再生回路並びに誤り検出方法 |
JP3306413B2 (ja) | 2000-01-31 | 2002-07-24 | 三洋電機株式会社 | 誤り訂正装置および誤り訂正方法 |
JP4016652B2 (ja) | 2001-12-13 | 2007-12-05 | 株式会社日立製作所 | 記録再生装置、再生装置。 |
US20030135798A1 (en) * | 2001-12-13 | 2003-07-17 | Yukari Katayama | Optical disk device and data randomizing method for optical disk device |
JP2003242720A (ja) | 2001-12-14 | 2003-08-29 | Hitachi Ltd | ディジタルデータ記録再生方法 |
JP2003263844A (ja) | 2002-03-07 | 2003-09-19 | Nec Electronics Corp | デジタルデータ符号化回路および符号化回路を備えたデジタルデータ符号化装置 |
JP2003338141A (ja) * | 2002-05-17 | 2003-11-28 | Sanyo Electric Co Ltd | データ再生制御装置 |
-
2004
- 2004-12-01 JP JP2004348311A patent/JP2006155835A/ja active Pending
-
2005
- 2005-11-17 US US11/280,431 patent/US7607074B2/en not_active Expired - Fee Related
- 2005-11-29 TW TW094141835A patent/TWI318765B/zh not_active IP Right Cessation
- 2005-11-30 KR KR1020050115710A patent/KR100654110B1/ko not_active IP Right Cessation
- 2005-12-01 CN CNA2005101289077A patent/CN1815609A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042234A (ja) * | 2005-08-04 | 2007-02-15 | Nec Electronics Corp | 誤り検出符号算出回路、誤り検出符号算出方法及び記録装置 |
JP4620541B2 (ja) * | 2005-08-04 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | 誤り検出符号算出回路、誤り検出符号算出方法及び記録装置 |
JP2008159109A (ja) * | 2006-12-21 | 2008-07-10 | Matsushita Electric Ind Co Ltd | データ転送装置 |
JP2009037656A (ja) * | 2007-07-31 | 2009-02-19 | Fujitsu Microelectronics Ltd | 誤り訂正装置及びデスクランブル回路 |
US8230297B2 (en) | 2007-07-31 | 2012-07-24 | Fujitsu Semiconductor Limited | Error correction device |
JP2011118968A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | 記録装置及び記録方法 |
JP2012094245A (ja) * | 2011-12-26 | 2012-05-17 | Fujitsu Semiconductor Ltd | 誤り訂正装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060061246A (ko) | 2006-06-07 |
CN1815609A (zh) | 2006-08-09 |
US7607074B2 (en) | 2009-10-20 |
KR100654110B1 (ko) | 2006-12-06 |
TW200627401A (en) | 2006-08-01 |
US20060156202A1 (en) | 2006-07-13 |
TWI318765B (en) | 2009-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100654110B1 (ko) | 에러검출코드 추가 회로, 에러 검출 회로 및 방법, 및디스크 장치 | |
KR100654111B1 (ko) | 스크램블러, 디스크램블러 및 방법, 및 디스크 장치 | |
US4637021A (en) | Multiple pass error correction | |
US5996105A (en) | ECC system employing a data buffer for storing codeword data and a syndrome buffer for storing error syndromes | |
US5920578A (en) | Method and apparatus for efficiently processing a multi-dimensional code | |
US6048090A (en) | Error correction and concurrent verification of a product code | |
AU2002353342B2 (en) | Method of encoding and decoding | |
US5917914A (en) | DVD data descrambler for host interface and MPEG interface | |
US5946328A (en) | Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords | |
EP1750264B1 (en) | Error detecting code calculation circuit, error detecting code calculation method, and recording apparatus | |
JPH0267825A (ja) | 誤り訂正回路 | |
US8171373B2 (en) | Coding circuit for recording data on DVD disk | |
US7836375B2 (en) | Scrambler circuit, encoding device, encoding method and recording apparatus | |
JP2002319242A (ja) | 記録方法、記録装置、伝送装置、再生方法、再生装置、受信装置、記録媒体及び伝送媒体 | |
JP4988418B2 (ja) | 回転する記憶媒体の複数の層にデータを読み書きする方法、プログラム及びデータ記憶装置 | |
JPH06309786A (ja) | アドレス生成回路 | |
JP2008146828A (ja) | 光ディスク装置のエンコードデータ符号回路 | |
KR100509137B1 (ko) | 에러 정정 장치 | |
JP4112520B2 (ja) | 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法 | |
KR100691065B1 (ko) | 고밀도 광 기록매체에서의 데이터 에러정정 코드생성방법과 이에 의한 에러 정정 방법, 그리고 그 장치 | |
KR100200810B1 (ko) | 오류 정정부호화 방법 및 장치 | |
KR100784740B1 (ko) | 에러 검출 코드 산출 회로, 에러 검출 코드 산출 방법, 및 레코딩 장치 | |
US8196023B2 (en) | Encoder and optical disk recording apparatus | |
JP2002074854A (ja) | ディジタルデータ記録伝送方法およびその装置 | |
KR20030073532A (ko) | 이중 피오 신드롬 연산장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090313 |